JP2952797B2 - 電力和一定自動利得制御回路 - Google Patents
電力和一定自動利得制御回路Info
- Publication number
- JP2952797B2 JP2952797B2 JP4325243A JP32524392A JP2952797B2 JP 2952797 B2 JP2952797 B2 JP 2952797B2 JP 4325243 A JP4325243 A JP 4325243A JP 32524392 A JP32524392 A JP 32524392A JP 2952797 B2 JP2952797 B2 JP 2952797B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- outputs
- gain control
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Radio Transmission System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ダイバーシチ合成受信
を行うシステム用の、電力和一定自動利得制御回路に関
するものである。
を行うシステム用の、電力和一定自動利得制御回路に関
するものである。
【０００２】
【従来の技術】陸上移動通信に於いては、フェージング
による受信電力の低下および波形歪のために符号誤り率
の劣化が生じるので、自動利得制御回路とダイバーシチ
技術による改善が行われる。図３は、このようなフェー
ジング対策を施した従来の受信回路の一部を示したもの
で、スペースダイバーシチによって受信した受信波Ａ、
Ｂ（ここでは２波とする）の中心周波数をｆ0とする
と、これをそれぞれバンドパスフィルタ（ＢＰＦ）３０
１、３０２によって帯域制限し、信号成分のみを取り出
す。続いて周波数変換器３０３、３０４によってそれぞ
れ局部発信器３０５、３０６からの周波数ｆ1、ｆ1＋Δ
ｆの単周波信号との差をとって、中心周波数がｆ0−ｆ
1、ｆ0−（ｆ1＋Δｆ）の中間周波信号に変換し、これ
らを自動利得制御回路（ＡＧＣ）３０７で増幅する。こ
こで２つの中間周波信号は、その信号スペクトルが重な
らないように、２つの局部発信器３０５、３０６の発信
周波数の差Δｆを定めておく。
による受信電力の低下および波形歪のために符号誤り率
の劣化が生じるので、自動利得制御回路とダイバーシチ
技術による改善が行われる。図３は、このようなフェー
ジング対策を施した従来の受信回路の一部を示したもの
で、スペースダイバーシチによって受信した受信波Ａ、
Ｂ（ここでは２波とする）の中心周波数をｆ0とする
と、これをそれぞれバンドパスフィルタ（ＢＰＦ）３０
１、３０２によって帯域制限し、信号成分のみを取り出
す。続いて周波数変換器３０３、３０４によってそれぞ
れ局部発信器３０５、３０６からの周波数ｆ1、ｆ1＋Δ
ｆの単周波信号との差をとって、中心周波数がｆ0−ｆ
1、ｆ0−（ｆ1＋Δｆ）の中間周波信号に変換し、これ
らを自動利得制御回路（ＡＧＣ）３０７で増幅する。こ
こで２つの中間周波信号は、その信号スペクトルが重な
らないように、２つの局部発信器３０５、３０６の発信
周波数の差Δｆを定めておく。
【０００３】図４は、自動利得制御回路３０７の構成を
示すブロック図で、２つの入力Ｉ1、Ｉ2はそのまま加算
され、可変利得増幅器４０１で増幅された後、信号分配
器４０２で２分される。その一方は検波回路４０３で検
波され、時定数回路４０４で平滑されて入力信号Ｉ1＋
Ｉ2の電力に比例した信号が取り出される。この信号は
直流増幅器４０５で増幅された後、可変利得増幅器４０
１に入力されてこの増幅器の増幅率を調整する。このフ
ィードバック回路により、信号分配器４０２から取り出
された出力信号のレベルは、入力のある域値以上で一定
となるように制御される。
示すブロック図で、２つの入力Ｉ1、Ｉ2はそのまま加算
され、可変利得増幅器４０１で増幅された後、信号分配
器４０２で２分される。その一方は検波回路４０３で検
波され、時定数回路４０４で平滑されて入力信号Ｉ1＋
Ｉ2の電力に比例した信号が取り出される。この信号は
直流増幅器４０５で増幅された後、可変利得増幅器４０
１に入力されてこの増幅器の増幅率を調整する。このフ
ィードバック回路により、信号分配器４０２から取り出
された出力信号のレベルは、入力のある域値以上で一定
となるように制御される。
【０００４】図３に戻って、可変利得制御回路３０７の
出力は２分され、それぞれ周波数変換器３０８、３１０
へ加えられた局部発信器３０９、３１１からの周波数ｆ
2、ｆ2ーΔｆの単周波信号によりベースバンド信号ａ、
ｂに変換される。ここで
出力は２分され、それぞれ周波数変換器３０８、３１０
へ加えられた局部発信器３０９、３１１からの周波数ｆ
2、ｆ2ーΔｆの単周波信号によりベースバンド信号ａ、
ｂに変換される。ここで
【数１】ｆ0＝ｆ1＋ｆ2 である。
【０００５】上記の構成で、２つの周波数変換器３０
３、３０４がほぼ同一構成のものであれば、自動利得制
御のための増幅器は共用していることから、雑音発生量
は両信号経路とも同一と見なせ、かつ自動利得制御回路
３０７の入力点における受信波ＡおよびＢのＳ／Ｎ比と
ベースバンド信号ａおよびｂのＳ／Ｎ比とはほぼ同じで
ある。一方、ダイバーシチ合成は出力Ｓ／Ｎのもっとも
良い最大比合成が通常用いられ、この最大比合成は各受
信波にそのＳ／Ｎ比に比例した重みを乗じて加算するこ
とで行われる。従って、上記のように雑音電力が２つの
信号に対して同じであると、上記ベースバンド信号ａ、
ｂに、それらの電力に比例した係数を乗じることによ
り、最大比合成が行える。
３、３０４がほぼ同一構成のものであれば、自動利得制
御のための増幅器は共用していることから、雑音発生量
は両信号経路とも同一と見なせ、かつ自動利得制御回路
３０７の入力点における受信波ＡおよびＢのＳ／Ｎ比と
ベースバンド信号ａおよびｂのＳ／Ｎ比とはほぼ同じで
ある。一方、ダイバーシチ合成は出力Ｓ／Ｎのもっとも
良い最大比合成が通常用いられ、この最大比合成は各受
信波にそのＳ／Ｎ比に比例した重みを乗じて加算するこ
とで行われる。従って、上記のように雑音電力が２つの
信号に対して同じであると、上記ベースバンド信号ａ、
ｂに、それらの電力に比例した係数を乗じることによ
り、最大比合成が行える。
【０００６】
【発明が解決しようとする課題】上記した従来の技術で
は、受信波を中間周波数帯へ変換するための局部発信器
と、中間周波数からベースバンドへ変換するための局部
発信器とを、受信波１つごとに１組設ける必要があり、
装置の小型・経済化の点で不利である。また図４の可変
利得増幅器４０１は、２つの信号の帯域を加えた広帯域
の信号を増幅する広帯域増幅器とする必要があるが、こ
のような広帯域増幅器のゲインを広いレンジで変化させ
るのは容易ではない。
は、受信波を中間周波数帯へ変換するための局部発信器
と、中間周波数からベースバンドへ変換するための局部
発信器とを、受信波１つごとに１組設ける必要があり、
装置の小型・経済化の点で不利である。また図４の可変
利得増幅器４０１は、２つの信号の帯域を加えた広帯域
の信号を増幅する広帯域増幅器とする必要があるが、こ
のような広帯域増幅器のゲインを広いレンジで変化させ
るのは容易ではない。
【０００７】このために自動利得制御回路３０７を２つ
に分けて、各受信波対応に自動利得制御を行えば、これ
らの欠点は除去できるが、この場合には各受信波の受信
レベルが違うと各自動利得制御後の各受信波のレベルは
それらのＳ／Ｎ比とは比例しなくなる。すなわちダイバ
ーシチ合成を、ベースバンド信号レベルに比例した重み
を用いて行っても、この重みはＳ／Ｎ比に比例しないの
で、最大比合成を行うことはできない。
に分けて、各受信波対応に自動利得制御を行えば、これ
らの欠点は除去できるが、この場合には各受信波の受信
レベルが違うと各自動利得制御後の各受信波のレベルは
それらのＳ／Ｎ比とは比例しなくなる。すなわちダイバ
ーシチ合成を、ベースバンド信号レベルに比例した重み
を用いて行っても、この重みはＳ／Ｎ比に比例しないの
で、最大比合成を行うことはできない。
【０００８】本発明の目的は、その出力レベルに比例し
た重み付けで最大比合成が行え、かつとくに広帯域の可
変利得増幅器を必要としない電力和一定自動利得制御回
路を提供するにある。
た重み付けで最大比合成が行え、かつとくに広帯域の可
変利得増幅器を必要としない電力和一定自動利得制御回
路を提供するにある。
【０００９】
【課題を解決するための手段】上記の目的は、ダイバー
シチ受信された複数の受信波の各々をその入力レベルに
応じた増幅率で増幅するための電力一定和自動利得制御
回路に於いて、各受信波のレベルを検出するためのレベ
ル検出手段と、各受信波の制御信号を、該制御信号の和
が一定でかつ上記レベル検出手段により検出された当該
受信波のレベルに比例した値となるように設定するため
の制御信号生成手段と、各受信波を上記制御信号生成手
段により生成された対応制御信号に比例した増幅率で増
幅するための利得可変増幅器とから構成することにより
達成され、また上記制御信号生成手段を、上記検出され
た各受信波のレベルをディジタル化するためのＡ／Ｄ変
換手段と、該手段によりディジタル化されたレベルによ
りアクセスされて上記制御信号に対応するディジタル制
御信号を出力する読み出し専用メモリと、該メモリから
出力されたディジタル制御信号をアナログ値に変換する
ためのＤ／Ａ変換手段とから構成することにより達成さ
れる。
シチ受信された複数の受信波の各々をその入力レベルに
応じた増幅率で増幅するための電力一定和自動利得制御
回路に於いて、各受信波のレベルを検出するためのレベ
ル検出手段と、各受信波の制御信号を、該制御信号の和
が一定でかつ上記レベル検出手段により検出された当該
受信波のレベルに比例した値となるように設定するため
の制御信号生成手段と、各受信波を上記制御信号生成手
段により生成された対応制御信号に比例した増幅率で増
幅するための利得可変増幅器とから構成することにより
達成され、また上記制御信号生成手段を、上記検出され
た各受信波のレベルをディジタル化するためのＡ／Ｄ変
換手段と、該手段によりディジタル化されたレベルによ
りアクセスされて上記制御信号に対応するディジタル制
御信号を出力する読み出し専用メモリと、該メモリから
出力されたディジタル制御信号をアナログ値に変換する
ためのＤ／Ａ変換手段とから構成することにより達成さ
れる。
【００１０】
【作用】各受信波の増幅率をその受信レベルに比例した
値とし、かつ各増幅率の和が一定となるように制御する
から、自動利得制御回路出力における各受信波のレベル
とそのＳ／Ｎ比との比は各受信波について一定であり、
したがって自動利得制御回路出力における各受信波レベ
ルに比例した重みでダイバーシチ合成を行えば、最大比
合成を行うことになる。また、制御信号生成に読み出し
専用メモリ（ＲＯＭ）を利用することで、回路の簡略化
が図れる。
値とし、かつ各増幅率の和が一定となるように制御する
から、自動利得制御回路出力における各受信波のレベル
とそのＳ／Ｎ比との比は各受信波について一定であり、
したがって自動利得制御回路出力における各受信波レベ
ルに比例した重みでダイバーシチ合成を行えば、最大比
合成を行うことになる。また、制御信号生成に読み出し
専用メモリ（ＲＯＭ）を利用することで、回路の簡略化
が図れる。
【００１１】
【実施例】以下、本発明を実施例により詳細に説明す
る。図１は本発明の回路の一実施例を示すもので、従来
例と同様に、２波のスペースダイバーシチ受信を行う場
合を示している。同図において、各受信波Ａ，Ｂはとも
に中心周波数ｆ0をもち、バンドパスフィルタ（ＢＰ
Ｆ）１０１、１０２によってそれぞれ帯域制限を受けた
のち、１つの局部発振器１０５からの周波数ｆ1の単周
波信号により周波数変換器１０３、１０４にて中心周波
数ｆ0−ｆ1の中間周波数帯の信号に変換される。次にこ
の中間周波数帯の各信号は信号分配器１０６、１０７で
それぞれ２分され、その一方が対数増幅器１０８、１０
９で増幅されて制御部２００へ入力される。この対数増
幅器（ＬＯＧ Ａｍｐ）１０８、１０９は、０〜ー７０d
bm程度の入力Ｐ1およびＰ2を、それらの対数値、即ちデ
シベル値に比例した２〜０ｖ程度の電圧信号α1、α2に
変換するもので、増幅率制御のための入力レベル検出器
の役割を持っている。ここで
る。図１は本発明の回路の一実施例を示すもので、従来
例と同様に、２波のスペースダイバーシチ受信を行う場
合を示している。同図において、各受信波Ａ，Ｂはとも
に中心周波数ｆ0をもち、バンドパスフィルタ（ＢＰ
Ｆ）１０１、１０２によってそれぞれ帯域制限を受けた
のち、１つの局部発振器１０５からの周波数ｆ1の単周
波信号により周波数変換器１０３、１０４にて中心周波
数ｆ0−ｆ1の中間周波数帯の信号に変換される。次にこ
の中間周波数帯の各信号は信号分配器１０６、１０７で
それぞれ２分され、その一方が対数増幅器１０８、１０
９で増幅されて制御部２００へ入力される。この対数増
幅器（ＬＯＧ Ａｍｐ）１０８、１０９は、０〜ー７０d
bm程度の入力Ｐ1およびＰ2を、それらの対数値、即ちデ
シベル値に比例した２〜０ｖ程度の電圧信号α1、α2に
変換するもので、増幅率制御のための入力レベル検出器
の役割を持っている。ここで
【数２】αｉ＝ｋlog Ｐｉ，ｉ＝１，２， ｋ：定数 である。
【００１２】図２は制御部２００の詳細構成を示したも
ので、入力電力レベルの検出値α1、α2はＡ／Ｄ変換器
２０１、２０２により８ビットにディジタル化され、そ
れぞれバッファメモリ２１０、２１１を介してＲＯＭ２
０３、２０４への読みだし信号として入力される。ＲＯ
Ｍ２０３、２０４から読みだされた信号はそれぞれＤ／
Ａ変換器２０５、２０６と時定数回路２１２、２１３で
アナログ信号に変換されたのち、バッファアンプ２１
４、２１５から制御信号Ｃ1，Ｃ2として出力される。時
定数回路２１２、２１３、バッファアンプ２１４、２１
５は前者がアナログ化のための平滑化、後者がその増幅
を行う。これらは、制御部２００の一部であるが、必ず
しも不可欠な構成ではなく、実用上設けている程度のも
のであり、図１では省略した。ここで制御信号Ｃ1、Ｃ2
と入力α1、α2との関係（即ち、（数２）ではα1、α2
はＰ1、Ｐ2で規定できることから、Ｃ1、Ｃ2とＰ1、Ｐ2
との関係）が
ので、入力電力レベルの検出値α1、α2はＡ／Ｄ変換器
２０１、２０２により８ビットにディジタル化され、そ
れぞれバッファメモリ２１０、２１１を介してＲＯＭ２
０３、２０４への読みだし信号として入力される。ＲＯ
Ｍ２０３、２０４から読みだされた信号はそれぞれＤ／
Ａ変換器２０５、２０６と時定数回路２１２、２１３で
アナログ信号に変換されたのち、バッファアンプ２１
４、２１５から制御信号Ｃ1，Ｃ2として出力される。時
定数回路２１２、２１３、バッファアンプ２１４、２１
５は前者がアナログ化のための平滑化、後者がその増幅
を行う。これらは、制御部２００の一部であるが、必ず
しも不可欠な構成ではなく、実用上設けている程度のも
のであり、図１では省略した。ここで制御信号Ｃ1、Ｃ2
と入力α1、α2との関係（即ち、（数２）ではα1、α2
はＰ1、Ｐ2で規定できることから、Ｃ1、Ｃ2とＰ1、Ｐ2
との関係）が
【数３】 Ｃ1＝Ｐ1／（Ｐ1＋Ｐ2） Ｃ2＝Ｐ2／（Ｐ1＋Ｐ2） となるようにＲＯＭ２０３、２０４の値を設定してお
く。ここでＲＯＭ２０３、２０４のそれぞれに自己側の
バッファ２１０、２１１以外に、他方のバッファ２１
１、２１０がクロスして入力しているのは、Ｃ1の算出
にＰ2，Ｃ2の算出にＰ1を利用しているためである。
く。ここでＲＯＭ２０３、２０４のそれぞれに自己側の
バッファ２１０、２１１以外に、他方のバッファ２１
１、２１０がクロスして入力しているのは、Ｃ1の算出
にＰ2，Ｃ2の算出にＰ1を利用しているためである。
【００１３】図１へ戻って、制御部２００から、入力電
力（分配器１０６、１０７の出力のこと）に応じて変化
する制御信号Ｃ1、Ｃ2が出力されると、この制御信号に
よって可変減衰器（ＶＣＡ）１１０、１１１の減衰率が
制御され、その出力は入力電力に制御信号をかけた値に
比例する。次にこの出力が増幅器１１２、１１３で増幅
され、周波数変換器１１４、１１５で局部発振器１１６
からの周波数ｆ2の単周波信号によりベースバンドへ変
換されて、ベースバンド信号ａ、ｂとなる。ここで周波
数ｆ1、ｆ2 は（数１）の関係を満たすものとする。
力（分配器１０６、１０７の出力のこと）に応じて変化
する制御信号Ｃ1、Ｃ2が出力されると、この制御信号に
よって可変減衰器（ＶＣＡ）１１０、１１１の減衰率が
制御され、その出力は入力電力に制御信号をかけた値に
比例する。次にこの出力が増幅器１１２、１１３で増幅
され、周波数変換器１１４、１１５で局部発振器１１６
からの周波数ｆ2の単周波信号によりベースバンドへ変
換されて、ベースバンド信号ａ、ｂとなる。ここで周波
数ｆ1、ｆ2 は（数１）の関係を満たすものとする。
【００１４】本実施例によると、（数３）から
【数４】 Ｃ1＋Ｃ2＝１ Ｃ1／Ｃ2＝Ｐ1／Ｐ２ が成り立つので、ベースバンド信号ａ、ｂの電力比は受
信波のそれと同じで、その和は一定となる。従ってベー
スバンド信号ａおよびｂのレベルが各受信波Ａ，ＢのＳ
／Ｎ比を表しているとして、そのレベルに比例した重み
付けで両者を合成すれば、最大比合成が行える。
信波のそれと同じで、その和は一定となる。従ってベー
スバンド信号ａおよびｂのレベルが各受信波Ａ，ＢのＳ
／Ｎ比を表しているとして、そのレベルに比例した重み
付けで両者を合成すれば、最大比合成が行える。
【００１５】
【発明の効果】本発明によれば、自動利得制御のための
制御信号を定めるＲＯＭをＩＣで構成できるから、回路
構成が簡単になり、自動利得制御と最大比合成によるダ
イバーシチ合成とを併用した受信システムの実現を容易
とすることができる。
制御信号を定めるＲＯＭをＩＣで構成できるから、回路
構成が簡単になり、自動利得制御と最大比合成によるダ
イバーシチ合成とを併用した受信システムの実現を容易
とすることができる。
【図１】本発明の電力和一定自動利得制御回路の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１の制御部の詳細構成図である。
【図３】従来のダイバーシチ最大比合成と自動利得制御
とを併用したシステムの構成例を示す図である。
とを併用したシステムの構成例を示す図である。
【図４】図３の自動利得制御回路の構成図である。
１０８ 対数増幅器 １０９ 対数増幅器 １１０ 可変減衰器 １１１ 可変減衰器 ２００ 制御部 ２０１ Ａ／Ｄ変換器 ２０２ Ａ／Ｄ変換器 ２０３ ＲＯＭ ２０４ ＲＯＭ ２０５ Ｄ／Ａ変換器 ２０６ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅野 勝洋 東京都港区虎ノ門二丁目３番13号 国際 電気株式会社内 (72)発明者 佐々木 哲也 東京都港区虎ノ門二丁目３番13号 国際 電気株式会社内 (56)参考文献 特開 平１−174126（ＪＰ，Ａ) 特開 平４−344721（ＪＰ，Ａ) 特開 平４−68622（ＪＰ，Ａ) 実開 平４−107937（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】 ダイバーシチ受信された複数の受信波の
各々を入力レベルに応じた増幅率で増幅し合成するダイ
バーシチ合成受信装置において、 少なくとも２つの受信波をそれぞれ中間周波数帯に変換
出力する第１、第２の周波数変換手段（１０１、１０
２、１０３、１０４、１０５、１０６、１０７）と、第
１の周波数変換手段出力Ｐ1を増幅する第１の対数増幅
手段（１０８）と、第１の周波数変換手段出力を入力
し、第１の制御信号Ｃ1によって制御された利得に従っ
てこの入力を増幅し出力する第１の利得制御手段（１１
０）と、第２の周波数変換手段出力Ｐ2を増幅する第２
の対数増幅手段（１０９）と、第２の周波数変換手段出
力を入力し、第２の制御信号Ｃ2によって制御された利
得に従ってこの入力を増幅し出力する第２の利得制御手
段（１１１）と、第１の対数増幅手段（１０８）の出力
α1、第２の対数増幅手段（１０９）出力α2を入力し、 Ｃ1＝Ｐ1／（Ｐ1＋Ｐ2） Ｃ2＝Ｐ2／（Ｐ1＋Ｐ2） 但し、α1＝ｋ log Ｐ1 ，α2＝ｋ log Ｐ2 なる、上記第１、第２の利得制御手段（１１０、１１
１）を制御すべき制御信号Ｃ1、Ｃ2を生成する制御信号
生成手段（２００）と、第１、第２の利得制御手段（１
１０、１１１）の出力をそれぞれベースバンド帯に周波
数変換する第３、第４の周波数変換手段（１１４、１１
５）と、第３、第４の周波数変換手段の出力を合成用と
して出力する手段と、を有するダイバーシチ合成受信装
置。 - 【請求項２】 前記制御信号生成手段（２００）は、第
１、第２の対数増幅手段（１０８、１０９）の出力α
1、α2をそれぞれディジタル化するためのＡ／Ｄ変換手
段（２０１、２０２）と、該手段（２０１、２０２）に
よりディジタル化された信号によりアクセスされてディ
ジタル制御信号Ｃ1、Ｃ2を出力する読み出し専用メモリ
（２０３、２０４）と、該メモリ（２０３、２０４）か
ら出力されたディジタル制御信号をアナログ値に変換し
制御信号Ｃ1、Ｃ2を出力するＤ／Ａ変換手段（２０５、
２０６）とから構成したことを特徴とする請求項１記載
のダイバーシチ合成受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325243A JP2952797B2 (ja) | 1992-12-04 | 1992-12-04 | 電力和一定自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325243A JP2952797B2 (ja) | 1992-12-04 | 1992-12-04 | 電力和一定自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177806A JPH06177806A (ja) | 1994-06-24 |
| JP2952797B2 true JP2952797B2 (ja) | 1999-09-27 |
Family
ID=18174632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4325243A Expired - Fee Related JP2952797B2 (ja) | 1992-12-04 | 1992-12-04 | 電力和一定自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952797B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810055A (en) * | 1986-10-02 | 1989-03-07 | Toray Industries, Inc. | Heat resisting plastic optical fiber and method for its manufacture |
| US6247158B1 (en) * | 1998-11-30 | 2001-06-12 | Itt Manufacturing Enterprises, Inc. | Digital broadcasting system and method |
| DE69830428T2 (de) | 1998-12-25 | 2006-01-26 | Sanyo Electric Co., Ltd., Moriguchi | Dekodierungsfehlerfreier diversitätsempfänger, sowie schaltung zur talzurückgewinnung für diversitätsempfänger |
| JP2008205701A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置及び受信制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174126A (ja) * | 1987-12-28 | 1989-07-10 | Nec Corp | 信号合成回路 |
-
1992
- 1992-12-04 JP JP4325243A patent/JP2952797B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177806A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4416981B2 (ja) | 零−ｉｆ又は低−ｉｆ受信機のための高ダイナミックレンジ低リップルｒｓｓｉ信号 | |
| JP2784514B2 (ja) | レイリーフェーデッド受信信号に対するオーディオ応答を改善したｆｍ受信機 | |
| JPS649778B2 (ja) | ||
| JPH07202775A (ja) | ダイバーシティ受信信号合成回路 | |
| JP3822163B2 (ja) | Ａｇｃシステム | |
| CN1938958A (zh) | Am接收电路 | |
| JP2773524B2 (ja) | ディジタル移動無線受信機 | |
| JP2952797B2 (ja) | 電力和一定自動利得制御回路 | |
| JPH0766744A (ja) | 電界検出回路 | |
| JP2001196962A (ja) | 受信機における帯域制限装置 | |
| JPH11174143A (ja) | ダイナミックレンジの制御方法及びその制御回路 | |
| JP3450146B2 (ja) | アダプティブアレーアンテナの指向性制御回路 | |
| JPH08130428A (ja) | 可変利得増幅器 | |
| JP3162700B2 (ja) | 無線電話受信機における自動利得制御回路 | |
| JP3334794B2 (ja) | 振幅制限増幅回路 | |
| JP3169446B2 (ja) | 受信機 | |
| JPH11281732A (ja) | 飽和防止回路 | |
| JPS58120334A (ja) | 狭帯域音響信号受信装置 | |
| JP3165520B2 (ja) | 受信機 | |
| JPS6138893B2 (ja) | ||
| JPH04150232A (ja) | 復調器 | |
| JP2002141844A (ja) | ダイバーシチ受信装置 | |
| JP3252592B2 (ja) | デジタルａｇｃ装置 | |
| JPH0416495Y2 (ja) | ||
| JP3221281B2 (ja) | ステレオ受信機におけるノイズ低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |