JP2945032B2 - Manufacturing method of thin film transistor - Google Patents

Manufacturing method of thin film transistor

Info

Publication number
JP2945032B2
JP2945032B2 JP19779689A JP19779689A JP2945032B2 JP 2945032 B2 JP2945032 B2 JP 2945032B2 JP 19779689 A JP19779689 A JP 19779689A JP 19779689 A JP19779689 A JP 19779689A JP 2945032 B2 JP2945032 B2 JP 2945032B2
Authority
JP
Japan
Prior art keywords
film
thin film
gate insulating
insulating film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19779689A
Other languages
Japanese (ja)
Other versions
JPH0362526A (en
Inventor
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19779689A priority Critical patent/JP2945032B2/en
Publication of JPH0362526A publication Critical patent/JPH0362526A/en
Application granted granted Critical
Publication of JP2945032B2 publication Critical patent/JP2945032B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、薄膜トランジスタの製法に関する。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a thin film transistor.

[発明の概要] 本発明は、薄膜トランジスタの製法において、逆スタ
ガー型薄膜トランジスタを形成した後、半導体薄膜側か
らチャネル領域に水素原子をイオン注入法で導入するこ
とによって、チャネル領域及びチャネル領域とゲート絶
縁膜との界面での結晶欠陥(ダングリングボンド)を低
減し、また多結晶半導体膜に対する損傷を少なくし、ト
ランジスタ特性の向上を図るようにしたものである。
[Summary of the Invention] The present invention relates to a method of manufacturing a thin film transistor, in which, after forming an inverted staggered thin film transistor, hydrogen atoms are introduced into the channel region from the semiconductor thin film side by ion implantation, thereby forming a gate insulating film between the channel region and the channel region. A crystal defect (dangling bond) at an interface with a film is reduced, damage to a polycrystalline semiconductor film is reduced, and transistor characteristics are improved.

本発明は、薄膜トランジスタの製法において、熱的影
響を受けやすい下地領域上に半導体膜によるゲート電極
を形成し、このゲート電極の表面を高温短時間酸化して
熱酸化膜によるゲート絶縁膜を形成した後、チャネル領
域を有する半導体薄膜を形成して逆スタガー型薄膜トラ
ンジスタを形成し、半導体薄膜側からチャネル領域に水
素原子をイオン注入法により導入することによって、ゲ
ート耐圧のよい且つ特性の向上した逆スタガー型薄膜ト
ランジスタを、下地に対する熱的影響を回避しながら、
熱的影響を受けやすい下地領域上に容易に形成できるよ
うにしたものである。
According to the present invention, in a method of manufacturing a thin film transistor, a gate electrode made of a semiconductor film is formed on a base region which is easily affected by heat, and the surface of the gate electrode is oxidized at a high temperature for a short time to form a gate insulating film made of a thermal oxide film. Thereafter, an inverted staggered thin film transistor is formed by forming a semiconductor thin film having a channel region, and hydrogen atoms are introduced into the channel region from the semiconductor thin film side by an ion implantation method, whereby the inverted staggered film having a good gate breakdown voltage and improved characteristics is provided. Type thin film transistor while avoiding thermal effects on the base
It is designed to be easily formed on a base region which is easily affected by heat.

本発明は、薄膜トランジスタの製法において、熱的影
響を受けやすい下地領域上に半導体膜によるゲート電極
を形成し、このゲート電極上にCVD酸化膜を形成した後
に高温短時間酸化してCVD酸化膜と熱酸化膜によるゲー
ト絶縁膜を形成した後、チャネル領域を有する半導体薄
膜を形成して逆スタガー型薄膜トランジスタを形成し、
半導体薄膜側からチャネル領域に水素原子をイオン注入
法により導入することによって、平坦性良く、良質のゲ
ート絶縁膜を得てゲート耐圧の向上を図り、さらに特性
の向上した逆スタガー型薄膜トランジスタを、下地に対
する熱的影響を回避しながら、熱的影響を受けやすい下
地領域上に容易に形成できるようにしたものである。
The present invention relates to a method for manufacturing a thin film transistor, which comprises forming a gate electrode of a semiconductor film on a base region which is easily affected by heat, forming a CVD oxide film on the gate electrode, and then oxidizing at a high temperature for a short time to form a CVD oxide film. After forming a gate insulating film by a thermal oxide film, a semiconductor thin film having a channel region is formed to form an inverted staggered thin film transistor,
By introducing hydrogen atoms into the channel region from the semiconductor thin film side by ion implantation, a high-quality gate insulating film with good flatness is obtained, the gate withstand voltage is improved, and an inverted staggered thin film transistor with further improved characteristics is formed on the underlayer. Is easily formed on a base region which is easily affected by heat while avoiding the influence of heat.

[従来の技術] 近年、薄膜トランジスタに関する研究が盛んに行われ
ている。多結晶シリコン薄膜を用いた薄膜トランジスタ
においては、その特性を改善するために、チャネル領域
となる多結晶シリコン薄膜中に水素を導入して結晶粒界
などに存在する結晶欠陥(いわゆるダングリングボン
ド)を低減する方法、即ち水素化法が必須となってい
る。
[Related Art] In recent years, research on thin film transistors has been actively conducted. In a thin film transistor using a polycrystalline silicon thin film, in order to improve the characteristics, hydrogen is introduced into the polycrystalline silicon thin film serving as a channel region to remove crystal defects (so-called dangling bonds) existing at crystal grain boundaries and the like. A method for reducing the amount, that is, a hydrogenation method, is essential.

通常行われる水素化法は、水素化プラズマ窒化シリコ
ン(プラズマSiN:H)膜をパッシベーション膜として用
い、400℃程度の熱処理により、この膜中から層間絶縁
膜を通して水素チャネル領域へ拡散させる方法が、一般
的となっている。
A common hydrogenation method is to use a hydrogenated plasma silicon nitride (plasma SiN: H) film as a passivation film and diffuse it from this film into the hydrogen channel region through an interlayer insulating film by heat treatment at about 400 ° C. It has become common.

薄膜トランジスタの製造としては、通常、高速化の要
求から第6図に示すように絶縁基板(1)上の多結晶シ
リコン薄膜(2)上にSiO2等によるゲート絶縁膜(3)
を介してゲート電極(4)を形成してなる所謂トップゲ
ート構造が採られている。(2S)はソース領域、(2D)
はドレイン領域、(2C)はチャネル領域を示す。この薄
膜トランジスタ上にパッシベーション膜としての水素化
プラズマ窒化シリコン膜(5)が被着形成され、熱処理
により膜(5)中の水素(6)がチャネル領域(2C)、
及びチャネル領域(2C)とゲート絶縁膜(3)との界面
に容易に導入される。
In order to manufacture a thin film transistor, a gate insulating film made of SiO 2 or the like is usually formed on a polycrystalline silicon thin film (2) on an insulating substrate (1) as shown in FIG.
A so-called top gate structure in which a gate electrode (4) is formed through the gate electrode is adopted. (2S) is the source area, (2D)
Indicates a drain region, and (2C) indicates a channel region. A hydrogenated plasma silicon nitride film (5) as a passivation film is formed on the thin film transistor, and hydrogen (6) in the film (5) is converted into a channel region (2C) by heat treatment.
And it is easily introduced into the interface between the channel region (2C) and the gate insulating film (3).

尚、水素化法として、実験的には水素化アモルファス
シリコン(a−Si:H)の類推からかプラズマ励起させて
水素化する方法も提案されている。
As a hydrogenation method, a method has been proposed in which hydrogen is excited by plasma excitation experimentally based on analogy with hydrogenated amorphous silicon (a-Si: H).

また、トップゲート構造の薄膜トランジスタに対する
水素化法として、ゲート電極を形成した後に、ゲート電
極上からシリコン薄膜中に水素原子をイオン注入法によ
り導入する方法も提案されている(特開昭60−164363号
公報参照)。
Further, as a hydrogenation method for a thin film transistor having a top gate structure, a method has been proposed in which after forming a gate electrode, hydrogen atoms are introduced into the silicon thin film from above the gate electrode by an ion implantation method (JP-A-60-164363). Reference).

一方、薄膜トランジスタのゲート絶縁膜としては、熱
酸化によるSiO2膜或いはCVD(化学気相成長)法によるS
iO2膜(以下CVDSiO2膜という)等が用いられる。
On the other hand, as a gate insulating film of a thin film transistor, a SiO 2 film formed by thermal oxidation or an S 2 film formed by a CVD (chemical vapor deposition) method is used.
An iO 2 film (hereinafter referred to as a CVD SiO 2 film) or the like is used.

[発明が解決しようとする課題] 上述したように、トップゲート構造の薄膜トランジス
タにおいては、第6図の通常の水素化法により、トラン
ジスタ特性に重要なゲート絶縁膜(3)とチャネル領域
(2C)との界面に水素が容易に到達する。しかし乍ら、
近年、nチャネルMOSトランジスタ上にpチャネルMOS薄
膜トランジスタを積み重ねてメモリセルを採用した完全
CMOS型のSRAM(スタティックRAM)が提案されてきてい
るが、このような所謂スタック型SRAM等に応用する薄膜
トランジスタとしては、主に平坦化等の製造プロセスの
要求から、第7図に示すように、ゲート電極(4)上に
ゲート絶縁膜(3)を介して多結晶シリコン膜(2)を
形成したボトムゲート構造(即ち逆スタガー型)が有利
となる。(7)は下層半導体素子領域或いは絶縁基板等
の下地領域である。この場合、パッシベーション膜とし
ての水素化プラズマ窒化シリコン膜(5)を被着形成し
て熱処理しても、水素化プラズマ窒化シリコン膜(5)
からの水素(6)は若干多結晶シリコン薄膜(2)中の
トラップ(結晶欠陥)を低減するのみで、ゲート絶縁膜
(3)とチャネル領域(2C)との界面に到達せず水素化
の効果が得られない。
[Problems to be Solved by the Invention] As described above, in a thin film transistor having a top gate structure, a gate insulating film (3) and a channel region (2C), which are important for transistor characteristics, are formed by a normal hydrogenation method shown in FIG. Hydrogen easily reaches the interface with. However,
In recent years, memory cells have been adopted by stacking p-channel MOS thin-film transistors on n-channel MOS transistors.
CMOS type SRAMs (static RAMs) have been proposed. However, as thin film transistors applied to such a so-called stacked type SRAM, as shown in FIG. In addition, a bottom gate structure (that is, an inverted stagger type) in which a polycrystalline silicon film (2) is formed on a gate electrode (4) via a gate insulating film (3) is advantageous. (7) is a lower semiconductor element region or a base region such as an insulating substrate. In this case, even if the hydrogenated plasma silicon nitride film (5) as a passivation film is formed and heat-treated, the hydrogenated plasma silicon nitride film (5) is formed.
Hydrogen (6) from the source only slightly reduces traps (crystal defects) in the polycrystalline silicon thin film (2), and does not reach the interface between the gate insulating film (3) and the channel region (2C), and the hydrogen No effect.

なお、トップゲート構造において、イオン注入法で水
素原子を導入方法は、実際にはゲート電極の陰になるた
めチャネル領域に均一に水素原子を導入することが難し
い。
Note that in a top gate structure, a method of introducing hydrogen atoms by an ion implantation method actually makes it difficult to uniformly introduce hydrogen atoms into a channel region because the method is behind a gate electrode.

一方、薄膜トランジスタのゲート絶縁膜についてみる
と、シリコン薄膜表面の熱酸化によるSiO2膜を用いる場
合は緻密で良質の膜であるため耐圧のよいゲート絶縁膜
が得られる。しかし、炉酸化法では高温プロセスを必要
とするので、スタック型SRAM等の所謂3次元LSIでは下
地のLSIのMOSトランジスタのソース、ドレイン領域の再
拡散が生じてしまうので適用することができない。また
石英上でも例えば60分程度の長時間を要する。この炉酸
化は酸化膜形成と同時に多結晶シリコン薄膜をデンシフ
ァイ(緻密化)させる効果が期待でき、このデンシファ
イによって多結晶シリコン薄膜中のトラップ密度が低減
する。トラップ密度の低減は、リーク電流を減少させる
こと、移動度μを向上させること、ゲート電圧スイング
を低下させること等、薄膜トランジスタの特性改善が図
れる。トラップ密度の低減効果は酸化温度が高い程、有
効であるが、高温にすると上述の問題が生じ、また下地
が石英基板の場合、炉中1000℃以上の酸化は石英の軟化
で困難となる。また、CVDSiO2膜によりゲート絶縁膜を
形成する場合には、ピンホールが多く疎な膜質であり耐
圧のばらつきがある等の欠点を有している。
On the other hand, regarding a gate insulating film of a thin film transistor, when a SiO 2 film is formed by thermal oxidation of the surface of a silicon thin film, a dense and high quality film can be obtained, and a gate insulating film with good withstand voltage can be obtained. However, since the furnace oxidation method requires a high-temperature process, it cannot be applied to a so-called three-dimensional LSI such as a stack type SRAM because the source and drain regions of the MOS transistor of the underlying LSI occur. Also, a long time of about 60 minutes is required on quartz. This furnace oxidation can be expected to have the effect of densifying (densifying) the polycrystalline silicon thin film simultaneously with the formation of the oxide film, and the densification reduces the trap density in the polycrystalline silicon thin film. Reducing the trap density can improve the characteristics of the thin film transistor, such as reducing the leak current, improving the mobility μ, and decreasing the gate voltage swing. The effect of reducing the trap density is more effective as the oxidation temperature is higher. However, when the temperature is increased, the above-described problem occurs, and when the base is a quartz substrate, oxidation at 1000 ° C. or higher in a furnace becomes difficult due to softening of the quartz. In addition, when a gate insulating film is formed by a CVD SiO 2 film, it has disadvantages such as many pinholes, sparse film quality, and variation in breakdown voltage.

本発明は、上述の点に鑑み、逆スタガー型トランジス
タにおける良好な水素化を可能にし、併せて下地に熱的
影響を与えずに良質ゲート絶縁膜の形成を可能にした薄
膜トランジスタの製法を提供するものである。
In view of the above, the present invention provides a method of manufacturing a thin film transistor which enables favorable hydrogenation in an inverted staggered transistor and also enables formation of a high quality gate insulating film without thermally affecting a base. Things.

[課題を解決するための手段] 本発明の薄膜トランジスタの製法は、熱的影響を受け
やすい下地領域上に半導体膜によるゲート電極を形成
し、ゲート電極の表面を高温短時間酸化して熱酸化膜に
よるゲート型絶縁膜を形成した後、チャネル領域を有す
る半導体薄膜を形成して逆スタガー型薄膜トランジスタ
を形成し、半導体薄膜側からチャネル領域に水素原子を
イオン注入法により導入するようになす。
[Means for Solving the Problems] In a method of manufacturing a thin film transistor according to the present invention, a thermal oxide film is formed by forming a gate electrode of a semiconductor film on a base region which is easily affected by heat, and oxidizing the surface of the gate electrode at high temperature for a short time. , A semiconductor thin film having a channel region is formed to form an inverted staggered thin film transistor, and hydrogen atoms are introduced into the channel region from the semiconductor thin film side by an ion implantation method.

本発明の薄膜トランジスタの製法は、熱的影響を受け
やすい下地領域上に半導体膜によるゲート電極を形成
し、該ゲート電極上にCVD酸化膜を形成した後に高温短
時間酸化してCVD酸化膜と熱酸化膜によるゲート絶縁膜
を形成した後、チャネル領域を有する半導体薄膜を形成
した逆スタガー型薄膜トランジスタを形成し、半導体薄
膜側からチャネル領域に水素原子をイオン注入法により
導入するようになす。
In the method of manufacturing a thin film transistor of the present invention, a gate electrode made of a semiconductor film is formed on a base region which is easily affected by heat, and a CVD oxide film is formed on the gate electrode, and then oxidized at a high temperature for a short time to form a CVD oxide film. After forming a gate insulating film of an oxide film, an inverted staggered thin film transistor in which a semiconductor thin film having a channel region is formed is formed, and hydrogen atoms are introduced into the channel region from the semiconductor thin film side by an ion implantation method.

[作用] 上述の製法においては、逆スタガー型薄膜トランジス
タを形成した後に、半導体薄膜側からチャネル領域に水
素原子をイオン注入法で導入することにより、水素原子
がチャネル領域、及びチャネル領域とゲート絶縁膜との
界面に容易且つ均一に導入される。これにより逆スタガ
ー型薄膜トランジスタに対して水素化が行われ、チャネ
ル領域中及びそのゲート絶縁膜との界面の結晶欠陥が低
減されトランジスタ特性が向上する。打ち込みエネルギ
ーがチャネル領域とゲート絶縁膜との界面に水素が導入
できる程度の低打ち込みエネルギーで可能なので、打ち
込みドーズ量が少なく、多結晶半導体膜に対する損傷の
少ないイオン注入が行える。
[Operation] In the above-described manufacturing method, after an inverted staggered thin film transistor is formed, hydrogen atoms are introduced into the channel region from the semiconductor thin film side by an ion implantation method, so that the hydrogen atoms are introduced into the channel region and the channel region and the gate insulating film. Easily and uniformly at the interface with Thus, hydrogenation is performed on the inverted staggered thin film transistor, and crystal defects in the channel region and at the interface with the gate insulating film are reduced, so that the transistor characteristics are improved. Since implantation energy can be achieved with a low implantation energy such that hydrogen can be introduced into the interface between the channel region and the gate insulating film, ion implantation with a small implantation dose and little damage to the polycrystalline semiconductor film can be performed.

一方、半導体膜表面を高温短時間酸化して得られる熱
酸化膜によってゲート絶縁膜を形成するときは、より緻
密な膜質を有する耐圧のよいゲート絶縁膜が得られると
共に、下地領域に対して熱的影響を与えることがない。
特に薄膜トランジスタを積み重ねた3次元LSI,スタック
型SRAM等では下地のMOSトランジスタのソース,ドレイ
ン領域の再拡散が回避される。
On the other hand, when a gate insulating film is formed using a thermal oxide film obtained by oxidizing the surface of a semiconductor film at a high temperature for a short time, a gate insulating film having a denser film quality and a high withstand voltage can be obtained, and the thermal conductivity of the underlying region can be improved. Has no effect.
In particular, in a three-dimensional LSI or a stacked SRAM in which thin film transistors are stacked, re-diffusion of the source and drain regions of the underlying MOS transistor is avoided.

また、半導体膜表面上にCVD酸化膜を形成した後に高
温短時間酸化してゲート絶縁膜を形成するときは、ゲー
ト絶縁膜がCVD酸化膜によって平坦化され、また緻密な
熱酸化膜と熱処理で緻密化されたCVD膜で形成されるの
で、耐圧のよいゲート絶縁膜が得られ、且つ上述と同じ
ように下地領域に対して熱的影響を与えることができな
い。
When a gate insulating film is formed by oxidizing at a high temperature for a short time after forming a CVD oxide film on the surface of the semiconductor film, the gate insulating film is flattened by the CVD oxide film, and a dense thermal oxide film and heat treatment are performed. Since the gate insulating film is formed with a dense CVD film, a gate insulating film with good withstand voltage can be obtained, and thermal influence cannot be exerted on the underlying region as described above.

[実施例] 以下、図面を参照して本発明による薄膜トランジスタ
の製法の実施例を説明する。
Example An example of a method for manufacturing a thin film transistor according to the present invention will be described below with reference to the drawings.

本例においては、先ず第1図Aに示すように、基板
(11)上にゲート電極(12)を形成した後、このゲート
電極(12)上に例えばSiO2等によるゲート絶縁膜を介し
て多結晶シリコン薄膜(14)を形成し、不純物を導入し
てソース領域(14S)及びドレイン領域(14D)を形成し
て逆スタガー型薄膜トランジスタ(15)を形成する。
In this example, first, as shown in FIG. 1A, after a gate electrode (12) is formed on a substrate (11), a gate insulating film such as SiO 2 is formed on the gate electrode (12). A polycrystalline silicon thin film (14) is formed, and an impurity is introduced to form a source region (14S) and a drain region (14D) to form an inverted staggered thin film transistor (15).

基板(11)は、石英,ガラス等の絶縁基板、或いは例
えば3次元LSI,スタック型SRAM等であればトランジスタ
等が形成されている下地領域に相当する。ゲート電極
(12)としては、多結晶シリコン膜,金属シリサイド,
ポリサイド,金属膜等にて形成することができる。
The substrate (11) corresponds to an insulating substrate made of quartz, glass, or the like, or a base region in which transistors and the like are formed in the case of, for example, a three-dimensional LSI or a stacked SRAM. As the gate electrode (12), a polycrystalline silicon film, a metal silicide,
It can be formed of polycide, a metal film, or the like.

次に、第1図Bに示すように多結晶シリコン薄膜(1
4)に対して水素(16)をイオン注入する。この水素の
イオン注入により、多結晶シリコン薄膜(14)をチャネ
ル領域(14C)及び、チャネル領域(14C)とゲート絶縁
膜(13)との界面に容易に且つ均一に水素原子が導入さ
れる。
Next, as shown in FIG. 1B, the polycrystalline silicon thin film (1
Hydrogen (16) is ion-implanted into 4). By this hydrogen ion implantation, hydrogen atoms are easily and uniformly introduced into the polycrystalline silicon thin film (14) into the channel region (14C) and the interface between the channel region (14C) and the gate insulating film (13).

最近の薄膜トランジスタにおいては、高性能化(即ち
低リーク電流、低しきい値電圧Vth、小さいゲート電圧
スイング)の要求により、多結晶シリコン薄膜(14)の
膜厚dは小さくなってきており、例えば1000Å程度以下
になっている。従って、低打ち込みエネルギーで容易に
チャネル領域(14C)とゲート絶縁膜(13)との界面に
水素を導入することができる。そして低打ち込みエネル
ギーにより実効的に打ち込みドーズ量も少なくできるの
で多結晶シリコン薄膜(14)に対して損傷が少ない(な
お、水素イオンは質量数が小さいので損傷はもともと小
さいものである)。
In recent thin film transistors, the thickness d of the polycrystalline silicon thin film (14) has become smaller due to demands for higher performance (that is, lower leakage current, lower threshold voltage V th , and smaller gate voltage swing). For example, it is less than about 1000 mm. Therefore, hydrogen can be easily introduced into the interface between the channel region (14C) and the gate insulating film (13) with low implantation energy. Since the implantation dose can be effectively reduced by the low implantation energy, damage to the polycrystalline silicon thin film (14) is small. (Because hydrogen ions have a small mass number, damage is originally small.)

そして、イオン注入後、不活性ガス例えばフォーミン
グガス(Hを2〜3%含むN2ガス)雰囲気中で400℃前
後のアニール処理を施す。
After the ion implantation, annealing is performed at about 400 ° C. in an atmosphere of an inert gas such as a forming gas (N 2 gas containing 2 to 3% of H).

しかる後、第1図Cに示すようにパッシベーション膜
(17)を被着形成する。パッシベーション膜(17)とし
ては水素化プラズマ窒化シリコン膜、或いは他のSiO2
を用いることもできる。
Thereafter, as shown in FIG. 1C, a passivation film (17) is deposited. As the passivation film (17), a hydrogenated plasma silicon nitride film or another SiO 2 film can be used.

上述の製法によれば、逆スタガー型の薄膜トランジス
タ(15)を形成した後に、イオン注入で水素原子を導入
するので、水素原子を多結晶シリコン薄膜(14)のチャ
ネル領域(14C)、及びチャネル領域(14C)とゲート絶
縁膜(13)との界面に容易に且つ均一に導入することが
できる。このとき、低い打ち込みエネルギーでイオン注
入が可能なので、多結晶シリコン薄膜(14)に与える損
傷は小さい。そして、水素のイオン注入とその後のアニ
ール処理により従来不可能であった逆スタガー型薄膜ト
ランジスタに対しての水素化を容易に行なうことがで
き、薄膜トランジスタの特性を向上することができる。
また、イオン注入により水素原子の導入を行うので、パ
ッシベーション膜(17)としては従来、一般的に用いら
れている水素化プラズマ窒化シリコン(プラズマSiN:
H)膜以外の絶縁膜も使用することができ、パッシベー
ション膜の形成プロセスの自由度を向上することができ
る。
According to the above-described manufacturing method, hydrogen atoms are introduced by ion implantation after forming the inverted staggered thin film transistor (15), so that the hydrogen atoms are transferred to the channel region (14C) and the channel region of the polycrystalline silicon thin film (14). It can be easily and uniformly introduced into the interface between (14C) and the gate insulating film (13). At this time, since ion implantation can be performed with low implantation energy, damage to the polycrystalline silicon thin film (14) is small. In addition, hydrogenation of the inverted staggered thin film transistor, which has been impossible in the related art, can be easily performed by hydrogen ion implantation and subsequent annealing treatment, and the characteristics of the thin film transistor can be improved.
In addition, since hydrogen atoms are introduced by ion implantation, as a passivation film (17), conventionally used hydrogenated plasma silicon nitride (plasma SiN:
H) An insulating film other than the film can be used, and the degree of freedom in the process of forming the passivation film can be improved.

次に、ゲート絶縁膜の形成法の実施例を示す。本法
は、いずれも実施例に係るボトムゲート構造(逆スタガ
ー型)及び参考例に係るトップゲート構造の両薄膜トラ
ンジスタに適用できるものである。
Next, an example of a method for forming a gate insulating film will be described. This method can be applied to both the thin film transistors having the bottom gate structure (inverted stagger type) according to the embodiment and the top gate structure according to the reference example.

ボトムゲート構造の場合は例えば第2図に示すように
基板(11)上に多結晶シリコン膜からなるゲート電極
(12)を形成した後(同図A)、酸素雰囲気中でランプ
光線例えばアークランプ光線を照射して例えば1100℃,3
0秒の酸化処理を施してゲート電極(12)の表面に例え
ば膜圧100Å程度の熱酸化膜(SiO2膜)によるゲート絶
縁膜(131)を形成する(同図B)。しかる後ゲート電
極(12)上を囲うように多結晶シリコン薄膜(14)を形
成しソース,ドレイン用の不純物をイオン注入してソー
ス領域(14S)及びドレイン領域(14D)を形成する(同
図C)。
In the case of the bottom gate structure, for example, after a gate electrode (12) made of a polycrystalline silicon film is formed on a substrate (11) as shown in FIG. 2 (A in FIG. 2), a lamp beam such as an arc lamp is formed in an oxygen atmosphere. Irradiate with light, for example 1100 ℃, 3
A 0 second oxidation process is performed to form a gate insulating film (13 1 ) of a thermal oxide film (SiO 2 film) having a film thickness of about 100 ° on the surface of the gate electrode (12) (FIG. B). Thereafter, a polycrystalline silicon thin film (14) is formed so as to surround the gate electrode (12), and source and drain impurities are ion-implanted to form a source region (14S) and a drain region (14D). C).

この様に、高温短時間の熱酸化によりゲート絶縁膜
(131)を形成するときは、膜質が緻密で耐圧の良いゲ
ート絶縁膜が得られると共に、下地の基板(11)に熱的
影響を与えることがない。即ち、例えば3次元LSI,スタ
ック型SRAM等では下地基板(11)に形成されているMOS
トランジスタのソース,ドレイン領域が再拡散すること
がなく、高性能の3次元LSI,スタック型SRAMを製造する
ことが可能となる。なお、この3次元LSI,スタック型SR
AM等では第2図Bの高温短時間酸化のときに下地のMOS
トランジスタのソース及びドレイン領域等の活性化も兼
ねられる。又、例えば石英またはガラス基板上に薄膜ト
ランジスタのLSIを形成するときには下地基板(11)を
構成する石英またはガラス基板を軟化させることがな
く、高性能のLSIを製造することができる。また、この
ような高温短時間酸化によりゲート絶縁膜(131)を形
成することにより微細寸法の薄膜トランジスタの製造が
可能となる。さらに、高温短時間酸化ではデンシファイ
効果もあり、ゲート絶縁膜(131)の耐圧と共に平坦性
も期待できる。
As described above, when the gate insulating film (13 1 ) is formed by high-temperature and short-time thermal oxidation, a dense gate insulating film with good withstand voltage can be obtained, and thermal influence on the underlying substrate (11) can be obtained. I will not give. That is, for example, in a three-dimensional LSI, a stacked SRAM, or the like, the MOS formed on the underlying substrate (11) is used.
It is possible to manufacture a high-performance three-dimensional LSI or stacked SRAM without re-diffusion of the source and drain regions of the transistor. In addition, this 3D LSI, stack type SR
In the case of AM, etc., when the high-temperature short-time oxidation shown in FIG.
It also serves to activate the source and drain regions of the transistor. Further, for example, when an LSI of a thin film transistor is formed on a quartz or glass substrate, a high-performance LSI can be manufactured without softening the quartz or glass substrate constituting the base substrate (11). Further, by forming the gate insulating film (13 1 ) by such high-temperature short-time oxidation, it becomes possible to manufacture a thin-film transistor having a fine size. Furthermore, the high-temperature short-time oxidation also has a densifying effect, and can expect flatness as well as withstand voltage of the gate insulating film (13 1 ).

トップゲート構造の場合には、例えば第3図に示すよ
うに、基板(11)上に島状の多結晶シリコン薄膜(22)
を形成した後(同図A)、上述と同時に酸素雰囲気中で
例えばアークランプ光線を照射して例えば1100℃,30秒
の酸化処理を施して多結晶シリコン薄膜(22)の表面に
例えば膜厚100Å程度の熱酸化膜(SiO2膜)によるゲー
ト絶縁膜(131)を形成する(同図B)。次に、ゲート
絶縁膜(131)上に多結晶シリコンによるゲート電極(2
3)を形成し、ソース,ドレイン用の不純物をイオン注
入し、アニールしてソース領域(22S)及びドレイン領
域(22D)を形成する(同図C)。以後は通常のパッシ
ベーション膜の被着形成,コンタクト窓あけ,Al蒸着,
水素アニール等の工程を経てトップゲート構造の薄膜ト
ランジスタを得る。
In the case of a top gate structure, for example, as shown in FIG. 3, an island-like polycrystalline silicon thin film (22) is formed on a substrate (11).
(FIG. 3A), and at the same time as described above, an arc lamp is irradiated in an oxygen atmosphere, for example, and an oxidation treatment is performed, for example, at 1100 ° C. for 30 seconds to form a film on the surface of the polycrystalline silicon thin film (22). A gate insulating film (13 1 ) is formed from a thermal oxide film (SiO 2 film) of about 100 ° (FIG. B). Next, a gate electrode (2) made of polycrystalline silicon is formed on the gate insulating film (13 1 ).
3) is formed, and source and drain impurities are ion-implanted and annealed to form a source region (22S) and a drain region (22D) (FIG. 3C). After that, normal passivation film deposition, contact window opening, Al evaporation,
Through a process such as hydrogen annealing, a thin film transistor having a top gate structure is obtained.

この例においては、ボトムゲート構造の場合と同様の
作用効果が得られると共に、さらに、高温短時間酸化の
とき(第3図B工程)、多結晶シリコン薄膜(22)がデ
ンシファイされてトラップ密度の少ない薄膜トランジス
タが得られる。
In this example, the same operation and effect as in the case of the bottom gate structure can be obtained, and further, at the time of high-temperature short-time oxidation (step B in FIG. 3), the polycrystalline silicon thin film (22) is densified to reduce the trap density. A small number of thin film transistors can be obtained.

尚、第2図,第3図ではランプ光線により高温短時間
酸化したが、ランプ光線に代えて例えばエキシマレーザ
パルスを照射して高温短時間酸化を行うようにしても同
様の効果が得られる。エキシマレーザとしてはビームホ
モジナイザによるエネルギー密度が均一化されたものを
使用するもので、例えばエキシマレーザ(XeCl),80Hz,
エネルギー280mJ/cm2程度用い得る。多結晶シリコン薄
膜(22)は島状化する前にエキシマレーザを照射してゲ
ート絶縁膜(131)を形成した後、島状化してもよい。
ソース領域(22S),ドレイン領域(22D)に対しては60
0℃以下のアニール又はエキシマレーザによってアニー
ルする。
In FIGS. 2 and 3, high-temperature and short-time oxidation is performed by a lamp beam. However, similar effects can be obtained by irradiating an excimer laser pulse instead of the lamp beam to perform high-temperature and short-time oxidation. An excimer laser having a uniform energy density by a beam homogenizer is used. For example, an excimer laser (XeCl), 80 Hz,
Energy of about 280 mJ / cm 2 can be used. After the polycrystalline silicon thin film (22) forming a gate insulating film is irradiated with an excimer laser (13 1) before islanded may islanded.
60 for source region (22S) and drain region (22D)
Anneal at 0 ° C. or lower or excimer laser.

第4図及び第5図はゲート絶縁膜の形成法の他の例を
示す。ボトムゲート構造の場合は第4図に示すように、
基板(11)上に多結晶シリコン膜からなるゲート電極
(12)を形成した後(同図A)、ゲート電極(12)上に
例えば厚さ200Å程度のCVDSiO2膜(25)を被着形成する
(同図B)。次に、酸素雰囲気中でランプ光線例えばア
ークランプ光線を照射して例えば1100℃,5秒の酸化処理
を施してCVDSiO2膜(25)とゲート電極(12)との界面
に熱酸化によるSiO2膜(26)を形成し、CVDSiO2膜(2
5)と熱酸化SiO2膜(26)からなるゲート絶縁膜(132
を形成する(同図C)。しかる後、ゲート電極(12)上
を囲うように多結晶シリコン薄膜(14)を形成し、ソー
ス,ドレイン用の不純物をイオン注入してソース領域
(14S)及びドレイン領域(14D)を形成する(同図
D)。
4 and 5 show another example of a method for forming a gate insulating film. In the case of a bottom gate structure, as shown in FIG.
After forming a gate electrode (12) made of a polycrystalline silicon film on a substrate (11) (A in the figure), a CVD SiO 2 film (25) having a thickness of, for example, about 200 mm is formed on the gate electrode (12). (B in the figure). Then, irradiating the example 1100 ° C. The lamp light for example an arc lamp light in an oxygen atmosphere, CVD SiO 2 film (25) is subjected to oxidation treatment 5 seconds and SiO 2 by interfacial thermal oxidation of the gate electrode (12) A film (26) is formed and a CVD SiO 2 film (2
5) and gate insulation film (13 2 ) consisting of thermally oxidized SiO 2 film (26)
Is formed (FIG. C). Thereafter, a polycrystalline silicon thin film (14) is formed so as to surround the gate electrode (12), and source and drain impurities are ion-implanted to form a source region (14S) and a drain region (14D) ( FIG. D).

この様なゲート絶縁膜(132)によれば、CVDSiO2
(25)によってゲート絶縁膜(132)の平坦性が得られ
ると共に、熱酸化SiO2膜(26)を形成したときの熱処理
でCVDSiO2膜(25)がデンシファイされ、従って全体と
してゲート絶縁膜の膜質が緻密となり、耐圧の良いゲー
ト絶縁膜が得られる。因みに、従来の熱酸化法でゲート
絶縁膜を形成するときは、多結晶シリコンの結晶粒界に
沿って酸化されるために、ゲート絶縁膜の平坦性が悪く
なるが、本法では平坦性がよくなる。また本例では上例
と同様に微細寸法の薄膜トランジスタの製造が可能とな
り、また下地基板(11)に熱的影響を与えることがな
い。
According to such a gate insulating film (13 2), heat treatment when the flatness of the gate insulating film (13 2) with obtained was formed a thermal oxide SiO 2 film (26) by CVD SiO 2 film (25) Thus, the CVD SiO 2 film (25) is densified, so that the film quality of the gate insulating film becomes dense as a whole, and a gate insulating film with good withstand voltage can be obtained. Incidentally, when the gate insulating film is formed by the conventional thermal oxidation method, the flatness of the gate insulating film is deteriorated because the gate insulating film is oxidized along the crystal grain boundaries of the polycrystalline silicon. Get better. Further, in this example, similarly to the above example, it is possible to manufacture a thin film transistor having a small size, and there is no thermal influence on the underlying substrate (11).

トップゲート構造の場合は、第5図に示すように、基
板(11)上に島状の多結晶シリコン薄膜(22)を形成し
た後(同図A)、第4図と同様に多結晶シリコン薄膜
(22)上に厚さ200Å程度のCVDSiO2膜(25)を被着形成
する(同図B)。次に酸化雰囲気中で例えばアークラン
プ光線を照射して例えば1100℃,5秒の酸化処理を施して
CVDSiO2膜(25)と多結晶シリコン薄膜(22)との界面
に熱酸化によるSiO2膜(26)を形成し、CVDSiO2膜(2
5)と熱酸化SiO2膜(26)からなるゲート絶縁膜(132
を形成する(同図C)。次に、ゲート絶縁膜(132)上
に多結晶シリコンによるゲート電極(23)を形成し、ソ
ース,ドレイン用の不純物をイオン注入し、アニールし
てソース領域(22S)及びドレイン領域(22D)を形成す
る(同図D)。以後は通常のパッシベーション膜の形
成,コンタクト窓あけ,Al蒸着,水素アニール等の工程
を経てトップゲート構造の薄膜トランジスタを得る。
In the case of the top gate structure, as shown in FIG. 5, an island-like polycrystalline silicon thin film (22) is formed on a substrate (11) (FIG. 5A), and then, as shown in FIG. On the thin film (22), a CVD SiO 2 film (25) having a thickness of about 200 ° is deposited (FIG. B). Next, for example, irradiating an arc lamp in an oxidizing atmosphere, for example, performing an oxidation treatment at 1100 ° C. for 5 seconds.
At the interface between the CVD SiO 2 film (25) and the polycrystalline silicon thin film (22), a SiO 2 film (26) is formed by thermal oxidation, and the CVD SiO 2 film (2
5) and gate insulation film (13 2 ) consisting of thermally oxidized SiO 2 film (26)
Is formed (FIG. C). Next, a gate insulating film (13 2) forming a gate electrode (23) by the polycrystalline silicon on the source, the impurity for the drain by ion implantation, the source region is annealed (22S) and drain region (22D) Is formed (FIG. D). Thereafter, a thin film transistor having a top gate structure is obtained through processes such as formation of a normal passivation film, opening of a contact window, Al deposition, and hydrogen annealing.

この例においても、第4図と同様に平坦で且つ耐圧の
よいゲート絶縁膜(132)を形成できると共に、下地基
板(11)に熱的影響を与えることがない。さらにトップ
ゲート構造では、最も重要なゲート絶縁膜(132)とチ
ャネル領域(22C)との界面において膜質のよい熱酸化S
iO2膜(26)が存在するので有利である。また、第5図
Cの高温短時間酸化のときに、下地の多結晶シリコン薄
膜(22)がデンシファイされるのでトラップ密度が低減
し、より高性能の薄膜トランジスタを製造できる。
In this example, it is possible to form the Figure 4 as well as flat and withstand good gate insulating film (13 2), is not the thermal effect on the underlying substrate (11). In yet a top-gate structure, the most important gate insulating film (13 2) and the film quality good thermal oxidation at the interface between the channel region (22C) S
Advantageously, an iO 2 film (26) is present. In addition, since the underlying polycrystalline silicon thin film (22) is densified during the high-temperature short-time oxidation in FIG. 5C, the trap density is reduced, and a higher-performance thin film transistor can be manufactured.

なお、第4図及び第5図の高温短時間酸化ではランプ
光線照射に代えてレーザ照射を用いても可能である。
In the high-temperature short-time oxidation shown in FIGS. 4 and 5, laser irradiation can be used instead of lamp beam irradiation.

[発明の効果] 本発明によれば、逆スタガー型薄膜トランジスタを形
成した後、半導体薄膜側からチャネル領域にイオン注入
で水素原子を導入するので、水素原子がチャネル領域、
及びゲート絶縁膜とチャネル領域との界面に容易に且つ
均一に導入されて水素化が行われる。同時に、低い打ち
込みエネルギーでイオン注入が可能となり、打ち込みド
ーズ量も少なくすることができ、多結晶半導体膜に対す
る損傷を少なくすることができる。また、打ち込みエネ
ルギーが低いので、より薄い多結晶半導体膜領域のみに
均一に水素原子を導入することができる。従って特性の
よい逆スタガー型薄膜トランジスタを製造することがで
きる。
[Effects of the Invention] According to the present invention, after a reverse staggered thin film transistor is formed, hydrogen atoms are introduced into the channel region by ion implantation from the semiconductor thin film side.
Hydrogenation is performed easily and uniformly at the interface between the gate insulating film and the channel region. At the same time, ion implantation can be performed with low implantation energy, the implantation dose can be reduced, and damage to the polycrystalline semiconductor film can be reduced. In addition, since implantation energy is low, hydrogen atoms can be uniformly introduced only into the thinner polycrystalline semiconductor film region. Therefore, an inverted staggered thin film transistor having good characteristics can be manufactured.

そして、熱的影響を受けやすい下地領域上に半導体膜
によるゲート電極を形成し、ゲート電極の表面を高温短
時間酸化して熱酸化膜によるゲート絶縁膜を形成した
後、チャネル領域を有する半導体薄膜を形成して逆スタ
ガー型薄膜トランジスタを形成し、半導体薄膜側からチ
ャネル領域に水素原子をイオン注入法により導入すると
きには、耐圧のよいゲート絶縁膜を得ることができると
共に特性のよい逆スタガー型薄膜トランジスタを、下地
領域に対して熱的影響を与えることなく、この下地領域
上に容易に形成することができる。
Then, a gate electrode made of a semiconductor film is formed on a base region which is easily affected by heat, and the surface of the gate electrode is oxidized at a high temperature for a short time to form a gate insulating film made of a thermal oxide film. To form a reverse staggered thin film transistor, and when hydrogen atoms are introduced into the channel region from the semiconductor thin film side by ion implantation, a gate insulating film with good withstand voltage can be obtained and a reverse staggered thin film transistor with good characteristics can be obtained. It can be easily formed on the underlying region without thermally affecting the underlying region.

また、熱的影響を受けやすい下地領域上に半導体膜に
よるゲート電極を形成し、ゲート電極上にCVD酸化膜を
形成した後に高温短時間酸化してCVD酸化膜と熱酸化膜
によるゲート絶縁膜を形成した後、チャネル領域を有す
る半導体薄膜を形成して逆スタガー型薄膜トランジスタ
を形成し、半導体薄膜側からチャネル領域に水素原子を
イオン注入法により導入するときには、平坦性がよく且
つ耐圧のよいゲート絶縁膜を得ることができると共に特
性のよい逆スタガー型薄膜トランジスタを、下地領域に
対して熱的影響を与えることなく、この下地領域上に容
易に形成することができる。
In addition, a gate electrode made of a semiconductor film is formed on a base region that is easily affected by heat, a CVD oxide film is formed on the gate electrode, and then oxidized at high temperature for a short time to form a gate insulating film made of the CVD oxide film and the thermal oxide film. After the formation, a semiconductor thin film having a channel region is formed to form an inverted staggered thin film transistor, and when hydrogen atoms are introduced into the channel region from the semiconductor thin film side by an ion implantation method, a gate insulating film having good flatness and good withstand voltage is formed. An inverted staggered thin film transistor having a film and good characteristics can be easily formed on the underlying region without thermally affecting the underlying region.

従って、特に3次元LSI,スタック型SRAM,或いは絶縁
基板上のLSI等に応用する薄膜トランジスタの製造に適
用して好適ならしめるものである。
Therefore, the present invention can be suitably applied particularly to the manufacture of a thin film transistor applied to a three-dimensional LSI, a stacked SRAM, or an LSI on an insulating substrate.

【図面の簡単な説明】[Brief description of the drawings]

第1図A〜Cは本発明に係る薄膜トランジスタの製法の
一例を示す工程図、第2図A〜Cは本発明に係る薄膜ト
ランジスタの他の例を示す工程図、第3図A〜Cはトッ
プゲート構造に適用した参考例を示す工程図、第4図A
〜Dは本発明に係る薄膜トランジスタの他の例を示す工
程図、第5図A〜Dはトップゲート構造に適用した参考
例を示す工程図、第6図は従来のトップゲート構造の薄
膜トランジスタの水素化法の例を示す断面図、第7図は
従来のボトムゲート構造の薄膜トランジスタの水素化法
の例を示す断面図である。 (11)は基板、(12)はゲート電極、(13),(1
31),(132)はゲート絶縁膜、(14)は多結晶シリコ
ン膜、(16)は水素、(25)はCVDSiO2膜、(26)は熱
酸化SiO2膜である。
1A to 1C are process diagrams showing an example of a method for manufacturing a thin film transistor according to the present invention, FIGS. 2A to 2C are process diagrams showing another example of a thin film transistor according to the present invention, and FIGS. Process diagram showing a reference example applied to a gate structure, FIG. 4A
5D are process diagrams showing another example of the thin film transistor according to the present invention, FIGS. 5A to 5D are process diagrams showing a reference example applied to a top gate structure, and FIG. FIG. 7 is a cross-sectional view illustrating an example of a hydrogenation method of a conventional bottom-gate thin film transistor. (11) is the substrate, (12) is the gate electrode, (13), (1
3 1), (13 2) is a gate insulating film, (14) is polycrystalline silicon film, (16) is hydrogen, (25) is CVD SiO 2 film, (26) is a thermally oxidized SiO 2 film.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】熱的影響を受けやすい下地領域上に半導体
膜によるゲート電極を形成し、該ゲート電極の表面を高
温短時間酸化して熱酸化膜によるゲート絶縁膜を形成し
た後、 チャネル領域を有する半導体薄膜を形成して逆スタガー
型薄膜トランジスタを形成し、 前記半導体薄膜側から前記チャネル領域に水素原子をイ
オン注入法により導入する ことを特徴とする薄膜トランジスタの製法。
A gate electrode formed of a semiconductor film on a base region which is easily affected by heat; a surface of the gate electrode is oxidized at a high temperature for a short time to form a gate insulating film formed of a thermal oxide film; Forming an inverted staggered thin film transistor by forming a semiconductor thin film having: and introducing hydrogen atoms into the channel region from the semiconductor thin film side by an ion implantation method.
【請求項2】熱的影響を受けやすい下地領域上に半導体
膜によるゲート電極を形成し、該ゲート電極上にCVD酸
化膜を形成した後に高温短時間酸化して前記CVD酸化膜
と熱酸化膜によるゲート絶縁膜を形成した後、 チャネル領域を有する半導体膜を形成して逆スタガー型
薄膜トランジスタを形成し、 前記半導体薄膜側から前記チャネル領域に水素原子をイ
オン注入法により導入する ことを特徴とする薄膜トランジスタの製法。
2. A method of forming a gate electrode of a semiconductor film on a base region which is easily affected by heat, forming a CVD oxide film on the gate electrode, and then oxidizing the CVD oxide film at a high temperature for a short time. Forming a semiconductor film having a channel region, forming an inverted staggered thin film transistor, and introducing hydrogen atoms into the channel region from the semiconductor thin film side by an ion implantation method. Manufacturing method of thin film transistor.
JP19779689A 1989-07-29 1989-07-29 Manufacturing method of thin film transistor Expired - Fee Related JP2945032B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19779689A JP2945032B2 (en) 1989-07-29 1989-07-29 Manufacturing method of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19779689A JP2945032B2 (en) 1989-07-29 1989-07-29 Manufacturing method of thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11068733A Division JP3033579B2 (en) 1999-03-15 1999-03-15 Manufacturing method of thin film transistor

Publications (2)

Publication Number Publication Date
JPH0362526A JPH0362526A (en) 1991-03-18
JP2945032B2 true JP2945032B2 (en) 1999-09-06

Family

ID=16380495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19779689A Expired - Fee Related JP2945032B2 (en) 1989-07-29 1989-07-29 Manufacturing method of thin film transistor

Country Status (1)

Country Link
JP (1) JP2945032B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125260T2 (en) * 1990-12-28 1997-10-02 Sharp Kk A method of manufacturing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5322807A (en) * 1992-08-19 1994-06-21 At&T Bell Laboratories Method of making thin film transistors including recrystallization and high pressure oxidation
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
WO1997007948A1 (en) 1995-08-26 1997-03-06 Toto Ltd. Method of slip casting of powders, casting mold used in said method, and process for producing open-cell porous body used in said mold

Also Published As

Publication number Publication date
JPH0362526A (en) 1991-03-18

Similar Documents

Publication Publication Date Title
US8330165B2 (en) Semiconductor device and method for forming the same
JP2005175476A (en) Method of fabricating polycrystalline silicon thin film and method of fabricating transistor through use of the same
WO2007032282A1 (en) Nonvolatile semiconductor memory element having excellent charge retention properties and process for producing the same
JP2945032B2 (en) Manufacturing method of thin film transistor
JPH06333823A (en) Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device
JP2009048199A (en) Thin film transistor substrate for liquid crystal display device and method for manufacturing the same
JP3374455B2 (en) Method for manufacturing thin film transistor
JPH09129889A (en) Manufacture of semiconductor device
JP3033579B2 (en) Manufacturing method of thin film transistor
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3211340B2 (en) Method for manufacturing thin film transistor
JPH03227525A (en) Manufacture of thin film transistor
JP2000068518A (en) Manufacture of thin-film transistor
JP2007067229A (en) Method for manufacturing insulating gate field effect transistor
JP2508601B2 (en) Field effect thin film transistor
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JP3167797B2 (en) Method for manufacturing semiconductor device
JP2701711B2 (en) Method for manufacturing polycrystalline silicon thin film
JPH03148836A (en) Manufacture of thin film transistor
JPH06181178A (en) Fabrication of thin film transistor
JPH03185735A (en) Manufacture of semiconductor device
JP3063018B2 (en) Method for manufacturing thin film transistor
JPH11330463A (en) Semiconductor device and its manufacture
JP3077804B2 (en) Method for manufacturing semiconductor device
JPH0434926A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees