JP2944238B2 - 超電導体の形成方法および超電導素子 - Google Patents
超電導体の形成方法および超電導素子Info
- Publication number
- JP2944238B2 JP2944238B2 JP3058240A JP5824091A JP2944238B2 JP 2944238 B2 JP2944238 B2 JP 2944238B2 JP 3058240 A JP3058240 A JP 3058240A JP 5824091 A JP5824091 A JP 5824091A JP 2944238 B2 JP2944238 B2 JP 2944238B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- single crystal
- film
- superconductor
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、酸化物高温超電導材
料を用いた超電導体の形成方法および超電導素子に関す
る。
料を用いた超電導体の形成方法および超電導素子に関す
る。
【０００２】
【従来の技術】超電導トランジスタとして、近接効果型
トランジスタが提案されている（西野他「超伝導トラン
ジスタ」応用物理第５６巻第６号（１９８７）Ｐ７５２
〜７５６参照）。
トランジスタが提案されている（西野他「超伝導トラン
ジスタ」応用物理第５６巻第６号（１９８７）Ｐ７５２
〜７５６参照）。
【０００３】これは、超電導体と常電導体を密着させる
と超電導体側から常電導体側へクーパー対がしみ出し
て、常電導体側へのしみだし距離程度の薄い層に超電導
を誘発する近接効果を利用したものである。すなわち、
常電導膜Ｎを超電導膜Ｓで挟んだＳＮＳ接合で、Ｎの膜
厚がしみ出し距離程度であると、近接効果のためにクー
パー対がＳ膜間を行き来できるようになる。しみ出し距
離は、常電導体内のコヒーレンス長さに相当する量で、
温度の低下とともに大きくなり、また自由電子の濃度が
大きくなるにつれて増大する。
と超電導体側から常電導体側へクーパー対がしみ出し
て、常電導体側へのしみだし距離程度の薄い層に超電導
を誘発する近接効果を利用したものである。すなわち、
常電導膜Ｎを超電導膜Ｓで挟んだＳＮＳ接合で、Ｎの膜
厚がしみ出し距離程度であると、近接効果のためにクー
パー対がＳ膜間を行き来できるようになる。しみ出し距
離は、常電導体内のコヒーレンス長さに相当する量で、
温度の低下とともに大きくなり、また自由電子の濃度が
大きくなるにつれて増大する。
【０００４】金属の自由電子濃度を変えるのは難しい
が、半導体を用いると半導体の電流を運ぶキャリアを電
場によって接合部に引き寄せて接合部でのキャリア濃度
を電界効果トランジスタのように変えることができる。
が、半導体を用いると半導体の電流を運ぶキャリアを電
場によって接合部に引き寄せて接合部でのキャリア濃度
を電界効果トランジスタのように変えることができる。
【０００５】近接効果型トランジスタは、この半導体を
用いたものであり、図１３に示すように、シリコン単結
晶板２１上に、ソース電極２２とドレイン電極２３を形
成するとともにシリコン単結晶板２１の下面にゲート電
極２４を形成するものであり、各電極２２、２３、２４
を鉛合金の超電導体にて構成するものである。図中、２
５、２６、２７は絶縁膜である。
用いたものであり、図１３に示すように、シリコン単結
晶板２１上に、ソース電極２２とドレイン電極２３を形
成するとともにシリコン単結晶板２１の下面にゲート電
極２４を形成するものであり、各電極２２、２３、２４
を鉛合金の超電導体にて構成するものである。図中、２
５、２６、２７は絶縁膜である。
【０００６】又、他の従来例としてトンネル注入型超電
導トランジスタが提案されている。このトンネル注入型
超電導トランジスタの概念構造は、例えば、ＩＥＥＥ
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣ
Ｓ．ＶＯＬ．ＭＡＧ−２１，Ｎ０．２，ＭＡＲ．１９８
５「Ａ ＮＥＷ ＳＵＰＥＲＣＯＮＤＵＣＴＩＮＧ Ｂ
ＡＳＥ ＴＲＡＮＳＩＳＴＯＲ」Ｐ．７２１〜７２４、
あるいは同誌ＶＯＬ．ＭＡＧ−１９，ＮＯ．３，ＭＡ
Ｙ．１９８３「ＱＵＩＴＥＲＯＮ」Ｐ．１２０３〜１２
９５に示されている。すなわち、図１４に示すように、
半導体からなるコレクタ領域３１と、コレクタ領域３１
に接した超電導体からなるベース領域３２と、このベー
ス領域３２にトンネル現象が起こり得る極めて薄い絶縁
層３３を介して設けられた超電導体からなるエミッタ領
域３４とから構成されている。
導トランジスタが提案されている。このトンネル注入型
超電導トランジスタの概念構造は、例えば、ＩＥＥＥ
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣ
Ｓ．ＶＯＬ．ＭＡＧ−２１，Ｎ０．２，ＭＡＲ．１９８
５「Ａ ＮＥＷ ＳＵＰＥＲＣＯＮＤＵＣＴＩＮＧ Ｂ
ＡＳＥ ＴＲＡＮＳＩＳＴＯＲ」Ｐ．７２１〜７２４、
あるいは同誌ＶＯＬ．ＭＡＧ−１９，ＮＯ．３，ＭＡ
Ｙ．１９８３「ＱＵＩＴＥＲＯＮ」Ｐ．１２０３〜１２
９５に示されている。すなわち、図１４に示すように、
半導体からなるコレクタ領域３１と、コレクタ領域３１
に接した超電導体からなるベース領域３２と、このベー
ス領域３２にトンネル現象が起こり得る極めて薄い絶縁
層３３を介して設けられた超電導体からなるエミッタ領
域３４とから構成されている。
【０００７】
【発明が解決しようとする課題】近接効果型トランジス
タを製造するには、半導体と超電導体の積層化が必要で
あり、前述の従来例においては、半導体としてシリコン
単結晶板を用いるとともに、超電導体として鉛合金を用
いており、鉛合金超電導体の臨界温度が低いことから使
用温度を低くする必要がある。このため、超電導体とし
て、相対的に臨界温度が高い高温酸化物超電導体を用い
ることが望まれる。この高温酸化物超電導体を超電導素
子として用いる場合には、基板上に超電導薄膜を形成し
て使用され、基板としては通常ＳｒＴｉＯ3 単結晶、Ｍ
ｇＯ単結晶が用いられる。そこで、この単結晶基板とし
て、従来例に用いたシリコン単結晶板を用いることが考
えられる。
タを製造するには、半導体と超電導体の積層化が必要で
あり、前述の従来例においては、半導体としてシリコン
単結晶板を用いるとともに、超電導体として鉛合金を用
いており、鉛合金超電導体の臨界温度が低いことから使
用温度を低くする必要がある。このため、超電導体とし
て、相対的に臨界温度が高い高温酸化物超電導体を用い
ることが望まれる。この高温酸化物超電導体を超電導素
子として用いる場合には、基板上に超電導薄膜を形成し
て使用され、基板としては通常ＳｒＴｉＯ3 単結晶、Ｍ
ｇＯ単結晶が用いられる。そこで、この単結晶基板とし
て、従来例に用いたシリコン単結晶板を用いることが考
えられる。
【０００８】ところがシリコン単結晶板上に酸化物超電
導薄膜を形成する場合には、両結晶体の格子定数の不一
致等から良質の超電導薄膜が得られない。また、トンネ
ル注入型超電導トランジスタにあっては、その概念構造
が提案されているものの、トランジスタ動作をする具体
的構造の提案は未だなされていない。
導薄膜を形成する場合には、両結晶体の格子定数の不一
致等から良質の超電導薄膜が得られない。また、トンネ
ル注入型超電導トランジスタにあっては、その概念構造
が提案されているものの、トランジスタ動作をする具体
的構造の提案は未だなされていない。
【０００９】この発明は、単結晶体上に良質な酸化物超
電導薄膜を形成するとともにその単結晶体と酸化物超電
導薄膜との界面が良好である超電導体の形成方法および
超電導素子を提供することをその課題とする。
電導薄膜を形成するとともにその単結晶体と酸化物超電
導薄膜との界面が良好である超電導体の形成方法および
超電導素子を提供することをその課題とする。
【００１０】
【課題を解決するための手段】この発明による超電導体
形成方法は、ＢＳＣＣＯ単結晶体上にＣａ−Ｆ膜を形成
し、アニールすることによりＢＳＣＣＯ超電導領域を形
成する超電導体形成方法であって、前記Ｃａ−Ｆ膜層の
膜厚を０．１μｍ〜３μｍとしたことを特徴とする。
又、上記アニールはアニール温度を８４０〜８８０℃と
することが好ましい。さらに好ましくは、アニール温度
を８６０〜８７０℃、アニール時間を２０〜４５時間と
することがよい。
形成方法は、ＢＳＣＣＯ単結晶体上にＣａ−Ｆ膜を形成
し、アニールすることによりＢＳＣＣＯ超電導領域を形
成する超電導体形成方法であって、前記Ｃａ−Ｆ膜層の
膜厚を０．１μｍ〜３μｍとしたことを特徴とする。
又、上記アニールはアニール温度を８４０〜８８０℃と
することが好ましい。さらに好ましくは、アニール温度
を８６０〜８７０℃、アニール時間を２０〜４５時間と
することがよい。
【００１１】この発明による超電導素子は、この発明に
よる超電導体形成方法によってＢＳＣＣＯ単結晶体中に
得られるＢＳＣＣＯ超電導領域を備えていることを特徴
とする。
よる超電導体形成方法によってＢＳＣＣＯ単結晶体中に
得られるＢＳＣＣＯ超電導領域を備えていることを特徴
とする。
【００１２】
【作用】ＢＳＣＯ（Ｂｉ2Ｓｒ2Ｃｕ2Ｏx）単結晶体、即
ちＢｉ系の２２０１相が、ＢＳＣＣＯ（Ｂｉ2Ｓｒ2Ｃａ
ＣｕＯx）超電導体、即ちＢｉ系の２２１２相超電導体
となるにはＣａを不足しており、ＢＳＣＯ単結晶体に適
度なＣａを有する化合物によってＣａを均一に導入する
必要がある。
ちＢｉ系の２２０１相が、ＢＳＣＣＯ（Ｂｉ2Ｓｒ2Ｃａ
ＣｕＯx）超電導体、即ちＢｉ系の２２１２相超電導体
となるにはＣａを不足しており、ＢＳＣＯ単結晶体に適
度なＣａを有する化合物によってＣａを均一に導入する
必要がある。
【００１３】ＢＳＣＯ単結晶体上にＣａ−Ｆ膜を形成
し、アニールすることによつて、ＣａがＢＳＣＯに拡散
され、ＢＳＣＣＯ超電導領域が形成される。Ｃａ−Ｆ膜
のＦについては、７００℃以上の温度でＦは離脱し、Ｂ
ＳＣＣＯ超電導領域への悪影響は見られない。
し、アニールすることによつて、ＣａがＢＳＣＯに拡散
され、ＢＳＣＣＯ超電導領域が形成される。Ｃａ−Ｆ膜
のＦについては、７００℃以上の温度でＦは離脱し、Ｂ
ＳＣＣＯ超電導領域への悪影響は見られない。
【００１４】Ｃａ−Ｆ膜の膜厚が特に薄い場合において
も、極表面にＢＳＣＣＯ超電導領域は形成されていると
考えられるが、現実にＸ線回折による解折や抵抗温度特
性による測定で確認できるためには、Ｃａ−Ｆ膜層の膜
厚を０．１μｍ〜３μｍとすることがが必要である。実
際に抵抗零の超電導領域を含むデバイスを実デバイス的
サイズで得るために、また、実用的な電流密度を流しう
るための超電導領域を作製するために、上記Ｃａ−Ｆ膜
層の膜厚の範囲が決定された。
も、極表面にＢＳＣＣＯ超電導領域は形成されていると
考えられるが、現実にＸ線回折による解折や抵抗温度特
性による測定で確認できるためには、Ｃａ−Ｆ膜層の膜
厚を０．１μｍ〜３μｍとすることがが必要である。実
際に抵抗零の超電導領域を含むデバイスを実デバイス的
サイズで得るために、また、実用的な電流密度を流しう
るための超電導領域を作製するために、上記Ｃａ−Ｆ膜
層の膜厚の範囲が決定された。
【００１５】既に、本出願人は、ＢＳＣＯ単結晶ではな
く、ＢＳＣＯ非晶質膜を用いてＣａを導入する技術につ
いて特許出願しているが、そこでのアニール温度とアニ
ール時間は本発明のアニール条件と大きく異なってい
る。非晶質のＢＳＣＯ膜の場合は、アニール時間は３時
間と比較的短く、ＢＳＣＯ単結晶の場合には１０〜６０
時間と長時間が必要である。非晶質のＢＳＣＯ膜の場合
には、Ｃａは短時間で導入されるが、単結晶ではＣａと
の反応に長時間が必要であるからである。
く、ＢＳＣＯ非晶質膜を用いてＣａを導入する技術につ
いて特許出願しているが、そこでのアニール温度とアニ
ール時間は本発明のアニール条件と大きく異なってい
る。非晶質のＢＳＣＯ膜の場合は、アニール時間は３時
間と比較的短く、ＢＳＣＯ単結晶の場合には１０〜６０
時間と長時間が必要である。非晶質のＢＳＣＯ膜の場合
には、Ｃａは短時間で導入されるが、単結晶ではＣａと
の反応に長時間が必要であるからである。
【００１６】
【実施例】（第１実施例）
【００１７】図１は、この発明の第１実施例を示すプロ
セス図である。
セス図である。
【００１８】この例では、Ｂｉ−Ｓｒ−Ｃｕ−Ｏ（ＢＳ
ＣＯ）単結晶１にＣａＦ膜２、３を形成し、アニールす
ることでＢＳＣＣＯ超電導領域５、６を得ている。
ＣＯ）単結晶１にＣａＦ膜２、３を形成し、アニールす
ることでＢＳＣＣＯ超電導領域５、６を得ている。
【００１９】すなわち、まず、Ｂｉ−Ｓｒ−Ｃｕ−Ｏ単
結晶１を次のように作製する。
結晶１を次のように作製する。
【００２０】Ｂｉ2 Ｏ3 （９９．９９％）、ＳｒＣＯ3
（９９．９９％）、ＣｕＯ（９９．９９％）の粉末をＢ
ｉ：Ｓｒ：Ｃｕ＝１：１：１の割合で混合してアルミナ
ボートに入れ、１０２０℃で２時間溶解し、この後８０
０℃まで２℃／ｈで徐冷する。その後、室温まで自然徐
冷を行う。
（９９．９９％）、ＣｕＯ（９９．９９％）の粉末をＢ
ｉ：Ｓｒ：Ｃｕ＝１：１：１の割合で混合してアルミナ
ボートに入れ、１０２０℃で２時間溶解し、この後８０
０℃まで２℃／ｈで徐冷する。その後、室温まで自然徐
冷を行う。
【００２１】ここで、Ｂｉ：Ｓｒ：Ｃｕの比率は、
（１：１：１）〜（１：１：３）においても、同じくＢ
ＳＣＯの単結晶が得られるが、１：１：１において最も
大きな寸法の単結晶が得られる。また、溶解温度は、９
５０℃以上であればほぼ同じものが得られる。さらに、
徐冷温度は、３℃／ｈより遅ければ良い。
（１：１：１）〜（１：１：３）においても、同じくＢ
ＳＣＯの単結晶が得られるが、１：１：１において最も
大きな寸法の単結晶が得られる。また、溶解温度は、９
５０℃以上であればほぼ同じものが得られる。さらに、
徐冷温度は、３℃／ｈより遅ければ良い。
【００２２】 このようにして得られたインゴットを劈
開し、略縦４ｍｍ、横３ｍｍ、厚み０．２ｍｍのマイカ
状の単結晶を取り出す。これをＸ線回折によって構造を
調べると、ＢＳＣＯ（２２０１相）の単結晶であること
が確認された。
開し、略縦４ｍｍ、横３ｍｍ、厚み０．２ｍｍのマイカ
状の単結晶を取り出す。これをＸ線回折によって構造を
調べると、ＢＳＣＯ（２２０１相）の単結晶であること
が確認された。
【００２３】次に、得られた単結晶１の上に、図１
（ａ）に示すようにＣａ−Ｆ膜２、３を形成する。この
例では、Ｃａ−Ｆ膜２、３を電子ビーム蒸着法により形
成した。その条件は、基板温度を１００〜３００℃と
し、ソース源としてＣａＦ2 を用い、電子ビーム加速電
圧を４ｋＶ、電子ビーム電流を１ｍＡとし、成膜速度は
１０Å／ｓｅｃであり、Ｃａ−Ｆ膜２、３の膜厚を１０
ｎｍ〜１０μｍした。このようにして得られたＣａ−Ｆ
膜２、３は、ＩＣＰ分析によって、ＣａＦ2 であること
が確認された。
（ａ）に示すようにＣａ−Ｆ膜２、３を形成する。この
例では、Ｃａ−Ｆ膜２、３を電子ビーム蒸着法により形
成した。その条件は、基板温度を１００〜３００℃と
し、ソース源としてＣａＦ2 を用い、電子ビーム加速電
圧を４ｋＶ、電子ビーム電流を１ｍＡとし、成膜速度は
１０Å／ｓｅｃであり、Ｃａ−Ｆ膜２、３の膜厚を１０
ｎｍ〜１０μｍした。このようにして得られたＣａ−Ｆ
膜２、３は、ＩＣＰ分析によって、ＣａＦ2 であること
が確認された。
【００２４】次に、図１（ｂ）に示すように、Ｃａ−Ｆ
膜２、３が形成された単結晶１を熱処理することによ
り、図１（ｃ）に示すようなＢＳＣＣＯ超電導領域５、
６を形成した。
膜２、３が形成された単結晶１を熱処理することによ
り、図１（ｃ）に示すようなＢＳＣＣＯ超電導領域５、
６を形成した。
【００２５】ＢＳＣＣＯ超電導領域５、６の抵抗温度特
性を調べ、Ｃａ−Ｆ膜２、３の膜厚の影響を調べた。図
２に限界温度のＣａ−Ｆ膜厚依存性を示す。Ｔｃ（ｏｎ
ｓｅｔ）およびＴｃ（ｅｎｄｐｏｉｎｔ）を合わせて示
している。Ｃａ−Ｆ膜２、３の膜厚が０．０７μｍ〜５
μｍのときに超電導特性が見られるが、０．０８μｍか
ら４μｍのときにＴｃ（ｏｎｓｅｔ）が得られた。０．
１μｍから３μｍのときに８０Ｋ以上のＴｃ（ｏｎｓｅ
ｔ）が得られた。また、８０Ｋ以上のＴｃ（ｅｎｄｐｏ
ｉｎｔ）は、０．１５μｍから２μｍにおいて得られ
た。
性を調べ、Ｃａ−Ｆ膜２、３の膜厚の影響を調べた。図
２に限界温度のＣａ−Ｆ膜厚依存性を示す。Ｔｃ（ｏｎ
ｓｅｔ）およびＴｃ（ｅｎｄｐｏｉｎｔ）を合わせて示
している。Ｃａ−Ｆ膜２、３の膜厚が０．０７μｍ〜５
μｍのときに超電導特性が見られるが、０．０８μｍか
ら４μｍのときにＴｃ（ｏｎｓｅｔ）が得られた。０．
１μｍから３μｍのときに８０Ｋ以上のＴｃ（ｏｎｓｅ
ｔ）が得られた。また、８０Ｋ以上のＴｃ（ｅｎｄｐｏ
ｉｎｔ）は、０．１５μｍから２μｍにおいて得られ
た。
【００２６】ＢＳＣＣＯ超電導領域５、６が得られるア
ニール条件を図３に示す。この図３には、Ｘ線回折によ
って２２１２相を確認できる条件と、抵抗温度特性から
Ｔｃ（ｅｎｄｐｏｉｎｔ）が８０Ｋ以上を確認できるア
ニール条件が示されている。アニール温度８４０〜８８
０℃、アニール時間１０〜６０ｈにおいて、２２１２相
の形成ができることを、また、アニール温度８６０〜８
７０℃、アニール時間２０〜４５ｈにおいて、電流を十
分流せるような均一につながった２２１２超電導領域が
得られるのがわかる。
ニール条件を図３に示す。この図３には、Ｘ線回折によ
って２２１２相を確認できる条件と、抵抗温度特性から
Ｔｃ（ｅｎｄｐｏｉｎｔ）が８０Ｋ以上を確認できるア
ニール条件が示されている。アニール温度８４０〜８８
０℃、アニール時間１０〜６０ｈにおいて、２２１２相
の形成ができることを、また、アニール温度８６０〜８
７０℃、アニール時間２０〜４５ｈにおいて、電流を十
分流せるような均一につながった２２１２超電導領域が
得られるのがわかる。
【００２７】図４に、ＢＳＣＯ単結晶上に膜厚０．３μ
ｍのＣａ−Ｆ膜を形成し、アニール温度８７０℃、アニ
ール時間３０ｈでアニールした超電導領域のＸ線回折パ
ターンを示す。Ｓで示したピークは２２０１単結晶の回
折パターンを、Ｌで示したピークは２２１２単結晶の回
折パターンを示している。（００ｌ（英小文字のエ
ル））面からのピークだけが見られ、２２０１単結晶の
Ｃ軸と同じく、Ｃ軸に沿って強く配向していることがわ
かる。
ｍのＣａ−Ｆ膜を形成し、アニール温度８７０℃、アニ
ール時間３０ｈでアニールした超電導領域のＸ線回折パ
ターンを示す。Ｓで示したピークは２２０１単結晶の回
折パターンを、Ｌで示したピークは２２１２単結晶の回
折パターンを示している。（００ｌ（英小文字のエ
ル））面からのピークだけが見られ、２２０１単結晶の
Ｃ軸と同じく、Ｃ軸に沿って強く配向していることがわ
かる。
【００２８】図５に、ＢＳＣＯ単結晶上に膜厚０．３μ
ｍのＣａ−Ｆ膜を形成し、アニール温度８７０℃、アニ
ール時間３０ｈでアニールした超電導領域の抵抗温度特
性を示す。
ｍのＣａ−Ｆ膜を形成し、アニール温度８７０℃、アニ
ール時間３０ｈでアニールした超電導領域の抵抗温度特
性を示す。
【００２９】シャープな２２１２相の超電導転移が起こ
っており、Ｔｃ（ｅｎｄｐｏｉｎｔ）は８５Ｋが得られ
た。これにより、良質なＢＳＣＣＯ超電導領域が得られ
ていることがわかる。
っており、Ｔｃ（ｅｎｄｐｏｉｎｔ）は８５Ｋが得られ
た。これにより、良質なＢＳＣＣＯ超電導領域が得られ
ていることがわかる。
【００３０】（第２実施例）この実施例は、第１実施例
で得られる超電導体と半導体の接合を利用して、超電導
ベーストランジスタを形成するものである。
で得られる超電導体と半導体の接合を利用して、超電導
ベーストランジスタを形成するものである。
【００３１】図６〜図８は、超電導ベーストランジスタ
の製造工程を示す断面図である。図６は第１実施例と同
様の方法でＢｉ−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体
１上に１箇所だけ膜厚０．３μｍのＣａ−Ｆ薄膜２を形
成し、アニール温度８７０℃、アニール時間３０ｈでア
ニールすることにより、超電導領域５が一部に形成され
た単結晶体１を示す。
の製造工程を示す断面図である。図６は第１実施例と同
様の方法でＢｉ−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体
１上に１箇所だけ膜厚０．３μｍのＣａ−Ｆ薄膜２を形
成し、アニール温度８７０℃、アニール時間３０ｈでア
ニールすることにより、超電導領域５が一部に形成され
た単結晶体１を示す。
【００３２】この単結晶体１の表面をＡｒイオンエッチ
ングで軽くエッチングした後、図７に示すように絶縁膜
７としてＭｇＯ膜をリフトオフ法により４０〜８０Å形
成する。Ａｒイオンエッチングはアルゴンガスを１０ｓ
ｃｃｍ、酸素ガスを１７ｓｃｃｍ供給して圧力３．４×
１０-4Ｔｏｒｒの下で、加速電圧を２００Ｖ、供給電流
１．２ｍＡとして行う。
ングで軽くエッチングした後、図７に示すように絶縁膜
７としてＭｇＯ膜をリフトオフ法により４０〜８０Å形
成する。Ａｒイオンエッチングはアルゴンガスを１０ｓ
ｃｃｍ、酸素ガスを１７ｓｃｃｍ供給して圧力３．４×
１０-4Ｔｏｒｒの下で、加速電圧を２００Ｖ、供給電流
１．２ｍＡとして行う。
【００３３】 その後、図８に示すように、この絶縁膜
７の上に、エミッタ電極となるＢｉ−Ｓｒ−Ｃａ−Ｃｕ
−Ｏ（ＢＳＣＣＯ）超電導体８とベース電極となるＢｉ
−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体９をＲ
Ｆスパッタリング法により形成する。このＲＦスパッタ
リングは、Ｂｉ2.3Ｓｒ2Ｃｕ3.5Ｏxの焼結ターゲットを
用い、ベルジャ内に純度９９．９９９５％のアルゴンガ
スと純度９９．９９９％の酸素ガスを比１：１の割合で
８×１０-3Ｔｏｒｒの圧力で供給するとともに単結晶体
１および絶縁膜７を６００℃として、スパッタ成膜速度
を１Å／ｓｅｃとした。
７の上に、エミッタ電極となるＢｉ−Ｓｒ−Ｃａ−Ｃｕ
−Ｏ（ＢＳＣＣＯ）超電導体８とベース電極となるＢｉ
−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体９をＲ
Ｆスパッタリング法により形成する。このＲＦスパッタ
リングは、Ｂｉ2.3Ｓｒ2Ｃｕ3.5Ｏxの焼結ターゲットを
用い、ベルジャ内に純度９９．９９９５％のアルゴンガ
スと純度９９．９９９％の酸素ガスを比１：１の割合で
８×１０-3Ｔｏｒｒの圧力で供給するとともに単結晶体
１および絶縁膜７を６００℃として、スパッタ成膜速度
を１Å／ｓｅｃとした。
【００３４】また、母体となる単結晶体１の裏面にコレ
クタ電極となる金属膜１０を設ける。この金属膜１０と
しては、Ａｕ、Ａｇ、Ｐｔ、Ｃｒ等を用いることがで
き、この実施例ではＡｕ膜を抵抗加熱法により１μｍの
厚みに形成する。
クタ電極となる金属膜１０を設ける。この金属膜１０と
しては、Ａｕ、Ａｇ、Ｐｔ、Ｃｒ等を用いることがで
き、この実施例ではＡｕ膜を抵抗加熱法により１μｍの
厚みに形成する。
【００３５】このようにして、超電導ベーストランジス
タが構成され、エミツタ電極であるＢｉ−Ｓｒ−Ｃａ−
Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体８とベース電極である
Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体９
とは、超電導体／絶縁体／超電導体を構成し、コレクタ
であるＢｉ−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体１が
ベース電極であるＢＳＣＣＯ超電導体９に接合されてい
る。したがって、エミツタから準粒子がベースに注入さ
れ、コレクタから引き出されることになり、トランジス
タ動作が行われることになる。
タが構成され、エミツタ電極であるＢｉ−Ｓｒ−Ｃａ−
Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体８とベース電極である
Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電導体９
とは、超電導体／絶縁体／超電導体を構成し、コレクタ
であるＢｉ−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体１が
ベース電極であるＢＳＣＣＯ超電導体９に接合されてい
る。したがって、エミツタから準粒子がベースに注入さ
れ、コレクタから引き出されることになり、トランジス
タ動作が行われることになる。
【００３６】（第３実施例）この実施例は第１実施例で
得られる超電導体と半導体の接合を利用して、超電導電
界効果型トランジスタ（ＦＥＴ）を形成するものであ
る。
得られる超電導体と半導体の接合を利用して、超電導電
界効果型トランジスタ（ＦＥＴ）を形成するものであ
る。
【００３７】図９〜図１２は、超電導ＦＥＴの製造工程
を示す断面図である。図９は、第１実施例と同様にＢｉ
−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体１上に２箇所分
離してＣａ−Ｆ薄膜２、３を形成した状態を示す。Ｂｉ
−Ｓｒ−Ｃｕ−Ｏ単結晶体１は第１実施例で得たものと
同じである。Ｃａ−Ｆ薄膜２、３の形成方法は第１実施
例と同じであるが、膜厚は０．１〜０．２μｍとし、両
薄膜２、３をその微小間隔が０．１〜２．０μｍになる
ように微細にパターニングする。また熱処理条件は、一
方のＣａ−Ｆ薄膜２からの元素Ｃａが取り込まれて形成
されるＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ超電導領域５と、他
方のＣａ−Ｆ薄膜３からの元素Ｃａが取り込まれて形成
されるＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電
導領域６とが単結晶体１内でつながる条件の一歩手前の
条件を求める必要がある。この実施例では、Ｃａ−Ｆ薄
膜２、３の膜厚を０．２μｍ、両薄膜２、３の微小間隔
２μｍとし、熱処理条件を８６０℃で１０時間として、
図１０に示すＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ超電導領域
５、６を形成した。
を示す断面図である。図９は、第１実施例と同様にＢｉ
−Ｓｒ−Ｃｕ−Ｏ（ＢＳＣＯ）単結晶体１上に２箇所分
離してＣａ−Ｆ薄膜２、３を形成した状態を示す。Ｂｉ
−Ｓｒ−Ｃｕ−Ｏ単結晶体１は第１実施例で得たものと
同じである。Ｃａ−Ｆ薄膜２、３の形成方法は第１実施
例と同じであるが、膜厚は０．１〜０．２μｍとし、両
薄膜２、３をその微小間隔が０．１〜２．０μｍになる
ように微細にパターニングする。また熱処理条件は、一
方のＣａ−Ｆ薄膜２からの元素Ｃａが取り込まれて形成
されるＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ超電導領域５と、他
方のＣａ−Ｆ薄膜３からの元素Ｃａが取り込まれて形成
されるＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ（ＢＳＣＣＯ）超電
導領域６とが単結晶体１内でつながる条件の一歩手前の
条件を求める必要がある。この実施例では、Ｃａ−Ｆ薄
膜２、３の膜厚を０．２μｍ、両薄膜２、３の微小間隔
２μｍとし、熱処理条件を８６０℃で１０時間として、
図１０に示すＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ超電導領域
５、６を形成した。
【００３８】この超電導領域５と６を有する単結晶体１
の表面をＡｒイオンエッチングで前述と同様に軽くエッ
チングした後、図１１に示すように絶縁膜１２としての
ＭｇＯ膜を電子ビーム蒸着法を用いてリフトオフ法によ
り２０００〜８０００Å形成する。また、ゲート絶縁膜
となる絶縁膜１３としてのＭｇＯ膜を新たに同じく電子
ビーム蒸着法を用いてリフトオフ法により３０〜１５０
Å形成する。
の表面をＡｒイオンエッチングで前述と同様に軽くエッ
チングした後、図１１に示すように絶縁膜１２としての
ＭｇＯ膜を電子ビーム蒸着法を用いてリフトオフ法によ
り２０００〜８０００Å形成する。また、ゲート絶縁膜
となる絶縁膜１３としてのＭｇＯ膜を新たに同じく電子
ビーム蒸着法を用いてリフトオフ法により３０〜１５０
Å形成する。
【００３９】次に、ソース、ドレインおよびゲートとな
る各電極を、図１２に示すようにＡｕ，Ｐｔ、Ｔｉまた
はＡｇ等で形成する。この実施例ではＡｕを蒸着により
ソース電極１４、ドレイン電極１５及びゲート電極１６
を形成した。両超電導領域５と６の間のチャンネル部１
７はＢｉ−Ｓｒ−Ｃｕ−Ｏの単結晶であり、ソース電極
１４およびドレイン電極１５はＢｉ−Ｓｒ−Ｃａ−Ｃｕ
−Ｏ超電導領域５、６に設けられているので、全体とし
てＦＥＴの動作をする。
る各電極を、図１２に示すようにＡｕ，Ｐｔ、Ｔｉまた
はＡｇ等で形成する。この実施例ではＡｕを蒸着により
ソース電極１４、ドレイン電極１５及びゲート電極１６
を形成した。両超電導領域５と６の間のチャンネル部１
７はＢｉ−Ｓｒ−Ｃｕ−Ｏの単結晶であり、ソース電極
１４およびドレイン電極１５はＢｉ−Ｓｒ−Ｃａ−Ｃｕ
−Ｏ超電導領域５、６に設けられているので、全体とし
てＦＥＴの動作をする。
【００４０】Ｂｉ系超電導体のコヒーレンス長は比較的
短いが、ｃ軸方向よりａｂ軸方向のコヒーレンス長が長
いため、このＦＥＴはａｂ軸方向のキャリアの移動を利
用することができる。また、同一組成系で形成されるた
め、Ｂｉ−Ｓｒ−Ｃｕ−Ｏ単結晶体１およびＢｉ−Ｓｒ
−Ｃａ−Ｃｕ−Ｏ超電導領域１０、１１との界面が良好
である。さらに、Ｃａ−Ｆ薄膜５、６からの元素Ｃａの
Ｂｉ−Ｓｒ−Ｃｕ−０単結晶体１内の横方向の拡散を利
用することができるので、ソースとドレインの間隔をパ
ターニングすることよりも微細に制御することができ
る。
短いが、ｃ軸方向よりａｂ軸方向のコヒーレンス長が長
いため、このＦＥＴはａｂ軸方向のキャリアの移動を利
用することができる。また、同一組成系で形成されるた
め、Ｂｉ−Ｓｒ−Ｃｕ−Ｏ単結晶体１およびＢｉ−Ｓｒ
−Ｃａ−Ｃｕ−Ｏ超電導領域１０、１１との界面が良好
である。さらに、Ｃａ−Ｆ薄膜５、６からの元素Ｃａの
Ｂｉ−Ｓｒ−Ｃｕ−０単結晶体１内の横方向の拡散を利
用することができるので、ソースとドレインの間隔をパ
ターニングすることよりも微細に制御することができ
る。
【００４１】
【発明の効果】この発明によれば、ＢＳＣＯ単結晶表面
に適した量のＣａを導入でき、良質のＢＳＣＣＯ超電導
領域が形成できる。最適のアニール条件により表面平坦
性が良く、ＢＳＣＣＯ超電導領域が均等につながった形
で得られる。
に適した量のＣａを導入でき、良質のＢＳＣＣＯ超電導
領域が形成できる。最適のアニール条件により表面平坦
性が良く、ＢＳＣＣＯ超電導領域が均等につながった形
で得られる。
【００４２】また、単結晶体と超電導体が同一組成系で
形成されるためそれぞれの界面を良好にすることができ
る。
形成されるためそれぞれの界面を良好にすることができ
る。
【図１】この発明の第１実施例による超電導体形成方法
を示す工程図である。
を示す工程図である。
【図２】臨界温度のＣａ−Ｆ膜厚依存性を示すグラフで
ある。
ある。
【図３】ＢＳＣＣＯ超電導領域が得られるアニール条件
を示すグラフである。
を示すグラフである。
【図４】ＢＳＣＣＯ超電導領域のＸ線回折パターンを示
すグラフである。
すグラフである。
【図５】Ｃａが拡散された領域の抵抗温度特性を示すグ
ラフである。
ラフである。
【図６】この発明の第２実施例による超電導ベーストラ
ンジスタの製造工程を示す工程図である。
ンジスタの製造工程を示す工程図である。
【図７】この発明の第２実施例による超電導ベーストラ
ンジスタの製造工程を示す工程図である。
ンジスタの製造工程を示す工程図である。
【図８】この発明の第２実施例による超電導ベーストラ
ンジスタの製造工程を示す工程図である。
ンジスタの製造工程を示す工程図である。
【図９】この発明の第３実施例による超電導ＦＥＴの製
造工程を示す工程図である。
造工程を示す工程図である。
【図１０】この発明の第３実施例による超電導ＦＥＴの
製造工程を示す工程図である。
製造工程を示す工程図である。
【図１１】この発明の第３実施例による超電導ＦＥＴの
製造工程を示す工程図である。
製造工程を示す工程図である。
【図１２】この発明の第３実施例による超電導ＦＥＴの
製造工程を示す工程図である。
製造工程を示す工程図である。
【図１３】従来の超電導トランジスタを示す断面図であ
る。
る。
【図１４】従来の超電導トランジスタを示す断面図であ
る。
る。
１ ＢＳＣＯ単結晶体 ２ Ｃａ−Ｆ膜 ３ Ｃａ−Ｆ膜 ４ ＢＳＣＣＯ超電導領域 ５ ＢＳＣＣＯ超電導領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−194668（ＪＰ，Ａ) 特開 平２−259078（ＪＰ，Ａ) 特開 平２−194569（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 39/22 H01L 39/24 H01L 39/00
Claims (4)
- 【請求項１】 ＢＳＣＯ単結晶体上にＣａ−Ｆ膜を形成
し、アニールすることによりＢＳＣＣＯ超電導領域を形
成する超電導体の形成方法であって、前記Ｃａ−Ｆ膜層
の膜厚を０．１μｍ〜３μｍとしたことを特徴とする超
電導体の形成方法。 - 【請求項２】 アニール温度を８４０〜８８０℃とする
ことを特徴とする請求項１記載の超電導体の形成方法。 - 【請求項３】 アニール温度を８６０〜８７０℃、アニ
ール時間を２０〜４５時間とすることを特徴とする請求
項１記載の超電導体の形成方法。 - 【請求項４】 請求項１ないし３のいずれかによって、
ＢＳＣＯ単結晶体中に得られるＢＳＣＣＯ超電導領域を
備えた超電導素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058240A JP2944238B2 (ja) | 1991-02-27 | 1991-02-27 | 超電導体の形成方法および超電導素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058240A JP2944238B2 (ja) | 1991-02-27 | 1991-02-27 | 超電導体の形成方法および超電導素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273178A JPH04273178A (ja) | 1992-09-29 |
| JP2944238B2 true JP2944238B2 (ja) | 1999-08-30 |
Family
ID=13078582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058240A Expired - Fee Related JP2944238B2 (ja) | 1991-02-27 | 1991-02-27 | 超電導体の形成方法および超電導素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944238B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5065625B2 (ja) * | 1997-10-30 | 2012-11-07 | 住友電気工業株式会社 | ＧａＮ単結晶基板の製造方法 |
-
1991
- 1991-02-27 JP JP3058240A patent/JP2944238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273178A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2907832B2 (ja) | 超電導デバイス及びその製造方法 | |
| US5051396A (en) | Method of manufacturing superconducting patterns by adding impurities | |
| US6541789B1 (en) | High temperature superconductor Josephson junction element and manufacturing method for the same | |
| JPH0577347B2 (ja) | ||
| US5401716A (en) | Method for manufacturing superconducting patterns | |
| JP2944238B2 (ja) | 超電導体の形成方法および超電導素子 | |
| JP3015408B2 (ja) | 超電導トランジスタの製造方法 | |
| JP2950958B2 (ja) | 超電導素子の製造方法 | |
| EP0491496B1 (en) | Article comprising a superconductor/insulator layer structure, and method of making the article | |
| Sanders et al. | Evidence for tunneling and magnetic scattering at in situ YBCO/noble-metal interfaces | |
| JP3216089B2 (ja) | 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ | |
| JP3186035B2 (ja) | 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター | |
| JP2515947B2 (ja) | 超電導素子 | |
| JP2899287B2 (ja) | ジョセフソン素子 | |
| JP2907831B2 (ja) | ジョセフソン素子 | |
| JPH02194667A (ja) | 超伝導トランジスタおよびその製造方法 | |
| JP2650188B2 (ja) | 超伝導体と半導体の電気的接触の形成方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP3076503B2 (ja) | 超電導素子およびその製造方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP3379533B2 (ja) | 超電導デバイスの製造方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |