JP2940935B2

JP2940935B2 - 光検出増幅器

Info

Publication number: JP2940935B2
Application number: JP1140093A
Authority: JP
Inventors: 佳照新田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1999-08-25
Anticipated expiration: 2014-08-25
Also published as: JPH034607A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、例えばカメラやビデオカメラなどの自動
露出装置やその他の各種の光学的測定装置等に応用され
るもので、周囲の光量を検知し、その光量を増幅して電
気信号に変換し出力するように構成された光検出増幅器
に関するものである。

（従来の技術）一般に、光センサーの出力を電界効果トランジスタ
（FET）により増幅する場合に十分な利得を得るために
は、上記電界効果トランジスタのゲート・ドレイン間
に、動作点が直線部のほぼ中央に移るように所定の直流
の電圧、つまり、バイアス電圧を印加する必要があり、
このバイアス電圧を維持するために、従来ではコンデン
サを用いて光センサーと電界効果トランジスタのゲート
とを結合していた。

第10図は従来の光検出増幅器の回路図で、同図（Ａ）
は電圧信号を出力する電圧モードの回路を示し、同図
（Ｂ）は電流信号を出力する電流モードの回路を示す。
これら各図において、１は光センサー、２は電界効果ト
ランジスタ、R1、R2は分圧抵抗、ＲLはソース抵抗、Vcc
は電源電圧であり、電圧モードおよび電流モードのいず
れの場合も、バイアス電圧V_BEは、となる。従って、光センサー１とトランジスタ２のゲー
トとを、コンデンサを用いないで直結すると、バイアス
電圧V_BEは光センサー１の内部抵抗により左右され、起
電力の変動（受光量の変動）にともなつて大きく変動
し、その結果、動作点に異常を発生して一定の出力特性
が得られなくなる。

そこで、バイアス電圧V_BEを維持し、光センサー１の
起電力の変動にかかわらず、出力特性を一定にするため
にはコンデンサＣが必要であり、このコンデンサＣを介
して光センサー１とトランジスタ２のゲートとを結合す
る、いわゆるCR結合増幅回路が採用されていたのであ
る。

（発明が解決しようとする課題）以上のように構成された従来の光検出増幅器による場
合は、光センサーとトランジスタのゲートとの間にカツ
プリングコンデンサを使用しているために、交流信号に
対しては抵抗が小さくて所定通りの増幅作用が得られる
ものの、直流信号に対してはコンデンサが充電機能を発
揮するに過ぎず、光センサーによる直流信号の増幅作用
を得ることができなかつた。

また、上記のようなカツプリングコンデンサの存在に
より、トランジスタを非晶質シリコン半導体の成膜技術
の応用によって薄膜化、低コスト化できるとしても、こ
の薄膜トランジスタに対してコンデンサ及び光センサー
は外付けの構成としなければならない。それ故に、光セ
ンサーとトランジスタとを同一の基板上に集積一体化し
て形成することができず、全体として製造工程および回
路構成が複雑になり、コスト的にも高価になる欠点があ
つた。

特に、電流モードの出力を得る光検出増幅器において
は、照度の変化によつて光センサーの出力レベルが数桁
以上に亘つて変化するために、例えばカメラ等に該光検
出増幅器を組込み使用する場合、その出力を対数圧縮す
るlog変換回路、即ち、対数増幅回路を組合せることが
必要となる。このような対数増幅回路は、構成が非常に
複雑で、コストをより一層高める。一方、電圧モードで
使用した場合、小信号入力時、つまり低照度側での直線
性が悪い欠点を有している。

この発明は上記実情に鑑みてなされたもので、光セン
サーによる直流信号をも増幅できるばかりでなく、全体
を１つの基板上に集積一体化して、小形で、かつ低コス
ト化を実現できる光検出増幅器を提供することを目的と
する。

また、この発明のもう１つの目的は、電圧モードの場
合、直線性の良い対数圧縮出力が得られるようにする点
にある。

（課題を解決するための手段）上記目的を達成するために、この発明に係る光検出増
幅器は、透明基板上に、透明電極、Ｐ−Ｉ−Ｎ接合の非
晶質半導体層及び耐熱性金属を順次積層して光センサー
部を形成し、この光センサー部に近接し、且つ遮光膜が
形成された同一透明基板上に、ゲート電極、絶縁膜、Ｉ
−Ｎ接合の非晶質半導体層及び互いに噛合する櫛形状の
ソース・ドレイン電極を順次積層して薄膜トランジスタ
を形成し、この薄膜トランジスタのゲート電極と前記光
センサー部の透明電極とが接続されていることを特徴と
する。

また、上記構成の光検出増幅器において、光センサー
部及び薄膜トランジスタに近接し、且つ遮光膜が形成さ
れた同一透明基板上に、Ｉ型非晶質半導体層及び金属電
極を順次積層して分圧抵抗部およびソース抵抗部を形成
し、上記分圧抵抗部と薄膜トランジスタのゲート電極と
の間に上記光センサー部を接続させている。

さらに、請求項３に記載された発明に係る光検出増幅
器は、上記薄膜トランジスタを同一の基板上に複数段に
ダーリントン接続して形成し、そのうち初段の薄膜トラ
ンジスタにより、光センサー部の電圧出力の非直線性を
補正するように構成したことを特徴とする。

（作用）この発明によれば、薄膜トランジスタのゲート電極に
光センサー部を電気的に直結した構成とすることによ
り、コンデンサを使用しないで、光センサー部による検
出信号の直流信号をも増幅して出力することができると
ともに、カツプリングコンデンサーが不要であるから、
光センサーを外付けする必要がなく、光センサー部及び
薄膜トランジスタを同一の基板上に非晶質半導体を用い
た成膜技術により容易に集積一体化することができる。

また、バイアス電圧印加用の分圧抵抗部およびソース
抵抗部についても、非晶質半導体の成膜技術により、上
記光センサー部及びトランジスタと同一の基板上に積層
形成することにより、ワンチツプデバイスの光検出増幅
器を得ることができる。

さらに、複数段の薄膜トランジスタを非晶質半導体の
成膜技術により同一の基板上にダーリントン接続して形
成し、そのうち初段の薄膜トランジスタにより光センサ
ー部の電圧出力の非直線性を補正するように構成するこ
とにより、この薄膜トランジスタの増幅率を適当に設定
することで、その利得の非直線性を利用して直線性の良
い対数圧縮出力を得ることができる。

（実施例）以下、この発明の一実施例を図面に基づいて説明す
る。

第１図はこの発明の電圧モードの光検出増幅器全体の
外観平面図を示し、第２図乃至第４図は第１図のII−II
線、III−III線及びIV−IV線での断面構造を示す。

第１図において、Ｓは光センサー部、Trは薄膜トラン
ジスタ、R1、R2はバイアス電圧印加用の分圧抵抗部、Ｒ
Lはソース抵抗部、Ｔ（Ｖ）は入力端子部、Ｔ（Ｏ）は
出力端子部、Ｔ（GND）は接地端子部であり、これら各
素子は第２図乃至第４図で示したように、ガラスなどの
同一の耐熱性透明基板10上に夫々形成されている。

また、上記透明基板10上の全面には金属膜や顔料を含
有した樹脂などの遮光膜11および上記素子を絶縁するた
めの酸化シリコン（SiO₂）や窒化シリコン（SiN₄）など
からなる絶縁膜12が形成されており、上記遮光膜11のう
ち、光センサー部Ｓの形成領域のみエツヂング手法など
により除去して、光入射窓13を形成している。

上記光入射窓13に対応する絶縁膜12上に、第２図で明
示されているように、酸化錫（SnO₂）やITO（酸化イン
ジウム・錫）などからなる透明電極14を熱分解法や電子
ビーム法、スパツタリング法などにより500〜2000Åの
膜厚に被着するとともに、この透明電極14の上にＰ−Ｉ
−Ｎ接合した非晶質シリコン半導体層15を被着し、さら
に、この非晶質シリコン半導体層15の上にアルミニウム
（Al）やニツケル（Ni）、クロム（Cr）、チタン（Ti）
などの耐熱性金属電極16を被着することによつて、上記
光センサー部Ｓが形成されている。

この光センサー部Ｓにおける上記非晶質シリコン半導
体層15は、シラン、ジシランなどのシリコン化合物ガス
と水素などのキヤリヤガスとが所定比に混合された反応
成膜ガスをグロー放電で分解するプラズマCVD法や光CVD
法等で成膜されるもので、Ｐ層は上述の反応成膜ガスに
シボラン（B₂H₆）などのＰ型ドーピングガスを混入した
反応ガスで、100〜500Åの膜厚に形成され、Ｉ層はその
上にノンドープの反応成膜ガスで、0.3〜２μｍの膜厚
に形成され、Ｎ層はさらにその上に上述の反応成膜ガス
にフオスフインなどのＮ型ドーピングガスを混入した反
応ガスで、500Å前後の膜厚に形成されている。

上記薄膜トランジスタTrは、第３図で明示されている
ように、上記透明基板10上に形成した遮光膜11および絶
縁膜12上に、上記光センサー部Ｓにおける透明電極14と
同一の成膜条件でゲート電極17を被着するとともに、こ
のゲート電極17上に酸化シリコン（SiO₂）や窒化シリコ
ン（SiN₄）などからなる絶縁薄膜18をプラズマCVD法な
どにより、500〜2000Åの膜厚に被着し、この絶縁薄膜1
8の上にＩ−Ｎ接合した非晶質シリコン半導体層19を被
着し、さらに、この非晶質シリコン半導体層19上に櫛型
状のソース電極20およびドレイン電極21からなる能動素
子を１μｍの厚さに形成することにより、構成されてい
る。

この薄膜トランジスタTrにおける上記非晶質シリコン
半導体層19は、ゲート電極17への印加電圧に応じてソー
ス電極20およびドレイン電極21間にチヤンネルを形成す
るものであつて、Ｉ層はシラン、ジシランなどのシリコ
ン化合物ガスと水素などのキヤリアガスとが所定比に混
合されたノンドープの反応成膜ガスをプラズマCVD法や
光CVD法等により、500〜1000Åの膜厚に形成され、Ｎ層
はその上に上述の反応成膜ガスにフオスフインなどのＮ
型ドーピングガスを混入した反応ガスで、200〜500Åの
膜厚に形成されている。

また、ソース電極20およびドレイン電極21は、上記非
晶質シリコン半導体19上に、ニツケル（Ni）、アルミニ
ウム（Al）、チタン（Ti）、クロム（Cr）などの金属膜
を真空蒸着法やスパツタソング法等で被着した後、フオ
トリソグラフイーやレジスト・エツチング処理などによ
り所定の櫛型形状にパターン化される。即ち、ゲート電
極17に印加される電圧に応じて非晶質シリコン半導体層
19内にチヤンネルが形成され、ソース電極20およびドレ
イン電極21の互いに噛み合つた対向部分に電子が移動す
るように構成されている。

また、分圧抵抗部R1、R2及びソース抵抗部ＲLは、第
４図及び第３図に明示されているように、上記絶縁膜12
上に、Ｉ型層のみを有する非晶質シリコン半導体層22を
被着するともに、その上に、上記薄膜トランジスタTrに
おける能動素子と同様に、ニツケル（Ni）、アルミニウ
ム（Al）、チタン（Ti）、クロム（Cr）などの金属膜を
被着した後、フオトリソグラフイーやレジスト・エツチ
ング処理などにより所定の櫛型形状にパターン化された
電極23を形成することにより、構成されている。

以上の各素子から成る光検出増幅器において、各素子
間の電気的な接続は電極17、20、21及び23のパターン化
によつて、第５図（Ａ）の等価回路図で示すように行な
われ、光センサー部Ｓは薄膜トランジスタTrのゲート電
極17と分圧抵抗部R1、R2の接続点との間に亘つて直結さ
れている。

なお、第１図乃至第４図において、24は上記した各端
子部Ｔ（Ｖ）、Ｔ（Ｏ）、Ｔ（GND）を除く全ての部分
を被覆するように形成した絶縁保護膜である。

上記構成の光検出増幅器によれば、透明基板10および
光入射窓13を通じて、透明電極14側から光が照射される
と、その光は透明電極14を経て非晶質シリコン半導体層
15に到達し、この非晶質シリコン半導体層15の分光感度
に応じてＩ層からキヤリアが発生される。そして、この
Ｉ層を挟むＰ層及びＮ層との界面の電界により、キヤリ
アがＰ層及びＮ層に収集され、金属電極16と透明電極14
との間から光起電力が導出される。

この光起電力は薄膜トランジスタTrのゲート電極17に
印加され、このゲート電極17への印加電圧に応じて、薄
膜トランジスタTrの非晶質シリコン半導体層19内にチヤ
ンネルが形成され、ソース電極20およびドレイン電極21
の互いに噛み合つた対向部分に電子が移動する。このと
き、上記薄膜トランジスタTrのゲート電極17に印加され
るところの光センサー部Ｓによる光起電力に、分圧抵抗
部R1、R2を通して一定のバイアス電圧を重畳することに
より、動作点を移行させて第６図で示すような出力特性
が得られ、入力光量を十分に大きく増幅した出力が得ら
れる。

ところで、上記構成の光検出増幅器は、光センサー部
Ｓを薄膜トランジスタTrのゲート電極17にカツプリング
コンデンサを使用しないで直流的に直結しているので、
光センサー部Ｓによる検出信号の直流信号をも増幅する
ことができるとともに、上述したように、非晶質シリコ
ン半導体の成膜技術を利用して、光センサー部Ｓと薄膜
トランジスタTrとを１つの基板上に集積一体化すること
が非常に容易となり、全体として小形で、かつ低コスト
の光検出増幅器を得ることができる。

第５図（Ｂ）は電流モードの光検出増幅器の等価回路
図を示し、この場合の具体的構造の図示は省略するが、
第１図乃至第４図で示す絶縁膜12上に、Ｉ型層のみを有
する非晶質シリコン半導体層を被着し、その上にニツケ
ル（Ni）、アルミニウム（Al）、チタン（Ti）、クロム
（Cr）などにより櫛型の金属電極を形成してなる抵抗部
Ｒを付加し、この抵抗部Ｒを光センサー部Ｓに対して並
列に接続すれば良い。

第７図はこの発明の別の実施例における電圧モードの
光検出増幅器の等価回路図を示し、この実施例では、ゲ
ート電極、絶縁薄膜、Ｉ−Ｎ接合した非晶質シリコン半
導体層を基板上に順次積層し、かつ、その非晶質シリコ
ン半導体層上に櫛型状のソース電極及びドレイン電極を
形成してなる薄膜トランジスタの２つTr1、Tr2をダーリ
ントン接続するとともに、初段の薄膜トランジスタTr1
のゲート電極と、Ｉ型層を有する非晶質シリコン半導体
層及び金属電極を上記と同一の基板上に積層してなる分
圧抵抗部R1、R2の接続点との間に、透明電極、Ｐ−Ｉ−
Ｎ接合した非晶質シリコン半導体層及び耐熱性金属電極
を上記と同一の基板上に積層してなる光センサー部Ｓを
直結し、かつ上記２つの薄膜トランジスタTr1、Tr2のド
レイン電極側に夫々Ｉ型層を有する非晶質シリコン半導
体層及び金属電極を上記と同一の基板上に積層してなる
安定化抵抗R 1、R 2をパターニングによって接続したも
のである。

第８図は、上記第７図で示す回路構成の光検出増幅器
の動作を、信号の流れに沿って示した概略フロー図であ
り、光センサー部Ｓに光が照射されたとき、この光セン
サー部Ｓの開放端には、照度（Lux）の変化に対応して
第９図（Ａ）で示すように、対数圧縮された電圧（Vo
c）が出力される。この出力電圧（Voc）は、特に低照度
側において直線性をもたず、上向きのカーブを描くよう
に歪んでいる。

つぎに、このような光センサー部Ｓの非直線性の出力
電圧（Voc）が初段の薄膜トランジスタTr1のゲート電極
に印加されることにより、その電圧（Voc）が増幅され
るが、このとき、初段の薄膜トランジスタTr1のゲート
電圧（Ｖ）に対する増幅率（Ｌ）、つまり利得特性は第
９図（Ｂ）に示すように、上記光センサー部Ｓの出力電
圧（Voc）に対して逆向きに歪んた非直線性を有してい
る。この点に注目して、上記初段の薄膜トランジスタTr
1の増幅率（Ｌ）の使用範囲（ｌ）を、上記光センサー
部Ｓの開放端の出力電圧（Voc）に対応させて適当に設
定することにより、上記出力電圧（Voc）の非直線性を
補正して直線性の良い対数出力が得られることになる。

つづいて、上記の直線性の良い出力電圧に直流成分を
重畳させて二段目の薄膜トランジスタTr2のゲート電極
に印加することによって、上記電圧を必要電圧にまで増
幅して出力することができる。

上記のような動作特性を有する第７図の回路構成の光
検出増幅器においても、光センサー部Ｓ、２つの薄膜ト
ランジスタTr1、Tr2、抵抗部R1,R2,RL,R 1,R 2の全てが
非晶質シリコン半導体層の成膜技術により同一の基板上
に集積化されたワンチップデバイスであるが、その具体
的な製造方法及び構造は素子数が増加するのみで、第１
図乃至第４図で示す実施例とほぼ同様であるため、図示
および説明を省略する。

尚、上記各実施例において、非晶質シリコン半導体層
を、例えばアルゴンレーザー光などのエネルギー注入に
より結晶構造に変換して使用しても良い。

（発明の効果）以上のように、この発明によれば、カップリングコン
デンサを用いないで、光センサー部を薄膜トランジスタ
のゲート電極に直流的に直結することにより、光センサ
ー部による検出直流信号をも増幅して出力することがで
き、これによって、光検出増幅器の感度特性を向上する
ことができ、その用途の拡大を図ることができる。

しかも、光センサー部を外付けする必要がないため、
この光センサー部と薄膜トランジスタを、成膜技術を応
用して同一の基板上に容易に集積一体化することがで
き、従って、上述のように感度特性や対ノイズに優れた
光検出増幅器の小型化並びに製造コストの低減化を実現
することができるといった効果を奏する。

特に、抵抗部をも同一の基板上に集積一体化すること
により、光検出増幅器全体のワンチップデバイス化が可
能で、この種、光検出増幅器を組込み使用する機器の小
型化、低コスト化にも寄与する効果を奏する。

また、薄膜トランジスタを同一の基板上に複数段にダ
ーリントン接続して形成し、初段の薄膜トランジスタに
より光センサー部の出力電圧の非直線性を補正するよう
に構成することによって、小型かつ低コストの光検出増
幅器における対数圧縮出力を直線性の良いものとできる
効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る光検出増幅器の一実施例を示す
平面図、第２図は第１図II−II線に沿った縦断面図、第
３図は第１図III−III線に沿った縦断面図、第４図は第
１図IV−IV線に沿った縦断面図、第５図（Ａ），（Ｂ）
は第１図乃至第４図で示すものの等価回路図、第６図は
増幅特性図、第７図はこの発明の別の実施例における光
検出増幅器の等価回路図、第８図は第７図で示す光検出
増幅器の動作を説明する概略フロー図、第９図（Ａ），
（Ｂ）は第７図で示す光検出増幅器の各部の動作特性
図、第10図（Ａ），（Ｂ）は従来の光検出増幅器の回路
図である。 10……透明基板、11……遮光膜、14……透明電極、15,1
9,22……非晶質シリコン半導体層、16,23……金属電
極、17……ゲート電極、18……絶縁薄膜、20……ソース
電極、21……ドレイン電極、Ｓ……光センサー部、Tr…
…薄膜トランジスタ、R1,R2,RL……抵抗部。

Claims

(57)【特許請求の範囲】

【請求項１】透明基板上に、透明電極、Ｐ−Ｉ−Ｎ接合
の非晶質半導体層及び耐熱性金属を順次積層して光セン
サー部を形成し、この光センサー部に近接し、且つ遮光
膜が形成された同一透明基板上に、ゲート電極、絶縁
膜、Ｉ−Ｎ接合の非晶質半導体層及び互いに噛合する櫛
形状のソース・ドレイン電極を順次積層して薄膜トラン
ジスタを形成し、この薄膜トランジスタのゲート電極と
前記光センサー部の透明電極とが接続されていることを
特徴とする光検出増幅器。
【請求項２】上記光センサー部及び薄膜トランジスタに
近接し、且つ遮光膜が形成された同一透明基板上に、Ｉ
型非晶質半導体層及び金属電極を順次積層して分圧抵抗
部及びソース抵抗部を形成し、上記分圧抵抗部と薄膜ト
ランジスタのゲート電極との間に上記光センサー部を接
続させて成る請求項１記載の光検出増幅器。
【請求項３】上記薄膜トランジスタを同一の基板上に複
数段にダーリントン接続して形成し、そのうち初段の薄
膜トランジスタにより光センサー部の電圧出力の非直線
性を補正するように構成したことを特徴とする請求項１
記載の光検出増幅器。