JP2939173B2 - 光ファイバ式分布形温度センサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、温度センサに係
り、特に、光ファイバ式分布形温度センサに関するもの
である。

【０００２】

【従来の技術】光ファイバ式分布形温度センサは、光フ
ァイバ中のラマン散乱光やレーレ散乱光等の散乱光強度
が温度によって変化することを利用し、この変化を公知
のＯＴＤＲ（Optical time Domain Reflectometry)の手
法で検知することにより、光ファイバの長手方向に沿っ
た温度分布を計測するものである。

【０００３】ラマン散乱光を利用した光ファイバ式分布
形温度センサ（以下、単にラマン式温度センサと呼ぶ）
の計測概念を第７図を用い以下に説明する。

【０００４】光源からパルス光（パルス幅Ｔw,パルス周
期Ｔp)をセンサ用光ファイバに導くと、該光ファイバ内
でアンチストークス光やストークス光等の後方散乱光
（反射光）が励起され、その一部は計測装置に戻る。こ
の反射光をパルス光入射時刻をｔ＝０とし、サンプリン
グ時間間隔Ｔｓで計測すると、アンチストークス光やス
トークス光の強度の時間関数Ｉａ(t),Ｉｓ(t) がサンプ
リング時間間隔Ｔｓの関数として求まる。このとき、こ
れらの比Ｉａ(t) ／Ｉｓ(t) が純粋に温度の関数である
こと、及び光パルス入射後、光ファイバ内の距離Ｘの位
置で発生した反射光が光パルス入射端（反射光計測部）
に戻ってくるまでの時間が２×Ｘ／Ｃｏであること（Ｃ
ｏ；光ファイバ中の光速）を利用すると、光ファイバに
沿った線状の温度分布が測定できる。

【０００５】なお、反射光が計測される時間幅Ｔｒは２
×Ｌ／Ｃｏであり（Ｌ；光ファイバ長さ）、この時間は
Ｔｒ内の計測値が有効な温度分布情報を与える。

【０００６】次に、第８図を用いて、ラマン式温度セン
サの概要を説明する。

【０００７】このラマン式温度センサは、計測装置１０
とセンサ用光ファイバ２０から構成される。光源２から
パルス光をセンサ用光ファイバ２０に導くと、該光ファ
イバ内で後方散乱光（反射光）が励起され、励起された
反射光の一部は計測装置１０側に戻り、光分岐器３１、
光ファイバ２２を介して、光分岐器３２に導かれる。

【０００８】光分岐器３２で二分された反射光のうち、
光ファイバ２３ａに導かれたものは、アンチストークス
光用の光学フィルタ４ａ，受光器５ａ及び平均化処理回
路６ａで構成されるアンチストークス光用ＯＴＤＲ計測
回路３０ａに入り、この光強度からアンチストークス光
強度の時間関数Ｉa(t)が求められる。他方、光分岐器３
２で二分された後方散乱光のうち、光ファイバ２３ｓに
導かれたものは、ストークス光用の光学フィルタ４ｓ，
受光器５ｓ及び平均化処理回路６ｓで構成されるストー
クス光用ＯＴＤＲ計測回路３０ｓに入り、この光強度か
らストークス光強度の時間関数Ｉs(t)が求められる。パ
ルス光源２と平均化処理回路６ａ，６ｓの同期合せは、
トリガ回路１の同期信号によって行い、反射光のサンプ
リングは平均化処理回路６ａ，６ｓ内で、第７図に示す
一定の時間間隔Ｔｓで行われる。

【０００９】得られた時間関数Ｉa(t)及びＩs(t)を温度
分布演算回路７に入力し、Ｉa(t)／Ｉs(t)の演算を行う
ことにより、センサ用光ファイバに沿った線状温度分布
測定を行っている。

【００１０】また、平均化処理回路６は、第９図に示す
ように、Ａ／Ｄ変換回路６１、加算器６２、メモリ回路
６３、同期回路６４から構成される。平均化処理は以下
のようにして行う。

【００１１】受光器５から入力されたアナログ量をＡ／
Ｄ変換回路６１でディジタル量に変換し、そのディジタ
ル量とメモリ回路６３に記憶されたディジタル量との和
を加算器６２で行い、その結果を再び、メモリ回路６３
に記憶する。この操作をパルス周期ＴP ごとに、繰返し
行い、最終的にメモリ回路６３に記憶された値を繰返し
回数で割ると、入力情報の平均値が求まる。この平均化
処理を行うと、入力情報に含まれたノイズが除去される
ため、温度測定精度は向上する。

【００１２】また、Ａ／Ｄ変換回路６１、加算器６２、
メモリ回路６３の同期合わせは同期回路６４によって行
われている。

【００１３】このラマン式温度センサは、例えば電力ケ
ーブルに沿わせてセンサ用光ファイバを敷設することに
より、電力ケーブルの長手方向の温度分布を知ることが
でき、送電容量の制御等に利用したり、ケ−ブルの劣化
等により生じる部分的に温度の高い箇所の検知等が行な
える。また、ビルやトンネル等の火災検知用として使用
すれば、火災発生位置の標定を行うこともできる。

【００１４】

【発明が解決しようとする課題】ラマン式温度センサあ
るいはレーリ式温度センサは上述した方法で線状の温度
分布が測定できる有望な方式であり、その高機能化を図
るため温度精度や距離分解能を向上させる検討が進めら
れている。

【００１５】温度精度を向上させる為には、微弱な信号
からノイズの影響を除去するため、平均化処理回路の処
理回数を大巾に大きくしてやる必要があり、これに対応
して、平均化処理回路の処理ビット数も大きくしてやら
ねばならない。

【００１６】また、距離分解能を向上するためには、サ
ンプリング時間を短くする必要がある。

【００１７】しかし、第６図に示すように、処理ビット
数Ｎｂを大きくするほど、処理時間ｔが長くなるため、
高速形の回路素子を用いても、所要のサンプリング時間
間隔Ｔｓ内に平均化処理ができない場合が生じる。特
に、サンプリング時間間隔Ｔｓが短くなるほど、この傾
向が顕著となる。

【００１８】このような観点から、上記分布形温度セン
サでは、温度精度や距離分解能の向上を図ることは困難
とされていた。

【００１９】そこで、本発明の目的は、上記課題を解決
し、温度精度や距離分解能が高く、かつ、安価な光ファ
イバ式分布形温度センサを提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に本発明は、計測系内の光源からセンサ用光ファイバに
光パルスを入射させ、該ファイバで発生する後方散乱光
で形成される反射光を計測系に導き、これら反射光の光
強度を平均化処理装置によりサンプリングして平均化
し、そのデータから光ファイバの温度を求め、光パルス
の入射光時刻と反射光が計測系へ到達する時刻の差から
後方散乱光の発生位置を求めることにより、温度と位置
を同時計測し、該光ファイバの温度分布を計測する光フ
ァイバ式分布形温度センサにおいて、前記平均化処理装
置をＡ／Ｄ変換器とその出力を並列処理する複数組の加
算回路とで構成し、各組の加算回路の処理時間をサンプ
リング時間間隔の前記組数倍の時間内としたものであ
る。

【００２１】上記構成により、加算回路全体を複数回路
で並列処理することにより、平均化処理回路の処理ビッ
ト数を大きくしても、短いサンプリング時間間隔で、処
理可能となり、温度精度や距離分解能を顕著に向上でき
る。

【００２２】

【発明の実施の形態】以下本発明の一実施形態を添付図
面に基づいて詳述する。

【００２３】まず、本発明の参考とするために、ラマン
散乱光を利用した光ファイバ式分布形温度センサの参考
例を、第３図により説明する。

【００２４】本参考例による光ファイバ式分布形温度セ
ンサの基本概念及び構成は、第７図〜第９図に示す従来
例とほぼ同じであり、異なる点は平均化処理回路６の加
算回路600 を前段加算回路601 と後段加算回路602 に分
けたことである。

【００２５】このとき、前段加算回路601 は加算器６２
ａとメモリ６３ａで構成され、後段加算回路602 は加算
器６２ｂとメモリ６３ｂで構成される。

【００２６】次に、加算回路600 の動作について述べ
る。

【００２７】加算回路600 の機能は第９図で説明した従
来のものと同じであるが、異なる点は以下の通りであ
る。即ち、Ａ／Ｄ変換器６１でディジタル量に変換され
た値を前段加算回路601 に入力し、ここで各計測入力情
報を加算し、加算回数がある回数Ｎ0 に達すると、その
加算結果を後段加算回路602 に入力し、メモリ６３ａ内
の記憶をクリアする。後段加算回路602 は、加算回数Ｎ
0 ごとに、前段加算回路601 の加算結果が入力され、前
に記憶した値と加算して、メモリ６３ｂに入力する。こ
の操作を繰返すと、その最終結果が加算回路600 の全体
の出力となる。

【００２８】尚、加算回数Ｎ0 は一定の値と設定しても
よく、あるいは、前段加算回路６０１の加算結果が処理
ビット以上に達した段階としても良い。

【００２９】次に、前段加算回路６０１ の処理ビット
数Ｎｂの選定方法について説明する。ここでは、サンプ
リング時間間隔ＴｓをＴｓ＝２０ｎＳ、Ａ／Ｄ変換器６
１の処理ビット数を８ビット、そして後段加算回路602
の処理ビット数を３２ビットとした場合について述べ
る。

【００３０】前段加算回路601 と後段加算回路602 （以
下必要に応じ「前段」「後段」という）の処理時間をｔ
a 、ｔb とし、それぞれの処理許容時間をＴａ，Ｔｂと
する。

【００３１】前段の処理時間ｔa は、その処理ビット数
Ｎｂの数に応じて直線的に増加するので、その比例定数
（傾き）をｂと置き、Ｎｂ＝０のときの遅れを定数ａと
すると、前段の処理時間ｔa は次式で表わされる。

【００３２】ｔa ＝ａ＋ｂ・Ｎｂ また、後段の処理時間ｔb は、求めるＮｂとは無関係で
あるから、これを定数ｔb0と置く。

【００３３】ｔb ＝ｔb0 次に、前段の処理はサンプリング時間間隔Ｔｓ（２０ｎ
Ｓ）内でのみ可能であるから、その前段の処理許容時間
Ｔａはサンプリング時間間隔Ｔｓで定まる。

【００３４】Ｔａ＝Ｔｓ また、後段の処理許容時間Ｔｂは、前段のメモリ６３ａ
が最大になるまで後段を動作させる必要がないことを考
慮すれば、サンプリング時間間隔Ｔｓに対して次の関係
に立つ。

【００３５】Ｔｂ＝Ｔｓ・２^Nb-8 このように後段の処理許容時間Ｔｂが前段の処理許容時
間Ｔａより長くなるのは、前段のメモリ６３ｂが最大に
なるまで後段を動作させる必要がないので、その最小時
間は，Ａ／Ｄ変換器６１への入力が毎回最大値（８ビッ
ト）となったときに定まり、その比は２^Nb／２⁸ ＝２
^Nb-8となるからである。

【００３６】考慮すべき点は、後段加算回路602 の処理
許容時間Ｔｂは比較的長いので、前段加算回路601 の処
理ビット数をＮｂを少なくすることが有利であること、
更には、その使用する素子に高速の素子を使用しないで
済むような工夫である。

【００３７】ここで、前段と後段のそれぞれの処理時間
ｔa ，ｔb と処理許容時間Ｔａ，Ｔｂとの比をとり、そ
れぞれを前段処理適性指数ｋａ，後段処理適性指数ｋｂ
と置くと、 ｋａ＝ｔa ／Ｔａ ＝（ａ＋ｂＮb ）／Ｔｓ ｋｂ＝ｔb ／Ｔｂ ＝（ｔb0／Ｔｓ）・２⁸ ／２^Nb …（１） となる。

【００３８】第２図に、後段の処理時間ｔb をパラメー
タとしたときの、前段の処理ビット数Ｎｂと上記（１）
式の関係の一例を示す。前段の処理ビット数Ｎｂを増加
させると、（１）式からも推測できるように、前段処理
適性指数ｋａは直線的に上り、後段処理適性指数ｋｂは
逆に指数関数的に低下している。この第２図において、
前段処理適性指数ｋａ，ｋｂは共に１以下で且つ１に近
いことが好ましい。

【００３９】後段処理適性指数ｋｂついては、前段の処
理ビット数Ｎｂを少なく、例えばＡ／Ｄ変換器６１の処
理ビット数に等しい８ビットにとった場合、処理時間が
ｔb＝30ｎｓ程度の高速の回路素子を用いたときでも、
後段の処理適性指数ｋｂが１以内に納まらなくなり、後
段の処理に余裕がなくなって来るので、より高速の回路
素子を用いる必要が出てくる。逆に、前段の処理ビット
数Ｎｂを３２ビットと多くすると、使用する素子の速度
に対する要求は緩くなるが、前段の処理適性指数ｋａが
１を越えてしまい、前段の処理に余裕がなくなる。要す
るに、この第２図から次のことが結論される。

【００４０】(1) 前段加算回路601 の処理ビット数Ｎｂ
を、Ａ／Ｄ変換器６１の処理ビット数（８ビット）と後
段の処理ビット数（３２ビット）の間にとれば、処理適
性指数ｋａ，ｋｂは共に、３０ｎｓ処理素子を３２ビッ
ト使用した場合の処理時間に相当する値（図中＊印）よ
り小さくなる。

【００４１】(2) 前段加算回路601 の処理適性指数ｋａ
は、その処理ビット数Ｎｂを小さくする程小さくなり、
逆に、後段加算回路602 の処理適性指数ｋｂは、前段処
理ビット数Ｎｂを大きくする程小さくなる。しかし、後
段処理適性指数ｋｂは前段処理ビット数Ｎｂに対して指
数関数的に減少するので、ＮｂをＡ／Ｄ変換器６１の処
理ビット数より若干大きくするだけで、その効果は大き
い。

【００４２】例えば、前段加算回路601 の処理ビット数
Ｎｂを１６ビットとすると、その処理適性指数ｋａ＝0.
8 となって１以内に収まり、かつ、処理時間ｔa は16ｎ
ｓと目標としたサンプリング時間間隔Ｔｓ＝20ｎｓより
短くできる。

【００４３】また、後段処理適性指数ｋｂを前段処理適
性指数ｋａと同一値に設定すると、後段処理時間はｔb
＝４μｓ（16ｎｓ×２⁸ ）となり、後段加算回路の３２
ビット処理素子としては十分低速なもので対応できる。

【００４４】第１図は本発明の実施形態であり、上記の
加算回路600 を、ラッチ回路６５と、４組の加算器６２
とメモリ６３で構成し、各組の処理時間をサンプリング
時間Ｔｓの４倍で対応できるようにしたものである。

【００４５】Ａ／Ｄ変換器６１は入力情報をサンプリン
グ時間間隔Ｔｓごとに出力し、その結果をラッチ回路６
５に入力し、このラッチ回路６５の出力を各加算器６２
が４×Ｔｓの時間内で加算するものである。逆にいえ
ば、同一機能の回路素子を用いると、サンプリング時間
間隔Ｔｓを１／４に短くできる。本実施例は加算器６２
を４組使用しているが、この組数は任意に選定できるも
のである。

【００４６】第４図は第１図の技術と第３図の技術を組
合わせたものであり、前段加算回路601 を並列加算器形
とすることにより、加算回路600 の処理時間を大幅に短
くできるものである。

【００４７】第５図は、同一機能の回路素子を用い、本
発明又は参考例の回路構成で実測した実行可能な最小サ
ンプリング時間間隔を示したものであり、いずれも、従
来例より、短いサンプリング時間に対応できることが分
る。

【００４８】上記実施形態は加算回路に対する配慮であ
ったが、Ａ／Ｄ変換器についてもこれを並列加算器形と
して同様に構成することにより、同様な効果が得られる
ことは言うまでもない。

【００４９】

【発明の効果】本発明は次の如き優れた効果を発揮す
る。

【００５０】（１）従来と同様な機能の回路構成素子を
用いても、処理ビット数が高く、かつ、サンプリング時
間が短い平均化処理装置を実現できる。

【００５１】（２）処理ビット数を高くできるため、平
均化処理回数を多くでき、ノイズの影響を除去できる。
その結果、温度精度の高い光ファイバ式分布形温度セン
サを実現できる。

【００５２】（３）サンプリング時間を短くできるた
め、距離分解能の高い光ファイバ式分布形温度センサを
実現できる。

【００５３】（４）回路構成素子として、新規なものを
開発する必要がないため、高性能な装置を安価に実現で
きる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す光ファイバ式分布形温
度センサの平均化処理回路の構成図である。

【図２】前段加算回路の処理ビット数と処理適性指数と
の関係を示す図である。

【図３】平均化処理回路の参考例を示す平均化処理回路
の構成図である。

【図４】本発明の応用例を示す平均化処理回路の構成図
である。

【図５】本発明の性能を従来型及び参考例と比較した説
明図である。

【図６】処理ビット数と処理時間との関係を示す図であ
る。

【図７】従来の光ファイバ式分布形温度センサの計測概
念を示す図である。

【図８】従来考えられていた光ファイバ式分布形温度セ
ンサの構成図である。

【図９】従来の平均化処理回路の構成図である。

【符号の説明】

６１ Ａ／Ｄ変換回路 ６２，６２ａ，６２ｂ 加算器 ６３，６３ａ，６３ｂ メモリ ６４ 同期回路 ６５ ラッチ回路 600 加算回路 601 前段加算回路 602 後段加算回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹原 久一 茨城県日立市日高町５丁目１番１号 日 立電線株式会社電線研究所内 (56)参考文献 特開 昭63−157285（ＪＰ，Ａ) 特開 昭61−270632（ＪＰ，Ａ) 特開 昭62−255836（ＪＰ，Ａ) 特開 昭63−214639（ＪＰ，Ａ) 特開 昭60−230300（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01K 11/32 G01D 5/26 G08C 23/04

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 計測系内の光源からセンサ用光ファイバ
   に光パルスを入射させ、該ファイバで発生する後方散乱
   光で形成される反射光を計測系に導き、これら反射光の
   光強度を平均化処理装置によりサンプリングして平均化
   し、そのデータから光ファイバの温度を求め、光パルス
   の入射光時刻と反射光が計測系へ到達する時刻の差から
   後方散乱光の発生位置を求めることにより、温度と位置
   を同時計測し、該光ファイバの温度分布を計測する光フ
   ァイバ式分布形温度センサにおいて、前記平均化処理装
   置をＡ／Ｄ変換器とその出力を並列処理する複数組の加
   算回路とで構成し、各組の加算回路の処理時間をサンプ
   リング時間間隔の前記組数倍の時間内としたことを特徴
   とする光ファイバ式分布形温度センサ。