JPH0715413B2 - 光ファイバ式分布形温度センサ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は温度センサ、特に光ファイバ式分布形温度セン
サに関するものである。

［従来の技術］ 光ファイバ式分布形温度センサは、光ファイバ中のラマ
ン散乱光やレーリ散乱光等の散乱光強度が温度によって
変化することを利用し、この変化を公知のOTDR（Optica
l time Domain Reflectometry）の手法で検知すること
により、光ファイバの長手方向に沿った温度分布を計測
するものである。

ラマン散乱光を利用した光ファイバ式分布形温度センサ
（以下、単にラマン式温度センサと呼ぶ）の計測概念を
第７図を用い以下に説明する。

光源からパルス光（パルス幅Tw,パルス周期Tp）をセン
サ用光ファイバに導くと、該光ファイバ内でアンチスト
ークス光やストークス光等の後方散乱光（反射光）が励
起され、その一部は計測装置に戻る。この反射光をパル
ス光入射時刻をｔ＝０とし、サンプリング時間間隔Tsで
計測すると、アンチストークス光やストークス光の強度
の時間関数Ia（ｔ）,Is（ｔ）がサンプリング時間間隔T
sの関数として求まる。このとき、これらの比Ia（ｔ）/
Is（ｔ）が純粋に温度の関数であること、及び光パルス
入射後、光ファイバ内の距離Ｘの位置で発生した反射光
が光パルス入射端（反射光計測部）に戻ってくるまでの
時間が２×X/Coであること（Co;光ファイバ中の光速）
を利用すると、光ファイバの沿った線状の温度分布が測
定できる。

なお、反射光が計測される時間幅Trは２×L/Coであり
（L;光ファイバ長さ）、この時間はTr内の計測値が有効
な温度分布情報を与える。

次に、第８図を用いて、ラマン式温度センサの概要を説
明する。

このラマン式温度センサは、計測装置10とセンサ用光フ
ァイバ20から構成される。光源２からパルス光をセンサ
用光ファイバ20に導くと、該光ファイバ内で後方散乱光
（反射光）が励起され、励起された反射光の一部は計測
装置10側に戻り、光分岐器31、光ファイバ22を介して、
光分岐器32に導かれる。

光分岐器32で二分された反射光のうち、光ファイバ23a
に導かれたものは、アンチストークス光用の光学フィル
タ4a,受光器5a及び平均化処理回路6aで構成されるアン
チストークス光用OTDR計測回路30aに入り、この光強度
からアンチストークス光強度の時間関数Ia（ｔ）が求め
られる。他方、光分岐器32で二分された後方散乱光のう
ち、光ファイバ23sに導かれたものは、ストークス光用
の光学フィルタ4s,受光器5s及び平均化処理回路6sで構
成されるストークス光用OTDR計測回路30sに入り、この
光強度からストークス光強度の時間関数Is（ｔ）が求め
られる。パルス光源２と平均化処理回路6a,6sの同期合
せは、トリガ回路１の同期信号によって行い、反射光の
サンプリングは平均化処理回路6a,6s内で、第７図に示
す一定の時間間隔Tsで行われる。

得られた時間関数Ia（ｔ）及びIs（ｔ）を温度分布演算
回路７に入力し、Ia（ｔ）/Is（ｔ）の演算を行うこと
により、センサ用光ファイバに沿った線状温度分布測定
を行っている。

また、平均化処理回路６は、第９図に示すように、A/D
変換回路61、加算器62、メモリ回路63、同期回路64から
構成される。平均化処理は以下のようにして行う。

受光器５から入力されたアナログ量をA/D変換回路61で
ディジタル量に変換し、そのディジタル量とメモリ回路
63に記憶されたディジタル量との和を加算器62で行い、
その結果を再び、メモリ回路63に記憶する。この操作を
パルス周期TPごとに、繰返し行い、最終的にメモリ回路
63に記憶された値を繰返し回数で割ると、入力情報の平
均値が求まる。この平均化処理を行うと、入力情報に含
まれたノイズが除去されるため、温度測定精度は向上す
る。

また、A/D変換回路61、加算器62、メモリ回路63の同期
合わせは同期回路64によって行われている。

このラマン式温度センサは、例えば電力ケーブルに沿わ
せてセンサ用光ファイバを敷設することにより、電力ケ
ーブルの長手方向の温度分布を知ることができ、送電容
量の制御等に利用したり、ケーブルの劣化等により生じ
る部分的に温度の高い箇所の検知等が行なえる。また、
ビルやトンネル等の火災検知用として使用すれば、火災
発生位置の標定を行うこともできる。

［発明が解決しようとする課題］ ラマン式温度センサあるいはレーリ式温度センサは上述
した方法で線状の温度分布が測定できる有望な方式であ
り、その高機能化を図るため温度精度や距離分解能を向
上させる検討が進められている。

温度精度を向上させる為には、微弱な信号からノイズの
影響を除去するため、平均化処理回路の処理回数を大巾
に大きくしてやる必要があり、これに対応して、平均化
処理回路の処理ビット数も大きくしてやらねばならな
い。

また、距離分解能を向上するためには、サンプリング時
間を短くする必要がある。

しかし、第６図に示すように、処理ビット数Nbを大きく
するほど、処理時間ｔが長くなるため、高速形の回路素
子を用いても、所要のサンプリング時間間隔Ts内に平均
化処理ができない場合が生じる。特に、サンプリング時
間間隔Tsが短くなるほど、この傾向が顕著となる。

このような観点から、上記分布形温度センサでは、温度
精度や距離分解能の向上を図ることは困難とされてい
た。

本発明の目的は、前記した従来技術の欠点を解消し、温
度精度や距離分解能が高く、かつ、安価な光ファイバ式
分布形温度センサを提供することにある。

［課題を解決するための手段］ 本発明の光ファイバ式分布形温度センサは、計測系内の
光源からセンサ用光ファイバに光パルスを入射させ、該
ファイバで発生する後方散乱光で形成される反射光を計
測系に導き、これら反射光の光強度を平均化処理装置に
よりサンプリングして平均化し、そのデータから光ファ
イバの温度を求め、光パルスの入射時刻と反射光が計測
系へ到達する時刻の差から後方散乱光の発生位置を求め
ることにより、温度と位置を同時計測し、該光ファイバ
の温度分布を計測する光ファイバ式分布形温度センサに
おいて、前記平均化処理装置をA/D変換器、前段加算回
路及び後段加算回路を直列に接続して構成し、前段加算
回路の処理ビット数をA/D変換器の出力ビット数より大
きく、かつ、後段加算回路の処理ビット数より少なくし
た構成のものである。

前記平均化処理装置に代えて、A/D変換器とその出力を
並列処理する複数組の加算回路とで構成され、各組の加
算回路の処理時間をサンプリング時間間隔の前記組数倍
の時間内とした平均化処理装置を備えてもよい。

また、前記平均化処理装置に代えて、A/D変換器と、複
数回路で並列処理する前段加算回路と及び後段加算回路
とで構成した平均化処理装置を備えてもよい。

［作用］ 本発明の要点は、平均化処理装置内の加算回路を、前段
と後段の回路に分け、前段回路の処理ビット数をA/D変
換器の出力ビット数より大きく、かつ、後段回路の処理
ビット数より少なくしたことにある。

前段加算回路の処理ビット数を選定するに当って考慮す
べき点は、後段加算回路は前段加算回路の出力を受けて
動作するため、その処理許容時間が比較的長くなること
から、前段加算回路の処理ビット数Nbを少なくすること
が有利であること、更には、その使用する回路素子に高
速の素子を使用しないで済むような工夫をなすことであ
る。この要求は、前段加算回路の処理ビット数をA/D変
換器の出力ビット数より大きく、かつ、後段加算回路の
処理ビット数より少なくすることで満たされ、従来と同
様な機能の回路素子を用いても、処理ビット数が高く、
かつ、サンプリング時間が短い平均化処理装置を実現で
きる。

このように処理ビット数を高くできると平均化処理回数
を多くでき、ノイズの影響を除去して温度精度を高める
ことができる。また、サンプリング時間を短くできるた
め、距離分解能の高い光ファイバ式分布形温度センサを
実現できる。

また、加算回路全体又は前段加算回路を複数回路で並列
処理することにより、平均化処理回路の処理ビット数を
大きくしても、短いサンプリング時間間隔で、処理可能
となり、温度精度や距離分解能を顕著に向上できる。

［実施例］ 以下、本発明によるラマン散乱光利用光ファイバ式分布
形温度センサの実施例を、第１図により説明する。

本実施例による光ファイバ式分布形温度センサの基本概
念及び構成は、第７図〜第９図に示す従来例とほぼ同じ
であり、異なる点は平均化処理回路６の加算回路600を
前段加算回路601と後段加算回路602に分けたことであ
る。

このとき、前段加算回路601は加算回路62aとメモリ63a
で構成され、後段加算回路602は加算器62bとメモリ63b
で構成される。

次に、加算回路600の動作について述べる。

加算回路600の機能は第９図で説明した従来のもと同じ
であるが、異なる点は以下の通りである。

即ち、A/D変換器61でディジタル量に変換された値を前
段加算回路601に入力し、ここで各計測入力情報を加算
し、加算回数がある回数NOに達すると、その加算結果を
後段加算回路602に入力し、メモリ63a内の記憶をクリア
する。後段加算回路602は、加算回数NOごとに、前段加
算回路601の加算結果が入力され、前に記憶した値と加
算して、メモリ63bに入力する。この操作を繰返すと、
その最終結果が加算回路600の全体の出力となる。

尚、加算回数NOは一定の値と設定してもよく、あるい
は、前段加算回路601の加算結果が処理ビット以上に達
した段階としても良い。

次に、前段加算回路601の処理ビット数Nbの選定方法に
ついて説明する。ここでは、サンプリング時間間隔Tsを
Ts＝20nS、A/D変換器61の処理ビット数を８ビット、そ
して後段加算回路602の処理ビット数を32ビットとした
場合について述べる。

前段加算回路601と後段加算回路602（以下必要に応じ
「前段」「後段」という）の処理時間をta、tbとし、そ
れぞれの処理許容時間をTa,Tbとする。

前段の処理時間taは、その処理ビット数Nbの数に応じて
直線的に増加するので、その比例定数（傾き）をｂと置
き、Nb＝０のときの遅れを定数ａとすると、前段の処理
時間taは次式で表わされる。

ta＝ａ＋ｂ・Nb また、後段の処理時間tbは、求めるNbとは無関係である
から、これを定数tb0と置く。

ta＝tb0 次に、前段の処理はサンプリング時間間隔Ts（20nS）内
でのみ可能であるから、その前段の処理許容時間Taはサ
ンプリング時間間隔Tsで定まる。

Ta＝Ts また、後段の処理許容時間Tbは、前段のメモリ63aが最
大になるまで後段を動作させる必要がないことを考慮す
れば、サンプリング時間間隔Tsに対して次の関係に立
つ。

Tb＝Ts・2^Nb-8 このように後段の処理許容時間Tbが前段の処理許容時間
Taより長くなるのは、前段のメモリ63bが最大になるま
で後段を動作させる必要がないので、その最小時間は,A
/D変換器61への入力が毎回最大値（８ビット）となった
ときに定まり、その比は2^Nb／2⁸＝2^Nb-8となるからであ
る。

考慮すべき点は、前段加算回路601の処理許容時間Tbは
比較的長いので、前段加算回路601の処理ビット数をNb
を少なくすることが有利であること、更には、その使用
する素子に高速の素子を使用しないで済むような工夫で
ある。

ここで、前段と後段のそれぞれの処理時間ta,tbと処理
許容時間Ta,Tbとの比をとり、それぞれを前段処理適性
指数ka,後段処理適性指数kbと置くと、 となる。

第２図に、後段の処理時間tbをパラメータとしたとき
の、前段の処理ビット数Nbと上記（１）式の関係の一例
を示す。前段の処理ビット数Nbを増加させると、（１）
式からも推測できるように、前段処理適性指数kaは直線
的に上り、後段処理適性指数kbは逆に指数関数的に低下
している。この第２図において、前段処理適性指数ka,k
bは共に１以下で且つ１に近いことが好ましい。

後段処理適性指数kbついては、前段の処理ビット数Nbを
少なく、例えばA/D変換器61の処理ビット数に等しい８
ビットにとった場合、処理時間がtb＝30ns程度の高速の
回路素子を用いたときでも、後段の処理適性指数kbが１
以内に納まらなくなり、後段の処理に余裕がなくなって
来るので、より高速の回路素子を用いる必要が出てく
る。逆に、前段の処理ビット数Nbを32ビットと多くする
と、使用する素子の速度に対する要求は緩くなるが、前
段の処理適性指数kaが１を越えてしまい、前段の処理に
余裕がなくなる。

要するに、この第２図から次のことが結論される。

（１）前段加算回路601の処理ビット数Nbを、A/D変換器
61の処理ビット数（８ビット）と後段の処理ビット数
（32ビット）の間にとれば、処理適性指数ka,kbは共
に、30ns処理素子を32ビット使用した場合の処理時間に
相当する値（図中＊印）より小さくなる。

（２）前段加算回路601の処理適性指数kaは、その処理
ビット数Nbを小さくする程小さくなり、逆に、後段加算
回路602の処理適性指数kbは、前段処理ビット数Nbを大
きくする程小さくなる。しかし、後段処理適性指数kbは
前段処理ビット数Nbに対して指数関数的に減少するの
で、NbをA/D変換器61の処理ビット数より若干大きくす
るだけで、その効果は大きい。

例えば、前段加算回路601の処理ビット数Nbを16ビット
とすると、その処理適性指数ka＝0.8となって１以内に
収まり、かつ、処理時間taは16nsと目標としたサンプリ
ング時間間隔Ts＝20nsより短くできる。

また、後段処理適性指数kbを前段処理適性指数kaと同一
値に設定すると、後段処理時間はtb＝４μｓ（16ns×
2⁸）となり、後段加算回路の32ビット処理素子としては
十分低速なもので対応できる。

第３図は別の実施例であり、上記の加算回路600を、ラ
ッチ回路65と、４組の加算器62とメモリ63で構成し、各
組の処理時間をサンプリング時間Tsの４倍で対応できる
ようにしたものである。

A/D変換器61は入力情報をサンプリング時間間隔Tsごと
に出力し、その結果をラッチ回路65に入力し、このラッ
チ回路65の出力を各加算器62が４×Tsの時間内で加算す
るものである。逆にいえば、同一機能の回路素子を用い
ると、サンプリング時間間隔Tsを1/4に短くできる。本
実施例は加算器62を４組使用しているが、この組数は任
意に選定できるものである。

第４図は第１図の技術と第３図の技術を組合わせたもの
であり、前段加算回路601を並列加算器形とすることに
より、加算回路60の処理時間を大幅に短くできるもので
ある。

第５図は、同一機能の回路素子を用い、本発明の回路構
成で実測した実行可能な最小サンプリング時間間隔を示
したものであり、いずれも、従来例より、短いサンプリ
ング時間に対応できることが分る。

上記実施例はいづれも加算回路に対する配慮であった
が、A/D変換器についてもこれを並列加算器形として同
様に構成することにより、同様な効果が得られることは
言うまでもない。

［発明の効果］ 本発明によれば、以下の顕著な効果を奏することができ
る。

（１）従来と同様な機能の回路構成素子を用いても、処
理ビット数が高く、かつ、サンプリング時間が短い平均
化処理装置を実現できる。

（２）処理ビット数を高くできるため、平均化処理回数
を多くでき、ノイズの影響を除去できる。その結果、温
度精度の高い光ファイバ式分布形温度センサを実現でき
る。

（３）サンプリング時間を短くできるため、距離分解能
の高い光ファイバ式分布形温度センサを実現できる。

（４）回路構成素子として、新規なものを開発する必要
がないため、高性能な装置を安価に実現できる。

【図面の簡単な説明】

第１図は本発明による光ファイバ式分布形温度センサの
平均化処理回路の実施例を示す構成図、第２図はその前
段加算回路の処理ビット数と処理適性指数との関係を示
す図、第３図，第４図はそれぞれ平均化処理回路の他の
実施例を示す構成図、第５図は本発明の性能を従来型と
比較した説明図、第６図は処理ビット数と処理時間との
関係を示す図、第７図は従来の光ファイバ式分布形温度
センサの計測概念を示す図、第８図は従来考えられてい
た光ファイバ式分布形温度センサの構成図、第９図はそ
の平均化処理回路の構成図である。 図中、１はトリガ回路、２はパルス光源、4s,4aは光学
フィルタ、5s,5aは受光器、6s,6aは平均化処理回路、７
は温度分布演算回路、10は計測装置、20はセンサ用光フ
ァイバ、21,22,23a,23sは光ファイバ、30sはストーク光
用OTDR計測回路、30aはアンチストークス光用OTDR計測
回路、31,32は光分岐器、61はA/D変換回路、62,62a,62b
は加算器、63,63a,63bはメモリ、64は同期回路、65はラ
ッチ回路、600は加算回路、601は前段加算回路、602は
後段加算回路を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】計測系内の光源からセンサ用光ファイバに
   光パルスを入射させ、該ファイバで発生する後方散乱光
   で形成される反射光を計測系に導き、これら反射光の光
   強度を平均化処理装置によりサンプリングして平均化
   し、そのデータから光ファイバの温度を求め、光パルス
   の入射光時刻と反射光が計測系へ到達する時刻の差から
   後方散乱光の発生位置を求めることにより、温度と位置
   を同時計測し、該光ファイバの温度分布を計測する光フ
   ァイバ式分布形温度センサにおいて、前記平均化処理装
   置をA/D変換器、前段加算回路及び後段加算回路を直列
   に接続して構成し、前段加算回路の処理ビット数をA/D
   変換器の出力ビット数より大きく、かつ、後段加算回路
   の処理ビット数より少なくしたことを特徴とする光ファ
   イバ式分布形温度センサ。
2. 【請求項２】前記平均化処理装置に代えて、A/D変換器
   とその出力を並列処理する複数組の加算回路とで構成さ
   れ、各組の加算回路の処理時間をサンプリング時間間隔
   の前記組数倍の時間内とした平均化処理装置を備えたこ
   とを特徴とする請求項１記載の光ファイバ式分布形温度
   センサ。
3. 【請求項３】前記平均化処理装置に代えて、A/D変換器
   と、複数回路で並列処理する前段加算回路と及び後段加
   算回路とで構成した平均化処理装置を備えたことを特徴
   とする請求項１記載の光ファイバ式分布形温度センサ。