JP2936587B2 - 映像特殊効果装置 - Google Patents
映像特殊効果装置Info
- Publication number
- JP2936587B2 JP2936587B2 JP1191875A JP19187589A JP2936587B2 JP 2936587 B2 JP2936587 B2 JP 2936587B2 JP 1191875 A JP1191875 A JP 1191875A JP 19187589 A JP19187589 A JP 19187589A JP 2936587 B2 JP2936587 B2 JP 2936587B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- calculation
- display screen
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/02—Affine transformations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、映像特殊効果装置に関する。
この発明は、映像特殊効果装置において、表示画面の
うち、特殊効果処理画像の表示領域のみを特殊効果処理
の演算の対象となるように制御することによって、演算
に必要な桁数を小さくすることができ、簡単な構成で安
価な映像特殊効果装置を実現するものである。
うち、特殊効果処理画像の表示領域のみを特殊効果処理
の演算の対象となるように制御することによって、演算
に必要な桁数を小さくすることができ、簡単な構成で安
価な映像特殊効果装置を実現するものである。
例えば、テレビジョン画面において、原画像を３次元
的に回転、拡大、縮小、移動させる映像特殊効果装置が
ある。
的に回転、拡大、縮小、移動させる映像特殊効果装置が
ある。
これは、例えば第４図に示すようなが原画像（８）を
ディジタル変換し、フレームメモリに記憶させる。そし
て、原画像の処理、例えば回転処理に応じて、フレーム
メモリから読み出すアドレス、つまり、表示画面上の表
示のアドレスに対応するフレームメモリのアドレスをリ
アルタイムに演算し、この演算結果の読み出しアドレス
に基づいて、画像をフレームメモリから読み出す。そし
て、読み出した画像をアナログ変換して、画面に表示す
れば、第３図に示すように、回転処理が行なわれた画像
（９）が表示画面（10）に表示されるものである。
ディジタル変換し、フレームメモリに記憶させる。そし
て、原画像の処理、例えば回転処理に応じて、フレーム
メモリから読み出すアドレス、つまり、表示画面上の表
示のアドレスに対応するフレームメモリのアドレスをリ
アルタイムに演算し、この演算結果の読み出しアドレス
に基づいて、画像をフレームメモリから読み出す。そし
て、読み出した画像をアナログ変換して、画面に表示す
れば、第３図に示すように、回転処理が行なわれた画像
（９）が表示画面（10）に表示されるものである。
ところで、映像特殊効果装置においては、原画像
（８）に例えば３次元的な回転処理を行なったものを表
示するためには、この回転処理を行なった画像の座標点
に対して、表示画面（10）の座標点が何処に位置するか
の演算を行なう必要がある。
（８）に例えば３次元的な回転処理を行なったものを表
示するためには、この回転処理を行なった画像の座標点
に対して、表示画面（10）の座標点が何処に位置するか
の演算を行なう必要がある。
この場合、例えば原画像（８）のα点を原点として考
えると、表示画面（10）のβ点は、処理画像（９）に対
して値は負となり、表示画面（10）のγ点は非常に大き
な値となり、表示画面（10）の座標系はダイナミックレ
ンジが非常に大きなものとなってしまう。このため、表
示画面（10）の座標点に演算をリアルタイムで行なうた
めには、非常に複雑で高価な演算回路が必要であった。
えると、表示画面（10）のβ点は、処理画像（９）に対
して値は負となり、表示画面（10）のγ点は非常に大き
な値となり、表示画面（10）の座標系はダイナミックレ
ンジが非常に大きなものとなってしまう。このため、表
示画面（10）の座標点に演算をリアルタイムで行なうた
めには、非常に複雑で高価な演算回路が必要であった。
本発明の映像特殊効果装置は、原画像を示す信号をデ
ィジタル変換するA/D変換回路と、上記A/D変換回路から
の上記原画像を示すディジタル信号を記憶するメモリ
と、上記メモリからのディジタル信号をアナログ変換す
るD/A変換回路と、特殊効果処理の対象となる処理画像
を表示する表示画面の横方向および縦方向それぞれの演
算領域開始アドレスおよび演算領域終了アドレスで示さ
れる演算領域を指定する演算領域制御回路と、上記演算
領域制御回路によって指定された、上記表示画面の上記
演算領域を示すアドレス信号に基づいて、上記原画像に
対して特殊効果処理を行うための、上記メモリの読み出
しアドレスを演算し、演算した上記読み出しアドレスを
上記メモリに供給する読み出しアドレス演算回路と、を
備え、上記メモリは上記読み出しアドレス演算回路から
の読み出しアドレスに従って、上記メモリに記憶したデ
ィジタル信号を上記D/A変換回路に供給するようにした
ものである。
ィジタル変換するA/D変換回路と、上記A/D変換回路から
の上記原画像を示すディジタル信号を記憶するメモリ
と、上記メモリからのディジタル信号をアナログ変換す
るD/A変換回路と、特殊効果処理の対象となる処理画像
を表示する表示画面の横方向および縦方向それぞれの演
算領域開始アドレスおよび演算領域終了アドレスで示さ
れる演算領域を指定する演算領域制御回路と、上記演算
領域制御回路によって指定された、上記表示画面の上記
演算領域を示すアドレス信号に基づいて、上記原画像に
対して特殊効果処理を行うための、上記メモリの読み出
しアドレスを演算し、演算した上記読み出しアドレスを
上記メモリに供給する読み出しアドレス演算回路と、を
備え、上記メモリは上記読み出しアドレス演算回路から
の読み出しアドレスに従って、上記メモリに記憶したデ
ィジタル信号を上記D/A変換回路に供給するようにした
ものである。
簡単な構成で安価な多機能の映像特殊効果装置を実現
することができる。
することができる。
第１図は、この発明の一実施例のブロック図である。
同図において、（１）はCPU、（２）はROMであり、RO
M（２）には特殊効果パターン毎に表示画面中の演算領
域を示すデータが記憶さているものである。つまり、例
えば第２図に示すように表示画面の横方向（ｘ方向）の
演算領域開始アドレスSx、終了アドレスEx、表示画面の
縦方向（ｙ方向）の演算領域開始アドレスSy、終了アド
レスEyが記憶されており、これによって演算領域（11）
が指定されるものである。また、（３）は演算領域制御
回路であり、RXS,RXE,RYS,RYEはレジスタであり、レジ
スタRXSはROM（２）からの演算領域開始アドレスSxを記
憶し、レジスタRXEは終了アドレスExを記憶し、レジス
タRYSは開始アドレスSyを記憶し、レジスタRYEは終了ア
ドレスEyを記憶するものである。そして、CX,CYはカウ
ンタであり、カウンタCXは表示画面（10）のｘ方向のア
ドレスをカウントし、カウンタCYは表示画面（10）のｙ
方向のアドレスをカウントするものである。また、COM
1,COM2はコンパレータであり、コンパレータCOM1はカウ
ンタCXからのｘ方向のアドレスとレジスタRXSからの開
始アドレスSxとを比較し、開始アドレスSxがカウンタCX
からのアドレスより以下となった場合に、その出力信号
を“1"とするものである。そして、コンパレータCOM2は
カウンタCXからのＸ方向のアドレスとレジスタRXEから
の終了アドレスExとを比較し、終了アドレスExがカウン
タCXからのアドレスより以上の場合に、その出力信号を
“1"とするものである。また、COM3,COM4はコンパレー
タであり、コンパレータCOM3はカウンタCYからのＹ方向
のアドレスとレジスタRYSからの開始アドレスSyとを比
較し、開始アドレスSyがカウンタCYからのアドレスより
以下となった場合に、その出力信号を“1"とするもので
ある。そして、コンパレータCOM4はカウンタCYからのＹ
方向のアドレスとレジスタRYEからの終了アドレスEyと
を比較し、終了アドレスEyがカウンタCYからのアドレス
より以上の場合に、その出力信号を“1"とするものであ
る。また、AND1,AND2はアンド回路であり、アンド回路A
ND1はコンパレータCOM1及びCOM2からの信号が、その入
力端子に供給されるものである。そして、アンド回路AN
D2はコンパレータCOM3及びCOM4からの信号がその入力端
子に供給されるものである。
M（２）には特殊効果パターン毎に表示画面中の演算領
域を示すデータが記憶さているものである。つまり、例
えば第２図に示すように表示画面の横方向（ｘ方向）の
演算領域開始アドレスSx、終了アドレスEx、表示画面の
縦方向（ｙ方向）の演算領域開始アドレスSy、終了アド
レスEyが記憶されており、これによって演算領域（11）
が指定されるものである。また、（３）は演算領域制御
回路であり、RXS,RXE,RYS,RYEはレジスタであり、レジ
スタRXSはROM（２）からの演算領域開始アドレスSxを記
憶し、レジスタRXEは終了アドレスExを記憶し、レジス
タRYSは開始アドレスSyを記憶し、レジスタRYEは終了ア
ドレスEyを記憶するものである。そして、CX,CYはカウ
ンタであり、カウンタCXは表示画面（10）のｘ方向のア
ドレスをカウントし、カウンタCYは表示画面（10）のｙ
方向のアドレスをカウントするものである。また、COM
1,COM2はコンパレータであり、コンパレータCOM1はカウ
ンタCXからのｘ方向のアドレスとレジスタRXSからの開
始アドレスSxとを比較し、開始アドレスSxがカウンタCX
からのアドレスより以下となった場合に、その出力信号
を“1"とするものである。そして、コンパレータCOM2は
カウンタCXからのＸ方向のアドレスとレジスタRXEから
の終了アドレスExとを比較し、終了アドレスExがカウン
タCXからのアドレスより以上の場合に、その出力信号を
“1"とするものである。また、COM3,COM4はコンパレー
タであり、コンパレータCOM3はカウンタCYからのＹ方向
のアドレスとレジスタRYSからの開始アドレスSyとを比
較し、開始アドレスSyがカウンタCYからのアドレスより
以下となった場合に、その出力信号を“1"とするもので
ある。そして、コンパレータCOM4はカウンタCYからのＹ
方向のアドレスとレジスタRYEからの終了アドレスEyと
を比較し、終了アドレスEyがカウンタCYからのアドレス
より以上の場合に、その出力信号を“1"とするものであ
る。また、AND1,AND2はアンド回路であり、アンド回路A
ND1はコンパレータCOM1及びCOM2からの信号が、その入
力端子に供給されるものである。そして、アンド回路AN
D2はコンパレータCOM3及びCOM4からの信号がその入力端
子に供給されるものである。
そして、これらのアンド回路AND1及びAND2からの出力
信号が読み出しアドレス演算回路（４）に供給され、こ
れが表示画面（10）の演算領域（11）内のアドレスXs,Y
sとなる。そして、読み出しアドレス演算回路（４）は
フレームメモリ（６）のデータの読み出しアドレスXL,Y
Lを固定小数点方式で演算するものである。
信号が読み出しアドレス演算回路（４）に供給され、こ
れが表示画面（10）の演算領域（11）内のアドレスXs,Y
sとなる。そして、読み出しアドレス演算回路（４）は
フレームメモリ（６）のデータの読み出しアドレスXL,Y
Lを固定小数点方式で演算するものである。
また、（５）はA/D変換回路、（７）はD/A変換回路で
ある。そして、A/D変換回路（５）は原画像の映像信号
をディジタル変換し、このディジタル信号をフレームメ
モリ（６）に供給するものである。そして、フレームメ
モリ（６）はA/D変換回路（５）からのディジタル信号
を記憶し、読み出しアドレス演算回路（４）からのアド
レス信号XL及びYLに従って、ディジタル信号をD/A変換
回路（７）に供給する。そして、D/A変換回路（７）は
フレームメモリ（６）からのディジタル信号をアナログ
信号に変換して出力するものである。
ある。そして、A/D変換回路（５）は原画像の映像信号
をディジタル変換し、このディジタル信号をフレームメ
モリ（６）に供給するものである。そして、フレームメ
モリ（６）はA/D変換回路（５）からのディジタル信号
を記憶し、読み出しアドレス演算回路（４）からのアド
レス信号XL及びYLに従って、ディジタル信号をD/A変換
回路（７）に供給する。そして、D/A変換回路（７）は
フレームメモリ（６）からのディジタル信号をアナログ
信号に変換して出力するものである。
次に、原画像の回転処理について説明する。
第３図に示すように、表示画面（10）のｘ方向に延び
る軸をｘ軸、ｙ方向に延びる軸をｙ軸、表示画面（10）
と直交する方向に延びる軸をｚ軸とし、ｘ時を中心とし
ての回転角度をζ、ｙ軸を中心としての回転角度をθ、
ｚ軸を中心としての回転角度をψとする。そして、表示
画面（10）上のｘ方向のアドレスをXs、ｙ方向のアドレ
スをYsとし、フレームメモリ（６）の読み出しアドレス
をXL,YLとすると、アドレスXL,YLは次式のようになる。
る軸をｘ軸、ｙ方向に延びる軸をｙ軸、表示画面（10）
と直交する方向に延びる軸をｚ軸とし、ｘ時を中心とし
ての回転角度をζ、ｙ軸を中心としての回転角度をθ、
ｚ軸を中心としての回転角度をψとする。そして、表示
画面（10）上のｘ方向のアドレスをXs、ｙ方向のアドレ
スをYsとし、フレームメモリ（６）の読み出しアドレス
をXL,YLとすると、アドレスXL,YLは次式のようになる。
XL＝−｛（R4Xs−R1Ys）Z0｝／｛R2Xs ＋R5Ys＋R8（Zs−Z0）｝ ‥‥‥（ｉ） YL＝｛（R3Xs−R0Ys）Z0｝／｛R2Xs ＋R5Ys＋R8（Zs−Z0）｝ ‥‥‥（ii） ただし、Z0,Zsは定数である。そして、R0〜R8は回転
角度ζ，θ，ψと回転軸の回転順序で決まる定数であ
り、例えば、ｘ軸まわり→ｙ軸まわり→ｚ軸のまわりの
順序で画像を回転した場合にはR0〜R8は次式のようにな
る。
角度ζ，θ，ψと回転軸の回転順序で決まる定数であ
り、例えば、ｘ軸まわり→ｙ軸まわり→ｚ軸のまわりの
順序で画像を回転した場合にはR0〜R8は次式のようにな
る。
そして、上述した式（ｉ）〜（iii）は、読み出しア
ドレス演算回路（４）によって実行される。つまり、読
み出しアドレス演算回路（４）は、CPU（１）からの角
度情報ζ，θ，ψに従って（iii）式により定数R0〜R8
を演算し、得られた定数R0〜R8及び定数Z0,Zsを（ｉ）
（ii）式に代入して、読み出しアドレスXL,YLを演算す
る。そして、このアドレスXL,YLをフレームメモリ
（６）に供給する。すると、アドレスXL,YLのデータが
フレームメモリ（６）からD/A変換回路（７）に供給さ
れ、アドレス変換され、回転処理された映像信号とな
り、第２図に示すような処理画像（９）が表示画面（1
0）上に表示される。
ドレス演算回路（４）によって実行される。つまり、読
み出しアドレス演算回路（４）は、CPU（１）からの角
度情報ζ，θ，ψに従って（iii）式により定数R0〜R8
を演算し、得られた定数R0〜R8及び定数Z0,Zsを（ｉ）
（ii）式に代入して、読み出しアドレスXL,YLを演算す
る。そして、このアドレスXL,YLをフレームメモリ
（６）に供給する。すると、アドレスXL,YLのデータが
フレームメモリ（６）からD/A変換回路（７）に供給さ
れ、アドレス変換され、回転処理された映像信号とな
り、第２図に示すような処理画像（９）が表示画面（1
0）上に表示される。
こうして、この実施例によれば、原画像に特殊効果処
理を行なうための演算を、表示画面（10）上の処理画像
（９）を表示する領域（11）に対してのみ行なうように
制御しているので、演算の対象となる座標系のダイナミ
ックレンジは小さく、その演算に必要な桁数も少ないも
のとなるので、演算を行なうための回路は構成簡単で安
価なものとなり、安価な多機能の映像特殊効果装置を実
現することができる。
理を行なうための演算を、表示画面（10）上の処理画像
（９）を表示する領域（11）に対してのみ行なうように
制御しているので、演算の対象となる座標系のダイナミ
ックレンジは小さく、その演算に必要な桁数も少ないも
のとなるので、演算を行なうための回路は構成簡単で安
価なものとなり、安価な多機能の映像特殊効果装置を実
現することができる。
なお、上述した例においては、特殊効果パターン毎の
演算領域（11）を示すデータがROM（２）に記憶される
ようにしたが、この演算領域（11）はROM（２）に記憶
されるものでなく、パターン毎にCPU（１）で逐次、演
算するようにしてもよい。
演算領域（11）を示すデータがROM（２）に記憶される
ようにしたが、この演算領域（11）はROM（２）に記憶
されるものでなく、パターン毎にCPU（１）で逐次、演
算するようにしてもよい。
また、演算領域（11）を求める演算はソウトウエアで
も、ハードウエアでも行なうことができる。
も、ハードウエアでも行なうことができる。
さらに、演算領域（11）を求める演算を浮動小数点方
式で行なうようにしても、もちろんよい。
式で行なうようにしても、もちろんよい。
こうして、この発明によれば、原画像に特殊効果処理
を行なうための演算を、表示画面（10）上の処理画像
（９）を表示する領域（11）に対してのみ行なうように
制御しているので、演算の対象となる座標系のダイナミ
ックレンジは小さく、その演算に必要な桁数も少ないも
のとなるので、演算を行なうための回路は構成簡単で安
価なものとなり、安価な多機能の映像特殊効果装置を実
現することができる。
を行なうための演算を、表示画面（10）上の処理画像
（９）を表示する領域（11）に対してのみ行なうように
制御しているので、演算の対象となる座標系のダイナミ
ックレンジは小さく、その演算に必要な桁数も少ないも
のとなるので、演算を行なうための回路は構成簡単で安
価なものとなり、安価な多機能の映像特殊効果装置を実
現することができる。
第１図は、この発明の一実施例のブロック図、第２図〜
第４図は説明図である。 （１）はCPU、（２）はROM、（３）は演算領域制御回
路、（４）は読み出しアドレス演算回路、（５）はA/D
変換回路、（６）はフレームメモリ、（７）はD/A変換
回路である。
第４図は説明図である。 （１）はCPU、（２）はROM、（３）は演算領域制御回
路、（４）は読み出しアドレス演算回路、（５）はA/D
変換回路、（６）はフレームメモリ、（７）はD/A変換
回路である。
Claims (1)
- 【請求項１】原画像を示す信号をディジタル変換するA/
D変換回路と、 上記A/D変換回路からの上記原画像を示すディジタル信
号を記憶するメモリと、 上記メモリからのディジタル信号をアナログ変換するD/
A変換回路と、 特殊効果処理の対象となる処理画像を表示する表示画面
の横方向および縦方向それぞれの演算領域開始アドレス
および演算領域終了アドレスで示される演算領域を指定
する演算領域制御回路と、 上記演算領域制御回路によって指定された、上記表示画
面の上記演算領域を示すアドレス信号に基づいて、上記
原画像に対して特殊効果処理を行うための、上記メモリ
の読み出しアドレスを演算し、演算した上記読み出しア
ドレスを上記メモリに供給する読み出しアドレス演算回
路と、 を備え、上記メモリは上記読み出しアドレス演算回路か
らの読み出しアドレスに従って、上記メモリに記憶した
ディジタル信号を上記D/A変換回路に供給するようにし
た映像特殊効果装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191875A JP2936587B2 (ja) | 1989-07-25 | 1989-07-25 | 映像特殊効果装置 |
| DE69026439T DE69026439T2 (de) | 1989-07-25 | 1990-07-25 | Videotrickgeneratoren |
| SG1996008344A SG70565A1 (en) | 1989-07-25 | 1990-07-25 | Video special effects generators |
| EP90308142A EP0410718B1 (en) | 1989-07-25 | 1990-07-25 | Video special effects generators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191875A JP2936587B2 (ja) | 1989-07-25 | 1989-07-25 | 映像特殊効果装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355982A JPH0355982A (ja) | 1991-03-11 |
| JP2936587B2 true JP2936587B2 (ja) | 1999-08-23 |
Family
ID=16281928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191875A Expired - Fee Related JP2936587B2 (ja) | 1989-07-25 | 1989-07-25 | 映像特殊効果装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0410718B1 (ja) |
| JP (1) | JP2936587B2 (ja) |
| DE (1) | DE69026439T2 (ja) |
| SG (1) | SG70565A1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4533952A (en) * | 1982-10-22 | 1985-08-06 | Digital Services Corporation | Digital video special effects system |
| US5070465A (en) * | 1987-02-25 | 1991-12-03 | Sony Corporation | Video image transforming method and apparatus |
-
1989
- 1989-07-25 JP JP1191875A patent/JP2936587B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-25 DE DE69026439T patent/DE69026439T2/de not_active Expired - Fee Related
- 1990-07-25 EP EP90308142A patent/EP0410718B1/en not_active Expired - Lifetime
- 1990-07-25 SG SG1996008344A patent/SG70565A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0410718B1 (en) | 1996-04-10 |
| DE69026439D1 (de) | 1996-05-15 |
| EP0410718A2 (en) | 1991-01-30 |
| JPH0355982A (ja) | 1991-03-11 |
| EP0410718A3 (en) | 1992-03-04 |
| SG70565A1 (en) | 2000-02-22 |
| DE69026439T2 (de) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725062B2 (ja) | 画像処理装置 | |
| JP2000075854A (ja) | 画像処理装置、およびこれを用いたディスプレイ装置 | |
| JP3000616B2 (ja) | ビデオ信号処理装置 | |
| KR910000203B1 (ko) | 화상처리장치 | |
| JP2936587B2 (ja) | 映像特殊効果装置 | |
| US5165070A (en) | Special effect generator with limited read address calculation region | |
| JP3328667B2 (ja) | 画像処理による位置計測方法および装置 | |
| JPS6073679A (ja) | 画像デ−タの拡大表示制御装置 | |
| JP2990642B2 (ja) | 画像処理方法及び装置 | |
| JPH0391877A (ja) | 画像処理装置 | |
| JPH0652300A (ja) | 画像処理装置 | |
| JPH0820215B2 (ja) | デジタル画像の周囲長計測装置 | |
| KR960001753B1 (ko) | 2치 화상처리에 의한 방향성 식별장치 | |
| JPH02199582A (ja) | 画像処理装置 | |
| JP2826127B2 (ja) | 画像処理装置 | |
| JP3311905B2 (ja) | 画像処理装置 | |
| JPS63241625A (ja) | 線画入力装置 | |
| JP2905485B2 (ja) | 画像処理装置 | |
| JP2934011B2 (ja) | 画像処理方法及び装置 | |
| JPH03246590A (ja) | プロセス表示装置 | |
| JPH06325206A (ja) | 画像表示装置 | |
| JPS60113290A (ja) | 表示装置 | |
| JPH0512446A (ja) | 画像認識装置 | |
| JPH08221585A (ja) | 円の描画方式 | |
| JPH02244384A (ja) | イメージデータ修正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |