JP2935819B2 - 電圧基準回路およびこの電圧基準回路を用いた電圧検出回路 - Google Patents
電圧基準回路およびこの電圧基準回路を用いた電圧検出回路Info
- Publication number
- JP2935819B2 JP2935819B2 JP29705195A JP29705195A JP2935819B2 JP 2935819 B2 JP2935819 B2 JP 2935819B2 JP 29705195 A JP29705195 A JP 29705195A JP 29705195 A JP29705195 A JP 29705195A JP 2935819 B2 JP2935819 B2 JP 2935819B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- power supply
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Measurement Of Current Or Voltage (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電圧基準回路に関す
る。
る。
【０００２】本発明は、フラッシュＥＰＲＯＭチップ用
の電源電圧を検出するための電圧検出回路に使用する基
準回路にとくに関するものであるが、それに限定される
ものではない。電圧検出回路は、正常な電源電圧Ｖｃｃ
が安全値（通常はデータシートにおいてＶＬＫＯと呼ば
れる）より低い時に、フラッシュメモリのプログラミン
グと消去を阻止するために、それらのチップで必要とさ
れる。その理由は、電源電圧がある値より低いと、メモ
リチップが確実に動作しないことがあり、そうするとラ
ンダム・アクセス・メモリのセルのプログラミングおよ
び消去の少なくとも１つを行わせることがあるからであ
る。
の電源電圧を検出するための電圧検出回路に使用する基
準回路にとくに関するものであるが、それに限定される
ものではない。電圧検出回路は、正常な電源電圧Ｖｃｃ
が安全値（通常はデータシートにおいてＶＬＫＯと呼ば
れる）より低い時に、フラッシュメモリのプログラミン
グと消去を阻止するために、それらのチップで必要とさ
れる。その理由は、電源電圧がある値より低いと、メモ
リチップが確実に動作しないことがあり、そうするとラ
ンダム・アクセス・メモリのセルのプログラミングおよ
び消去の少なくとも１つを行わせることがあるからであ
る。
【０００３】３．３Ｖまたは５Ｖの電源電圧で動作でき
るフラッシュメモリチップでは、電圧検出回路が電源電
圧範囲を決定することが望ましい。
るフラッシュメモリチップでは、電圧検出回路が電源電
圧範囲を決定することが望ましい。
【０００４】
【従来の技術】従来の電圧検出回路を図１に示す。この
回路は、比較器２を含む。この比較器の負入力端子４
に、電源電圧Ｖｃｃから得た電圧Ｖ１が、抵抗Ｒ１とＲ
２を含む抵抗列を介して供給される。比較器２の正入力
端子６が電圧基準ＶＲＥＦを受ける。この比較器は、入
力電圧Ｖ１が電圧基準ＶＲＥＦを超えるか否かに応じ
て、それの出力信号ＶＤＥＴＥＣＴの論理状態を変化す
るように動作できる。しかし、入力電圧Ｖ１が電圧基準
ＶＲＥＦより低いとすると、出力信号ＶＤＥＴＥＣＴが
高くなり、電源電圧Ｖｃｃがそれの正しい値にまだ達し
ていないことを示す。
回路は、比較器２を含む。この比較器の負入力端子４
に、電源電圧Ｖｃｃから得た電圧Ｖ１が、抵抗Ｒ１とＲ
２を含む抵抗列を介して供給される。比較器２の正入力
端子６が電圧基準ＶＲＥＦを受ける。この比較器は、入
力電圧Ｖ１が電圧基準ＶＲＥＦを超えるか否かに応じ
て、それの出力信号ＶＤＥＴＥＣＴの論理状態を変化す
るように動作できる。しかし、入力電圧Ｖ１が電圧基準
ＶＲＥＦより低いとすると、出力信号ＶＤＥＴＥＣＴが
高くなり、電源電圧Ｖｃｃがそれの正しい値にまだ達し
ていないことを示す。
【０００５】基準電圧と、抵抗Ｒ１とＲ２の抵抗値の比
とが、電源電圧の希望のレベルに応じて、比較のために
適当な値に設定される。
とが、電源電圧の希望のレベルに応じて、比較のために
適当な値に設定される。
【０００６】動作電源電圧範囲が３．３Ｖプラスマイナ
ス０．３Ｖまたは５Ｖプラスマイナス０．５Ｖであるこ
とを検出するために、類似の検出回路を使用できる。そ
のために、電圧検出回路は、３．６Ｖと４．５Ｖとの間
で切り替わる出力信号ＶＤＥＴＥＣＴを発生しなければ
ならない。この場合には、出力信号ＶＤＥＴＥＣＴを用
いて、電源電圧範囲に応じてフラッシュメモリチップの
内部回路の部品を再構成する。
ス０．３Ｖまたは５Ｖプラスマイナス０．５Ｖであるこ
とを検出するために、類似の検出回路を使用できる。そ
のために、電圧検出回路は、３．６Ｖと４．５Ｖとの間
で切り替わる出力信号ＶＤＥＴＥＣＴを発生しなければ
ならない。この場合には、出力信号ＶＤＥＴＥＣＴを用
いて、電源電圧範囲に応じてフラッシュメモリチップの
内部回路の部品を再構成する。
【０００７】図１で、電源電圧から得る電圧Ｖ１は抵抗
分割器から得られるから、その電圧Ｖ１は温度変化また
はプロセスの変動とはほとんど独立している。しかし、
基準電圧ＶＲＥＦがどのように変化しても、電圧検出レ
ベルが望ましくない変化を生ずる。
分割器から得られるから、その電圧Ｖ１は温度変化また
はプロセスの変動とはほとんど独立している。しかし、
基準電圧ＶＲＥＦがどのように変化しても、電圧検出レ
ベルが望ましくない変化を生ずる。
【０００８】また、電力の遷移中に確実に動作させるた
めに、電圧基準ＶＲＥＦが求められる。さもないと、電
圧検出回路は最も必要とする丁度その時に正しく動作す
ることに失敗することがある。
めに、電圧基準ＶＲＥＦが求められる。さもないと、電
圧検出回路は最も必要とする丁度その時に正しく動作す
ることに失敗することがある。
【０００９】
【発明が解決しようとする課題】したがって、本発明の
目的は電圧基準ＶＲＥＦのための良い基準源を選択する
ことである。
目的は電圧基準ＶＲＥＦのための良い基準源を選択する
ことである。
【００１０】本発明の別の目的は、電力の遷移中に確実
に動作する電圧検出回路を得ることである。
に動作する電圧検出回路を得ることである。
【００１１】
【課題を解決するための手段】本発明の１つの態様は、
電圧検出回路のための基準電圧を発生するために、バン
ドギャップ基準回路を使用することにある。周知のよう
に、バンドギャップ基準回路は、正入力端子と負入力端
子を持つ演算増幅器を含むことができる。この演算増幅
器の出力信号は、帰還電流を第１の抵抗列と第２の抵抗
列に供給する。これは、ｐチャネル出力トランジスタに
よって達成できる。そのトランジスタのソースは上側電
源電圧レールに接続され、それのドレインは帰還電流を
供給するために接続され、それのゲートは、演算増幅器
の出力信号を受けるために接続される。第１の抵抗列
は、ダイオード接続された第１のバイポーラ・トランジ
スタに直列接続された第１の抵抗と第２の抵抗を含む。
第２の抵抗列は、ダイオード接続された第２のバイポー
ラ・トランジスタに直列接続された単一の抵抗を含む。
演算増幅器の正入力端子は、それの入力を第１の抵抗列
の第１の抵抗と第２の抵抗との中間回路点から受ける。
演算増幅器の負入力端子は、それの入力を第２の抵抗列
の抵抗と第２のバイポーラ・トランジスタのエミッタと
の中間回路点から受ける。バイポーラ・トランジスタの
コレクタは、下側電源レールに接続される。そのレール
は、通常はアースである。バンドギャップ回路によって
発生された基準電圧は、第１の抵抗列と第２の抵抗列の
共通接続点での出力回路点における基準レベルから得ら
れる。
電圧検出回路のための基準電圧を発生するために、バン
ドギャップ基準回路を使用することにある。周知のよう
に、バンドギャップ基準回路は、正入力端子と負入力端
子を持つ演算増幅器を含むことができる。この演算増幅
器の出力信号は、帰還電流を第１の抵抗列と第２の抵抗
列に供給する。これは、ｐチャネル出力トランジスタに
よって達成できる。そのトランジスタのソースは上側電
源電圧レールに接続され、それのドレインは帰還電流を
供給するために接続され、それのゲートは、演算増幅器
の出力信号を受けるために接続される。第１の抵抗列
は、ダイオード接続された第１のバイポーラ・トランジ
スタに直列接続された第１の抵抗と第２の抵抗を含む。
第２の抵抗列は、ダイオード接続された第２のバイポー
ラ・トランジスタに直列接続された単一の抵抗を含む。
演算増幅器の正入力端子は、それの入力を第１の抵抗列
の第１の抵抗と第２の抵抗との中間回路点から受ける。
演算増幅器の負入力端子は、それの入力を第２の抵抗列
の抵抗と第２のバイポーラ・トランジスタのエミッタと
の中間回路点から受ける。バイポーラ・トランジスタの
コレクタは、下側電源レールに接続される。そのレール
は、通常はアースである。バンドギャップ回路によって
発生された基準電圧は、第１の抵抗列と第２の抵抗列の
共通接続点での出力回路点における基準レベルから得ら
れる。
【００１２】バンドギャップ基準回路の動作は周知であ
るから、ここでは簡単に説明することにする。第１のバ
イポーラ・トランジスタは、それのエミッタ面積が第２
のバイポーラ・トランジスタのエミッタ面積の何倍かで
あるように製造される。バイポーラ・トランジスタのベ
ース−エミッタ間電圧Ｖｂｅは、温度がマイナス５５℃
から１５０℃まで変化すると、０．８Ｖと０．４Ｖの間
で直線的に変化する。第１のバイポーラ・トランジスタ
のエミッタ面積が第２のバイポーラ・トランジスタのエ
ミッタ面積より広いのに、同じ電流が両者を流れるか
ら、第１のバイポーラ・トランジスタのベース−エミッ
タ間電圧の方が第２のバイポーラ・トランジスタのベー
ス−エミッタ間電圧より低い。第１の抵抗列および第２
の抵抗列の抵抗と、演算増幅器とがその電圧差を適当な
値だけ増幅し、それを元のベース−エミッタ間電圧に加
えて一定の出力基準電圧ＶＢＧを発生する。それは温度
または電源電圧に依存しないから、非常に良い基準であ
る。
るから、ここでは簡単に説明することにする。第１のバ
イポーラ・トランジスタは、それのエミッタ面積が第２
のバイポーラ・トランジスタのエミッタ面積の何倍かで
あるように製造される。バイポーラ・トランジスタのベ
ース−エミッタ間電圧Ｖｂｅは、温度がマイナス５５℃
から１５０℃まで変化すると、０．８Ｖと０．４Ｖの間
で直線的に変化する。第１のバイポーラ・トランジスタ
のエミッタ面積が第２のバイポーラ・トランジスタのエ
ミッタ面積より広いのに、同じ電流が両者を流れるか
ら、第１のバイポーラ・トランジスタのベース−エミッ
タ間電圧の方が第２のバイポーラ・トランジスタのベー
ス−エミッタ間電圧より低い。第１の抵抗列および第２
の抵抗列の抵抗と、演算増幅器とがその電圧差を適当な
値だけ増幅し、それを元のベース−エミッタ間電圧に加
えて一定の出力基準電圧ＶＢＧを発生する。それは温度
または電源電圧に依存しないから、非常に良い基準であ
る。
【００１３】バンドギャップ基準回路は、基準回路を起
動させるための起動回路を含む。しかし、いわゆる遅い
ランプ（１０μｓより長い）では、基準回路に供給され
る電源電圧がパワーダウン値（典型的には０Ｖ）から起
動回路を正しく動作させるために十分な所定レベルまで
上昇させるために、有限の時間を要する。この初期化段
階中は、基準回路は不確実に動作する。更に、電源電圧
が所定レベルに決して達しないとすると、基準回路のそ
れ以上の使用を阻止することは有用である。
動させるための起動回路を含む。しかし、いわゆる遅い
ランプ（１０μｓより長い）では、基準回路に供給され
る電源電圧がパワーダウン値（典型的には０Ｖ）から起
動回路を正しく動作させるために十分な所定レベルまで
上昇させるために、有限の時間を要する。この初期化段
階中は、基準回路は不確実に動作する。更に、電源電圧
が所定レベルに決して達しないとすると、基準回路のそ
れ以上の使用を阻止することは有用である。
【００１４】１ないし１０μｓのオーダーの、いわゆる
高速ランプ電圧では、電源電圧が所要のレベルに迅速に
達するとしても、基準回路を適切に起動させるための信
号はまだ設定されていないことがある。この場合には、
起動状態が設定されるまで基準回路の使用を阻止するこ
とが望ましい。
高速ランプ電圧では、電源電圧が所要のレベルに迅速に
達するとしても、基準回路を適切に起動させるための信
号はまだ設定されていないことがある。この場合には、
起動状態が設定されるまで基準回路の使用を阻止するこ
とが望ましい。
【００１５】本発明のある態様によれば、基準回路点に
基準電圧を発生するために構成された電圧基準回路にお
いて、この基準回路は、基準回路を起動させるための起
動回路と、イネイブル信号発生回路と、を含み、前記起
動回路は、パワーダウン状態では第１のレベルであり、
パワーアップ状態を開始した後では、適切な起動状態が
設定されたことを示す第２のレベルへ変化するアナログ
信号基準を発生するアナログ信号基準発生回路を含み、
前記アナログ信号基準発生回路は、第１の電圧と基準出
力回路点の間に接続された第１の抵抗性トランジスタ
と、第２の電圧と前記基準出力回路点の間に接続された
第２のダイオード接続されたトランジスタとを含み、そ
れによって、第１の電圧がパワーダウンレベルから上昇
するにつれて前記アナログ信号基準は増加し、前記第２
のレベルはダイオード接続されたトランジスタのしきい
値によって決定され、前記アナログ信号基準が第２のレ
ベルにある時に、前記イネイブル信号発生回路は前記ア
ナログ信号基準に応答してイネイブル信号を発生する、
基準回路点に基準電圧を発生するために構成された電圧
基準回路、が得られる。
基準電圧を発生するために構成された電圧基準回路にお
いて、この基準回路は、基準回路を起動させるための起
動回路と、イネイブル信号発生回路と、を含み、前記起
動回路は、パワーダウン状態では第１のレベルであり、
パワーアップ状態を開始した後では、適切な起動状態が
設定されたことを示す第２のレベルへ変化するアナログ
信号基準を発生するアナログ信号基準発生回路を含み、
前記アナログ信号基準発生回路は、第１の電圧と基準出
力回路点の間に接続された第１の抵抗性トランジスタ
と、第２の電圧と前記基準出力回路点の間に接続された
第２のダイオード接続されたトランジスタとを含み、そ
れによって、第１の電圧がパワーダウンレベルから上昇
するにつれて前記アナログ信号基準は増加し、前記第２
のレベルはダイオード接続されたトランジスタのしきい
値によって決定され、前記アナログ信号基準が第２のレ
ベルにある時に、前記イネイブル信号発生回路は前記ア
ナログ信号基準に応答してイネイブル信号を発生する、
基準回路点に基準電圧を発生するために構成された電圧
基準回路、が得られる。
【００１６】ここで説明する実施例では、基準回路が上
側電源レールと下側電源レールの間に接続される。基準
回路は、パワーダウン信号に応答するパワーアップ／パ
ワーダウン検出装置を含むことができる。上側電源レー
ルと前記下側電源レールとの間に電源電位を加えること
によって、またはパワーダウン信号の状態を変更するこ
とによって、パワーダウン状態からパワーアップ状態へ
入ることを開始できることが分かるであろう。それらの
状況の両方で、ランプ電圧は、基準回路と起動回路によ
って見られる。
側電源レールと下側電源レールの間に接続される。基準
回路は、パワーダウン信号に応答するパワーアップ／パ
ワーダウン検出装置を含むことができる。上側電源レー
ルと前記下側電源レールとの間に電源電位を加えること
によって、またはパワーダウン信号の状態を変更するこ
とによって、パワーダウン状態からパワーアップ状態へ
入ることを開始できることが分かるであろう。それらの
状況の両方で、ランプ電圧は、基準回路と起動回路によ
って見られる。
【００１７】イネイブル信号発生器は、電源電圧が所定
レベルを超えた時のみ、イネイブル信号を発生する検出
装置を含むことが好ましい。これは、いわゆる遅いラン
プ電圧の場合にとくに有用である。検出装置は、負ｐチ
ャネル・トランジスタとすることができる。
レベルを超えた時のみ、イネイブル信号を発生する検出
装置を含むことが好ましい。これは、いわゆる遅いラン
プ電圧の場合にとくに有用である。検出装置は、負ｐチ
ャネル・トランジスタとすることができる。
【００１８】そのようなイネイブル信号発生回路を設け
ることによって、電源電圧が所定レベルに達し、起動回
路を確実に正しく動作させるために十分なレベルにアナ
ログ信号が達した時のみ、イネイブル信号が発生される
ようにされる。したがって、この状態に達する前に、ま
たはこの状態に全く達しないとすると、他の回路が不確
実な領域で動作しないように、その回路を不能にするこ
とが可能である。
ることによって、電源電圧が所定レベルに達し、起動回
路を確実に正しく動作させるために十分なレベルにアナ
ログ信号が達した時のみ、イネイブル信号が発生される
ようにされる。したがって、この状態に達する前に、ま
たはこの状態に全く達しないとすると、他の回路が不確
実な領域で動作しないように、その回路を不能にするこ
とが可能である。
【００１９】ここで説明する実施例では、アナログ信号
基準発生回路は、第１の電圧と基準出力回路点の間に接
続された第１の抵抗性トランジスタと、第２の電圧と前
記基準出力回路点の間に接続された第２のダイオード接
続されたトランジスタとを含み、それによって、電源電
圧が上昇するにつれて前記アナログ基準信号は増加し、
アナログ基準信号の第２のレベルはダイオード接続され
たトランジスタのしきい値によって決定される。ここで
説明する実施例では、第１の電圧は電源電圧であり、第
２の電圧はアースである。第２のレベルが２つのしきい
値電圧、すなわち、２Ｖまたは２．２Ｖ、であるよう
に、直列の２つのダイオード接続されたトランジスタを
設けることができる。
基準発生回路は、第１の電圧と基準出力回路点の間に接
続された第１の抵抗性トランジスタと、第２の電圧と前
記基準出力回路点の間に接続された第２のダイオード接
続されたトランジスタとを含み、それによって、電源電
圧が上昇するにつれて前記アナログ基準信号は増加し、
アナログ基準信号の第２のレベルはダイオード接続され
たトランジスタのしきい値によって決定される。ここで
説明する実施例では、第１の電圧は電源電圧であり、第
２の電圧はアースである。第２のレベルが２つのしきい
値電圧、すなわち、２Ｖまたは２．２Ｖ、であるよう
に、直列の２つのダイオード接続されたトランジスタを
設けることができる。
【００２０】本発明の基準回路は、検出すべき電圧から
得た入力電圧を１つの入力端子に受け、他の入力端子に
本発明の基準回路から得た基準電圧を受ける比較器を備
える電圧検出回路においてとくに有用である。この状況
では、基準回路が正しく起動するまで比較器が動作不能
にされるように、比較器はイネイブル信号発生回路から
イネイブル信号を受けることができる。これによって、
電源電圧の上昇中の重要な時刻に比較器が誤った信号を
発生しないようにされる。
得た入力電圧を１つの入力端子に受け、他の入力端子に
本発明の基準回路から得た基準電圧を受ける比較器を備
える電圧検出回路においてとくに有用である。この状況
では、基準回路が正しく起動するまで比較器が動作不能
にされるように、比較器はイネイブル信号発生回路から
イネイブル信号を受けることができる。これによって、
電源電圧の上昇中の重要な時刻に比較器が誤った信号を
発生しないようにされる。
【００２１】検出すべき電圧が電源電圧である場合に、
本発明はとくに有用である。基準回路に電源電圧が加え
られた後で、基準回路は起動を開始するが、安定にされ
た基準レベルに達するまでに、依然として何マイクロ秒
か要することがある。この時間中に基準電圧がそれの正
しい値より低いとすると、電源電圧の正常なレベルより
はるかに低い基準電圧が、電圧検出回路によって適切で
あるとして検出されることがある危険が存在する。
本発明はとくに有用である。基準回路に電源電圧が加え
られた後で、基準回路は起動を開始するが、安定にされ
た基準レベルに達するまでに、依然として何マイクロ秒
か要することがある。この時間中に基準電圧がそれの正
しい値より低いとすると、電源電圧の正常なレベルより
はるかに低い基準電圧が、電圧検出回路によって適切で
あるとして検出されることがある危険が存在する。
【００２２】これを阻止するために、本発明の実施例
は、基準回路の起動中は第１の論理レベルに維持され、
その後で基準値が設定された時に第２の論理レベルを得
るロック信号を発生するロック信号発生回路と、ロック
トランジスタとを含み、このロックトランジスタは制御
可能な回路点と制御可能な経路とを有し、前記回路点は
前記ロック信号を受けるために接続され、前記経路は起
動電圧レベルと前記基準回路点の間に接続され、前記起
動電圧レベルは前記安定な基準値と少なくとも同じ値で
あり、それによって基準電圧が回路の起動中に起動電圧
レベルに保持される。
は、基準回路の起動中は第１の論理レベルに維持され、
その後で基準値が設定された時に第２の論理レベルを得
るロック信号を発生するロック信号発生回路と、ロック
トランジスタとを含み、このロックトランジスタは制御
可能な回路点と制御可能な経路とを有し、前記回路点は
前記ロック信号を受けるために接続され、前記経路は起
動電圧レベルと前記基準回路点の間に接続され、前記起
動電圧レベルは前記安定な基準値と少なくとも同じ値で
あり、それによって基準電圧が回路の起動中に起動電圧
レベルに保持される。
【００２３】電源電圧は、基準回路によって発生された
基準電圧の安定な基準値より常に高いから、基準回路の
電源電圧から起動電圧レベルを得ることができるために
便利である。
基準電圧の安定な基準値より常に高いから、基準回路の
電源電圧から起動電圧レベルを得ることができるために
便利である。
【００２４】ロック信号発生回路は、起動中に前記第１
の論理レベルの起動信号を発生する起動回路と、第１の
インバータと第２のインバータとを備えるロック発生器
とを含み、第１のインバータは前記起動信号を受けるた
めに結合され、第２のインバータは前記ロック信号を発
生するために構成される。
の論理レベルの起動信号を発生する起動回路と、第１の
インバータと第２のインバータとを備えるロック発生器
とを含み、第１のインバータは前記起動信号を受けるた
めに結合され、第２のインバータは前記ロック信号を発
生するために構成される。
【００２５】この構成は、ロック発生器によって発生さ
れたロック信号が、起動信号自体を用いるよりも深く、
かつ迅速にロックトランジスタをターンオンするという
利点を持つ。したがって、基準回路がターンオンされて
から非常に短い時間の後で、ロックトランジスタは作動
させられて基準電圧を起動電圧レベルに保持する。
れたロック信号が、起動信号自体を用いるよりも深く、
かつ迅速にロックトランジスタをターンオンするという
利点を持つ。したがって、基準回路がターンオンされて
から非常に短い時間の後で、ロックトランジスタは作動
させられて基準電圧を起動電圧レベルに保持する。
【００２６】起動信号がロック発生器を作動させるため
に十分低くなる必要がないように、第１のインバータは
高い引き外し点を持つためにスキューされることが好ま
しい。
に十分低くなる必要がないように、第１のインバータは
高い引き外し点を持つためにスキューされることが好ま
しい。
【００２７】ロックトランジスタはｐチャネルＭＯＳＦ
ＥＴ装置とすることができ、それのゲートはロック信号
を受けるために接続され、それのソースは起動電圧レベ
ルに接続され、それのゲートは基準回路点に接続され
る。
ＥＴ装置とすることができ、それのゲートはロック信号
を受けるために接続され、それのソースは起動電圧レベ
ルに接続され、それのゲートは基準回路点に接続され
る。
【００２８】基準回路をターンオンするために電源電圧
が基準回路に加えられると、基準回路点における電圧を
予測できない点まで電源電圧が上昇する期間である初期
段階が存在する。その後で、ある中間値からそれの正し
い安定値まで徐々に上昇する。この起動段階中は、起動
信号が低いと、ロック信号も低く、基準回路点を起動電
圧レベルにクランプするように、ロック信号が発生され
る。これによって基準電圧が起動電圧レベルより低くな
ることができないようにされる。安定な基準値より高
い、基準回路への電源電圧から起動電圧レベルが取り出
されるということは、基準電圧が、より低い値から安定
な値まで上昇するのではなくて、起動電圧レベルからそ
れの安定な値まで降下することを意味する。
が基準回路に加えられると、基準回路点における電圧を
予測できない点まで電源電圧が上昇する期間である初期
段階が存在する。その後で、ある中間値からそれの正し
い安定値まで徐々に上昇する。この起動段階中は、起動
信号が低いと、ロック信号も低く、基準回路点を起動電
圧レベルにクランプするように、ロック信号が発生され
る。これによって基準電圧が起動電圧レベルより低くな
ることができないようにされる。安定な基準値より高
い、基準回路への電源電圧から起動電圧レベルが取り出
されるということは、基準電圧が、より低い値から安定
な値まで上昇するのではなくて、起動電圧レベルからそ
れの安定な値まで降下することを意味する。
【００２９】
【発明の実施の形態】図２は、３種類の電源電圧レベル
を検出できる電圧検出回路を示す。この電圧検出回路
は、第１の比較器８と、第２の比較器１０と、第３の比
較器１２とを含む。各比較器は、基準電圧ＶＢＧをバン
ドギャップ比較器基準回路１４から受ける。各比較器
８、１０、１２は、イネイブル論理１６からイネイブル
信号ＥＮも受ける。イネイブル信号ＥＮは、ここで詳し
く説明するように、回路の初期化段階中に比較器８、１
０、１２を動作不能にするために発生される。第１の比
較器８は、電源電圧がある適切なレベルより低く降下し
た時を検出する出力信号ＬＯＷ Ｖｃｃを発生する。こ
れを行うために、その比較器はそれの基準電圧Ｖ
ＢＧを、電源電圧Ｖｃｃから、通常はアースである低い
方の電源電圧レールＶｓｓに接続されている抵抗列２０
を介して得られる電圧Ｖ１と比較する。抵抗列２０は３
個の抵抗２２、２４、２６を有し、抵抗２２と２４の間
の回路点２８から電圧Ｖ１を得る。
を検出できる電圧検出回路を示す。この電圧検出回路
は、第１の比較器８と、第２の比較器１０と、第３の比
較器１２とを含む。各比較器は、基準電圧ＶＢＧをバン
ドギャップ比較器基準回路１４から受ける。各比較器
８、１０、１２は、イネイブル論理１６からイネイブル
信号ＥＮも受ける。イネイブル信号ＥＮは、ここで詳し
く説明するように、回路の初期化段階中に比較器８、１
０、１２を動作不能にするために発生される。第１の比
較器８は、電源電圧がある適切なレベルより低く降下し
た時を検出する出力信号ＬＯＷ Ｖｃｃを発生する。こ
れを行うために、その比較器はそれの基準電圧Ｖ
ＢＧを、電源電圧Ｖｃｃから、通常はアースである低い
方の電源電圧レールＶｓｓに接続されている抵抗列２０
を介して得られる電圧Ｖ１と比較する。抵抗列２０は３
個の抵抗２２、２４、２６を有し、抵抗２２と２４の間
の回路点２８から電圧Ｖ１を得る。
【００３０】第２の比較器１０は、チップの電源動作範
囲（すなわち、３Ｖ±０．３Ｖまたは５Ｖ±０．５Ｖ）
を示す出力信号Ｖｃｃ３Ｖを発生する。このために、第
２の比較器１０は入力電圧Ｖ２を、抵抗列２０の抵抗２
４と２６との間の第２の回路点３０から受ける。
囲（すなわち、３Ｖ±０．３Ｖまたは５Ｖ±０．５Ｖ）
を示す出力信号Ｖｃｃ３Ｖを発生する。このために、第
２の比較器１０は入力電圧Ｖ２を、抵抗列２０の抵抗２
４と２６との間の第２の回路点３０から受ける。
【００３１】第３の比較器１２は、第２の電源Ｖｐｐの
障害を示す信号ＬＯＷ Ｖｐｐを発生する。その電源
は、チップのいくつかの動作のために使用する電源であ
って、その電圧はＶｃｃより一般に高く、通常は１２Ｖ
である。そのために、第３の比較器１２には、第２の電
源電圧ＶｐｐとＶｓｓとの間に接続されている抵抗列３
２から得られる。
障害を示す信号ＬＯＷ Ｖｐｐを発生する。その電源
は、チップのいくつかの動作のために使用する電源であ
って、その電圧はＶｃｃより一般に高く、通常は１２Ｖ
である。そのために、第３の比較器１２には、第２の電
源電圧ＶｐｐとＶｓｓとの間に接続されている抵抗列３
２から得られる。
【００３２】本発明は、図２に示す出力信号を任意の１
つまたは複数個を発生するために応用でき、したがっ
て、３つの比較器の全てが存在する場合に限定されるも
のではないことが容易にわかるであろう。
つまたは複数個を発生するために応用でき、したがっ
て、３つの比較器の全てが存在する場合に限定されるも
のではないことが容易にわかるであろう。
【００３３】第１の比較器に保証された電源３４から電
力が供給される。その電源は、図２に信号ＬＯＷＶ Ｓ
ＵＰとして示されている最低電圧を少なくとも維持す
る。第２の比較器１０と第３の比較器１３は、電源電圧
Ｖｃｃをおのおの受ける。
力が供給される。その電源は、図２に信号ＬＯＷＶ Ｓ
ＵＰとして示されている最低電圧を少なくとも維持す
る。第２の比較器１０と第３の比較器１３は、電源電圧
Ｖｃｃをおのおの受ける。
【００３４】図３は、バンドギャップ基準回路１４の回
路図を示す。このバンドギャップ基準回路１４は、正入
力端子５４と負入力端子５６を有する演算増幅器５２を
含む。演算増幅器５２の出力信号Ｉｏｕｔが第１の抵抗
列６０と第２の抵抗列６２の間の共通回路点５８に供給
される。第１の抵抗列６０は、第１の抵抗６４と、第２
の抵抗６６と、ダイオード接続された第１のバイポーラ
・トランジスタＱ１とを含む。第２の抵抗列６２は、第
１の抵抗６８と、ダイオード接続された第２のバイポー
ラ・トランジスタＱ２とを含む。演算増幅器５２の正入
力端子５４が、第１の抵抗列６０は、第１の抵抗６４と
第２の抵抗６６の中間回路点７０から入力を受ける。演
算増幅器５２の負入力端子５６が、第２の抵抗列６２の
第１の抵抗６８とダイオード接続された第２のバイポー
ラ・トランジスタＱ２の中間回路点７２から入力を受け
る。バイポーラ・トランジスタのコレクタが、通常はア
ースである、下側電源レールＶｓｓに接続される。演算
増幅器は電源電圧Ｖｃｃを受け、線５７におけるパワー
ダウン信号ＰＷＤによってパワーダウンできる。バンド
ギャップ基準回路の動作は当業者には周知であって、こ
の明細書の初めの部分で概略説明した。帰還のために、
帰還信号Ｉｏｕｔが、温度および動作条件とは独立して
いる安定な基準レベルを達成する。バンドギャップ基準
回路１４から基準回路点５９に供給される基準電圧Ｖ
ＧＢ出力は、抵抗ＲｏｕｔとコンデンサＣｏｕｔを備え
るフィルタを介して共通回路点５８におけるレベルから
得られる。
路図を示す。このバンドギャップ基準回路１４は、正入
力端子５４と負入力端子５６を有する演算増幅器５２を
含む。演算増幅器５２の出力信号Ｉｏｕｔが第１の抵抗
列６０と第２の抵抗列６２の間の共通回路点５８に供給
される。第１の抵抗列６０は、第１の抵抗６４と、第２
の抵抗６６と、ダイオード接続された第１のバイポーラ
・トランジスタＱ１とを含む。第２の抵抗列６２は、第
１の抵抗６８と、ダイオード接続された第２のバイポー
ラ・トランジスタＱ２とを含む。演算増幅器５２の正入
力端子５４が、第１の抵抗列６０は、第１の抵抗６４と
第２の抵抗６６の中間回路点７０から入力を受ける。演
算増幅器５２の負入力端子５６が、第２の抵抗列６２の
第１の抵抗６８とダイオード接続された第２のバイポー
ラ・トランジスタＱ２の中間回路点７２から入力を受け
る。バイポーラ・トランジスタのコレクタが、通常はア
ースである、下側電源レールＶｓｓに接続される。演算
増幅器は電源電圧Ｖｃｃを受け、線５７におけるパワー
ダウン信号ＰＷＤによってパワーダウンできる。バンド
ギャップ基準回路の動作は当業者には周知であって、こ
の明細書の初めの部分で概略説明した。帰還のために、
帰還信号Ｉｏｕｔが、温度および動作条件とは独立して
いる安定な基準レベルを達成する。バンドギャップ基準
回路１４から基準回路点５９に供給される基準電圧Ｖ
ＧＢ出力は、抵抗ＲｏｕｔとコンデンサＣｏｕｔを備え
るフィルタを介して共通回路点５８におけるレベルから
得られる。
【００３５】演算増幅器５２は、起動信号ＳＴＡＲＴＵ
Ｐとバイアス基準信号ＢＩＡＳ ＲＥＦを発生する回路
も含む。線７４における起動信号は、ロック発生器回路
７６に供給される。ロック発生器回路７６はそれの電力
を上側電源レールＶｃｃから受け、ロック信号を線７８
に発生する。ロック信号は第１のｐチャネルＭＯＳＦＥ
Ｔ８０のゲートと、第２のｐチャネルＭＯＳＦＥＴ８２
とに供給される。ＭＯＳＦＥＴ８０は、上側電源レール
Ｖｃｃと共通接続回路点５８の間に接続され、ＭＯＳＦ
ＥＴ８２は、上側電源レールＶｃｃと基準回路点５９の
間に接続される。
Ｐとバイアス基準信号ＢＩＡＳ ＲＥＦを発生する回路
も含む。線７４における起動信号は、ロック発生器回路
７６に供給される。ロック発生器回路７６はそれの電力
を上側電源レールＶｃｃから受け、ロック信号を線７８
に発生する。ロック信号は第１のｐチャネルＭＯＳＦＥ
Ｔ８０のゲートと、第２のｐチャネルＭＯＳＦＥＴ８２
とに供給される。ＭＯＳＦＥＴ８０は、上側電源レール
Ｖｃｃと共通接続回路点５８の間に接続され、ＭＯＳＦ
ＥＴ８２は、上側電源レールＶｃｃと基準回路点５９の
間に接続される。
【００３６】線８４における信号ＢＩＡＳ ＲＥＦは、
イネイブル論理１６に供給される。
イネイブル論理１６に供給される。
【００３７】図４は、演算増幅器５２のトランジスタで
構成した回路図を示す。この演算増幅器は、既知の増幅
器回路を有する。この増幅器回路では、段１の回路が、
ソース結合されたｐチャネル・トランジスタ８６、８８
を備えたロングテール対（ｌｏｎｇ−ｔａｉｌｅｄ ｐ
ａｉｒ）を含む。トランジスタ８８は正入力端子５４と
して機能し、トランジスタ８６は負入力端子５６として
機能する。ロングテール対のトランジスタ８６、８８の
ドレインは、電流ミラートランジスタ９０、９２にそれ
ぞれ接続される。トランジスタ８６、８８のソースは、
ｐチャネル・トランジスタ９４に共通に接続される。ト
ランジスタ９４のソースは上側電源レールＶｃｃに接続
され、それのゲートは増幅器回路の出力線９６に接続さ
れる。その増幅器回路は段２回路１０３を含む。この回
路は本発明の構成部分ではないから、ここでは説明しな
い。出力線９６における信号Ｖｏｕｔは、ｐチャネル出
力トランジスタ９８のゲートに供給される。このトラン
ジスタのソースは上側電源レールＶｃｃに接続され、そ
れのドレインは帰還電流を供給するために接続される。
構成した回路図を示す。この演算増幅器は、既知の増幅
器回路を有する。この増幅器回路では、段１の回路が、
ソース結合されたｐチャネル・トランジスタ８６、８８
を備えたロングテール対（ｌｏｎｇ−ｔａｉｌｅｄ ｐ
ａｉｒ）を含む。トランジスタ８８は正入力端子５４と
して機能し、トランジスタ８６は負入力端子５６として
機能する。ロングテール対のトランジスタ８６、８８の
ドレインは、電流ミラートランジスタ９０、９２にそれ
ぞれ接続される。トランジスタ８６、８８のソースは、
ｐチャネル・トランジスタ９４に共通に接続される。ト
ランジスタ９４のソースは上側電源レールＶｃｃに接続
され、それのゲートは増幅器回路の出力線９６に接続さ
れる。その増幅器回路は段２回路１０３を含む。この回
路は本発明の構成部分ではないから、ここでは説明しな
い。出力線９６における信号Ｖｏｕｔは、ｐチャネル出
力トランジスタ９８のゲートに供給される。このトラン
ジスタのソースは上側電源レールＶｃｃに接続され、そ
れのドレインは帰還電流を供給するために接続される。
【００３８】演算増幅器は、起動回路も含む。この起動
回路は、バイアス基準発生器回路１０１と、抵抗トラン
ジスタ１００と、バイアストランジスタ１０２と、起動
トランジスタ１０４とによって構成される。線５７にお
けるパワーダウン信号ＰＷＤから得た線１５９における
制御信号ｐｗｄに応答する第１のパワーダウン制御トラ
ンジスタ１０６と、第２のパワーダウン制御トランジス
タ１０８が上側電源レールＶｃｃと、出力線９６および
転送トランジスタ１００との間にそれぞれ接続される。
制御トランジスタ１０５と１０８は、ゲートに信号ＰＷ
Ｄを受ける。
回路は、バイアス基準発生器回路１０１と、抵抗トラン
ジスタ１００と、バイアストランジスタ１０２と、起動
トランジスタ１０４とによって構成される。線５７にお
けるパワーダウン信号ＰＷＤから得た線１５９における
制御信号ｐｗｄに応答する第１のパワーダウン制御トラ
ンジスタ１０６と、第２のパワーダウン制御トランジス
タ１０８が上側電源レールＶｃｃと、出力線９６および
転送トランジスタ１００との間にそれぞれ接続される。
制御トランジスタ１０５と１０８は、ゲートに信号ＰＷ
Ｄを受ける。
【００３９】バイアス基準発生器回路１０１は、信号Ｂ
ＩＡＳ ＲＥＦを線８４に発生する。線８４は、ゲート
電圧を抵抗トランジスタ１００に供給する。信号ＢＩＡ
ＳＲＥＦは電源電圧Ｖｃｃで置き換えることができる
が、電源電圧の広い範囲にわたって回路は良く動作しな
い。
ＩＡＳ ＲＥＦを線８４に発生する。線８４は、ゲート
電圧を抵抗トランジスタ１００に供給する。信号ＢＩＡ
ＳＲＥＦは電源電圧Ｖｃｃで置き換えることができる
が、電源電圧の広い範囲にわたって回路は良く動作しな
い。
【００４０】バイアストランジスタ１０２のソースは上
側電源レールＶｃｃに接続され、それのゲートは増幅器
回路の出力線９８に接続され、それのドレインは、第２
の制御トランジスタ１０８のドレインと一緒に起動信号
出力線７４に接続される。起動トランジスタ１０４のゲ
ートが線７４から起動信号を受けるために接続され、そ
れのソースが上側電源レールＶｃｃに接続され、それの
ドレインは段２回路１０３に接続される。
側電源レールＶｃｃに接続され、それのゲートは増幅器
回路の出力線９８に接続され、それのドレインは、第２
の制御トランジスタ１０８のドレインと一緒に起動信号
出力線７４に接続される。起動トランジスタ１０４のゲ
ートが線７４から起動信号を受けるために接続され、そ
れのソースが上側電源レールＶｃｃに接続され、それの
ドレインは段２回路１０３に接続される。
【００４１】正常な動作では、バイアストランジスタ１
０２は電流源として動作し、抵抗トランジスタ１００が
吸収できる電流より多くの電流を供給しようとし、それ
によって線７４における起動信号を高いレベルに維持す
る。しかし、起動中は増幅器回路９６の出力端子におけ
る信号Ｖｏｕｔは高く、そのためにｐチャネル・トラン
ジスタを流れる電流はほぼ零である。したがって、抵抗
トランジスタ１００は線７４における起動信号を低く引
き下げることができる。それによって起動トランジスタ
１０４はターンオンさせられ、そのために段２回路１０
３が高く引き上げられる。それによって信号Ｖｏｕｔが
低くされる。そうすると、バイアストランジスタを含む
ｐチャネル・トランジスタに電流が流される。演算増幅
器５２は帰還電流Ｉｏｕｔも発生する。その帰還電流は
抵抗列６０、６２を介して演算増幅器の正入力端子と負
入力端子に帰還される。
０２は電流源として動作し、抵抗トランジスタ１００が
吸収できる電流より多くの電流を供給しようとし、それ
によって線７４における起動信号を高いレベルに維持す
る。しかし、起動中は増幅器回路９６の出力端子におけ
る信号Ｖｏｕｔは高く、そのためにｐチャネル・トラン
ジスタを流れる電流はほぼ零である。したがって、抵抗
トランジスタ１００は線７４における起動信号を低く引
き下げることができる。それによって起動トランジスタ
１０４はターンオンさせられ、そのために段２回路１０
３が高く引き上げられる。それによって信号Ｖｏｕｔが
低くされる。そうすると、バイアストランジスタを含む
ｐチャネル・トランジスタに電流が流される。演算増幅
器５２は帰還電流Ｉｏｕｔも発生する。その帰還電流は
抵抗列６０、６２を介して演算増幅器の正入力端子と負
入力端子に帰還される。
【００４２】転送トランジスタ１００の電流吸収効果を
克服するために、バイアストランジスタ１０２が十分深
くターンオンされるまで、起動信号７４は低いままであ
る。回路が正しく起動すると、その回路はその信号を高
いレベルに変更する。この回路の構成は、正しい動作を
確実に行わせるために基準電圧ＶＢＧを、その時までに
十分高い電圧であるようにするようなものである。
克服するために、バイアストランジスタ１０２が十分深
くターンオンされるまで、起動信号７４は低いままであ
る。回路が正しく起動すると、その回路はその信号を高
いレベルに変更する。この回路の構成は、正しい動作を
確実に行わせるために基準電圧ＶＢＧを、その時までに
十分高い電圧であるようにするようなものである。
【００４３】図５は、ロック発生器回路７６をトランジ
スタで構成した例の回路図を示す。この回路は、第１の
インバータ１１０と第２のインバータ１１２とを備え
る。第１のインバータは起動信号を線７４から受け、そ
れの出力を第２のインバータに供給する。第２のインバ
ータは、それの出力としてロック信号を線７８に供給す
る。インバータは、上側電源レールＶｃｃとの電圧Ｖｓ
ｓの間に接続される。図５の回路は、装置が起動状態に
ある時、すなわち、起動信号が低い時、はロック信号も
常に低いように、起動信号からロック信号を発生するよ
うに動作することが容易にわかるであろう。図３を再び
参照して、この図は、ロック信号が低くなると、ｐチャ
ネル・トランジスタ８０、８２が、共通回路点５８およ
び基準回路点５９それぞれにおける基準レベルをＶｃｃ
にクランプする。
スタで構成した例の回路図を示す。この回路は、第１の
インバータ１１０と第２のインバータ１１２とを備え
る。第１のインバータは起動信号を線７４から受け、そ
れの出力を第２のインバータに供給する。第２のインバ
ータは、それの出力としてロック信号を線７８に供給す
る。インバータは、上側電源レールＶｃｃとの電圧Ｖｓ
ｓの間に接続される。図５の回路は、装置が起動状態に
ある時、すなわち、起動信号が低い時、はロック信号も
常に低いように、起動信号からロック信号を発生するよ
うに動作することが容易にわかるであろう。図３を再び
参照して、この図は、ロック信号が低くなると、ｐチャ
ネル・トランジスタ８０、８２が、共通回路点５８およ
び基準回路点５９それぞれにおける基準レベルをＶｃｃ
にクランプする。
【００４４】図５において、線７４における起動信号が
回路を作動させるために十分低くなる必要はないよう
に、第１のインバータ１１０は高い引き外し点を持つ。
こうすると、ロックトランジスタ８０、８２がより迅速
にターンオンされるので有利である。しかし、スキュー
されない実現が可能である。
回路を作動させるために十分低くなる必要はないよう
に、第１のインバータ１１０は高い引き外し点を持つ。
こうすると、ロックトランジスタ８０、８２がより迅速
にターンオンされるので有利である。しかし、スキュー
されない実現が可能である。
【００４５】起動中に、共通回路点５８と基準回路点５
９とを電源電圧Ｖｃｃにクランプするために、起動信号
自体をｐチャネル・トランジスタ８０、８２に直接供給
できることが容易にわかるであろう。しかし、別々のロ
ック発生器を設けることによって、起動信号自体を単に
用いるよりも深く、かつ迅速にロックトランジスタ８
０、８２をターンオンできる。
９とを電源電圧Ｖｃｃにクランプするために、起動信号
自体をｐチャネル・トランジスタ８０、８２に直接供給
できることが容易にわかるであろう。しかし、別々のロ
ック発生器を設けることによって、起動信号自体を単に
用いるよりも深く、かつ迅速にロックトランジスタ８
０、８２をターンオンできる。
【００４６】抵抗ＲｏｕｔとコンデンサＣｏｕｔとで構
成されているフィルタのＲＣ時定数の作用のために、共
通回路点５８がパワーダウン値から安定な基準値まであ
る率で上昇している間に、基準回路点５９における電圧
がパワーダウン値から安定な基準値までその率より低い
率で上昇することが容易にわかるであろう。したがっ
て、この回路にｐチャネル・トランジスタ８０と８２と
を示しているが、本発明の最も重要な効果は、バンドギ
ャップ基準回路の基準回路点５９を起動中にクランプす
るｐチャネル・トランジスタ８２によって達成されるこ
とに注目すべきである。ｐチャネル・トランジスタ８０
は希望によって使用できる。
成されているフィルタのＲＣ時定数の作用のために、共
通回路点５８がパワーダウン値から安定な基準値まであ
る率で上昇している間に、基準回路点５９における電圧
がパワーダウン値から安定な基準値までその率より低い
率で上昇することが容易にわかるであろう。したがっ
て、この回路にｐチャネル・トランジスタ８０と８２と
を示しているが、本発明の最も重要な効果は、バンドギ
ャップ基準回路の基準回路点５９を起動中にクランプす
るｐチャネル・トランジスタ８２によって達成されるこ
とに注目すべきである。ｐチャネル・トランジスタ８０
は希望によって使用できる。
【００４７】次に、種々の信号についての電圧と時間と
の関係を示すグラフである図６を参照して、ロック信号
およびロックトランジスタの効果を説明する。図６で、
グラフ（ａ）は電源電圧Ｖｃｃを示し、グラフ（ｂ）は
ロック信号を示し、グラフ（ｃ）は基準電圧ＶＢＧを示
し、グラフ（ｄ）は、ロックトランジスタがない時に基
準回路点において優勢な電圧を示す。
の関係を示すグラフである図６を参照して、ロック信号
およびロックトランジスタの効果を説明する。図６で、
グラフ（ａ）は電源電圧Ｖｃｃを示し、グラフ（ｂ）は
ロック信号を示し、グラフ（ｃ）は基準電圧ＶＢＧを示
し、グラフ（ｄ）は、ロックトランジスタがない時に基
準回路点において優勢な電圧を示す。
【００４８】電圧Ｖｃｃは、初期化段階中に一定レベル
まで上昇する。その一定レベルは、通常は５Ｖのすぐ上
である。グラフ（ａ）は、完全Ｖｃｃまでのｌμｓの迅
速上昇を示す。電源電圧Ｖｃｃがそれの一定レベルに達
し、その後で高くなるまで、ロック信号（グラフ
（ｂ））は低いままである。ロック信号が低い間に、ロ
ックトランジスタ８０、８２はターンオンされるから、
基準電圧ＶＢＧは電源電圧に追従する。ロック信号が高
く（ほぼｌｕｓ）なると、ｐチャネル・ロックトランジ
スタがターンオフされて、基準電圧ＶＢＧが約１．２５
Ｖのそれの安定な値に落ち着くことを許す。
まで上昇する。その一定レベルは、通常は５Ｖのすぐ上
である。グラフ（ａ）は、完全Ｖｃｃまでのｌμｓの迅
速上昇を示す。電源電圧Ｖｃｃがそれの一定レベルに達
し、その後で高くなるまで、ロック信号（グラフ
（ｂ））は低いままである。ロック信号が低い間に、ロ
ックトランジスタ８０、８２はターンオンされるから、
基準電圧ＶＢＧは電源電圧に追従する。ロック信号が高
く（ほぼｌｕｓ）なると、ｐチャネル・ロックトランジ
スタがターンオフされて、基準電圧ＶＢＧが約１．２５
Ｖのそれの安定な値に落ち着くことを許す。
【００４９】グラフ（ｄ）は、ロックトランジスタが無
い時に基準電圧がどのように振舞うかを示す。電源電圧
Ｖｃｃが上昇すると、かなり奇妙な予測できない挙動が
行われ、その結果として基準電圧が低い値から安定な基
準レベルまで上昇することになる。先に述べたように、
これは望ましくない。
い時に基準電圧がどのように振舞うかを示す。電源電圧
Ｖｃｃが上昇すると、かなり奇妙な予測できない挙動が
行われ、その結果として基準電圧が低い値から安定な基
準レベルまで上昇することになる。先に述べたように、
これは望ましくない。
【００５０】図６に示すような種類の波形は、電源電圧
Ｖｃｃを一定に保ったまま、電源レールの間の電源電位
が加えられた結果、またはパワーダウン信号の状態が変
化したことによる結果であることが容易にわかるであろ
う次に、図７および図８を参照してバイアス基準信号と
イネイブル信号がどのようにして発生されるかについて
説明する。
Ｖｃｃを一定に保ったまま、電源レールの間の電源電位
が加えられた結果、またはパワーダウン信号の状態が変
化したことによる結果であることが容易にわかるであろ
う次に、図７および図８を参照してバイアス基準信号と
イネイブル信号がどのようにして発生されるかについて
説明する。
【００５１】図７は、バンドギャップ比較器をトランジ
スタで構成した例の回路図であって、図４に示す起動回
路の詳しい部分を除外して図示を簡単にし、その代わり
にバイアス基準発生回路１０１を詳細に示す。図７で類
似の参照番号は、図４における類似の部分を示す。
スタで構成した例の回路図であって、図４に示す起動回
路の詳しい部分を除外して図示を簡単にし、その代わり
にバイアス基準発生回路１０１を詳細に示す。図７で類
似の参照番号は、図４における類似の部分を示す。
【００５２】図７から分かるように、バイアス基準発生
回路１０１は、ダイオード接続されたｎチャネルＭＯＳ
ＦＥＴの形の第１のバイアストランジスタ１３０と第２
のバイアストランジスタ１３２とを含む。それらのトラ
ンジスタは、電源レールＶｓｓとバイアス基準出力回路
点１３４の間に接続される。バイアス基準発生回路１０
１は、第３の抵抗ｐチャネルＭＯＳＦＥＴ１３６も含
む。このトランジスタのゲートは下側電源レールＶｓｓ
に接続され、それのソースは上側電源レールＶｃｃに接
続され、それのドレインは抵抗パワーダウンｐチャネル
・トランジスタ１３８のドレインに接続される。パワー
ダウン・トランジスタ１３８のゲートは、パワーダウン
信号ＰＷＤを受けるために線５７に接続され、それのド
レインはバイアス基準出力回路点１３４に接続される。
回路１０１は、ダイオード接続されたｎチャネルＭＯＳ
ＦＥＴの形の第１のバイアストランジスタ１３０と第２
のバイアストランジスタ１３２とを含む。それらのトラ
ンジスタは、電源レールＶｓｓとバイアス基準出力回路
点１３４の間に接続される。バイアス基準発生回路１０
１は、第３の抵抗ｐチャネルＭＯＳＦＥＴ１３６も含
む。このトランジスタのゲートは下側電源レールＶｓｓ
に接続され、それのソースは上側電源レールＶｃｃに接
続され、それのドレインは抵抗パワーダウンｐチャネル
・トランジスタ１３８のドレインに接続される。パワー
ダウン・トランジスタ１３８のゲートは、パワーダウン
信号ＰＷＤを受けるために線５７に接続され、それのド
レインはバイアス基準出力回路点１３４に接続される。
【００５３】電源電圧Ｖｃｃが加えられると、またはパ
ワーダウンモードを出た後で、線８４に存在するバイア
ス基準信号は低くなる。電源電圧Ｖｃｃが高くなると、
バイアス基準信号はｐチャネル・トランジスタ１３６、
１３８の動作によって、ｐチャネル・トランジスタ１３
２と１３０との組合わされたしきい値電圧またはＶｃｃ
の、いずれか低い方、に等しいしきい値レベルに達する
まで徐々に上昇する。
ワーダウンモードを出た後で、線８４に存在するバイア
ス基準信号は低くなる。電源電圧Ｖｃｃが高くなると、
バイアス基準信号はｐチャネル・トランジスタ１３６、
１３８の動作によって、ｐチャネル・トランジスタ１３
２と１３０との組合わされたしきい値電圧またはＶｃｃ
の、いずれか低い方、に等しいしきい値レベルに達する
まで徐々に上昇する。
【００５４】設計のパラメータに応じて装置１３８を省
くために抵抗ｐチャネル装置１３６のみを用いることが
可能である。
くために抵抗ｐチャネル装置１３６のみを用いることが
可能である。
【００５５】上記のように、線１３８に存在するバイア
ス基準信号は、イネイブル論理１６に供給される。これ
を図８を参照して詳しく説明する。線１３８に存在する
バイアス基準信号は、負入力トランジスタ１４４のゲー
トに供給される。ネイティブというのは、この素子にし
きい値が定められていないために、従来のＭＯＳＦＥＴ
より低いしきい値を持つことを意味する。ネイティブ・
トランジスタがゲートにおける破線で示されている。入
力トランジスタ１４４のソースが、ネイティブｎチャネ
ル抵抗トランジスタ１４６に接続される。そのトランジ
スタ１４６のドレインが下側電源レールＶｓｓに接続さ
れ、それのゲートが電源レールＶｃｃに接続される。入
力トランジスタ１４４のドレインがネイティブｐチャネ
ル検出トランジスタ１４８のドレインに接続され、その
トランジスタ１４８のソースが電源レールＶｃｃに接続
され、それのゲートが下側電源レールＶｓｓに接続され
る。入力トランジスタ１４４と抵抗トランジスタ１４６
との共通接続点１５０に、パワーオン・リセット信号Ｒ
ＯＲが発生される。この信号は、保証された電源ＬＯＷ
Ｖ ＳＵＰの出力端子と下側電源レールＶｓｓとの間に
直列接続されているトランジスタ１５２と１５４とを含
む第１のインバータに供給される。この第１のインバー
タの出力端子は、第２のインバータの入力端子に接続さ
れる。第２のインバータは第１のインバータと同様に、
保証された電源ＬＯＷＶ ＳＵＰの出力端子と下側電源
レールＶｓｓの間に直列接続されているトランジスタ１
５６と１５８とを含む。イネイブル信号ＥＮは、第２の
インバータの出力端子から取り出される。
ス基準信号は、イネイブル論理１６に供給される。これ
を図８を参照して詳しく説明する。線１３８に存在する
バイアス基準信号は、負入力トランジスタ１４４のゲー
トに供給される。ネイティブというのは、この素子にし
きい値が定められていないために、従来のＭＯＳＦＥＴ
より低いしきい値を持つことを意味する。ネイティブ・
トランジスタがゲートにおける破線で示されている。入
力トランジスタ１４４のソースが、ネイティブｎチャネ
ル抵抗トランジスタ１４６に接続される。そのトランジ
スタ１４６のドレインが下側電源レールＶｓｓに接続さ
れ、それのゲートが電源レールＶｃｃに接続される。入
力トランジスタ１４４のドレインがネイティブｐチャネ
ル検出トランジスタ１４８のドレインに接続され、その
トランジスタ１４８のソースが電源レールＶｃｃに接続
され、それのゲートが下側電源レールＶｓｓに接続され
る。入力トランジスタ１４４と抵抗トランジスタ１４６
との共通接続点１５０に、パワーオン・リセット信号Ｒ
ＯＲが発生される。この信号は、保証された電源ＬＯＷ
Ｖ ＳＵＰの出力端子と下側電源レールＶｓｓとの間に
直列接続されているトランジスタ１５２と１５４とを含
む第１のインバータに供給される。この第１のインバー
タの出力端子は、第２のインバータの入力端子に接続さ
れる。第２のインバータは第１のインバータと同様に、
保証された電源ＬＯＷＶ ＳＵＰの出力端子と下側電源
レールＶｓｓの間に直列接続されているトランジスタ１
５６と１５８とを含む。イネイブル信号ＥＮは、第２の
インバータの出力端子から取り出される。
【００５６】イネイブル論理は、リセットトランジスタ
１６０も含む。このトランジスタのソースは、パワーオ
ン・リセット信号ＰＯＲを受けるために接続され、それ
のドレインは下側電源レールＶｓｓに接続され、それの
ゲートは上側電源レールＶｃｃに接続される。
１６０も含む。このトランジスタのソースは、パワーオ
ン・リセット信号ＰＯＲを受けるために接続され、それ
のドレインは下側電源レールＶｓｓに接続され、それの
ゲートは上側電源レールＶｃｃに接続される。
【００５７】イネイブル論理１６は次のように動作す
る。
る。
【００５８】電源電圧Ｖｃｃの上の非常に小さい値で、
抵抗トランジスタ１４６はターンオンして、回路点１５
０における信号ＰＯＲを低く引き下げようとする。した
がって、保証された電源ＬＯＷＶ ＳＵＰの電圧が高い
ように、第２の電源電圧が存在するものとしても、信号
ＲＯＲは依然として低く、第１のインバータと第２のイ
ンバータとはイネイブル信号が低いように動作する。
抵抗トランジスタ１４６はターンオンして、回路点１５
０における信号ＰＯＲを低く引き下げようとする。した
がって、保証された電源ＬＯＷＶ ＳＵＰの電圧が高い
ように、第２の電源電圧が存在するものとしても、信号
ＲＯＲは依然として低く、第１のインバータと第２のイ
ンバータとはイネイブル信号が低いように動作する。
【００５９】徐々に（〜１ｍｓ）上昇する電源電圧に対
して、および１．７Ｖより低い電源電圧の全ての値に対
して（あらゆるものが信頼できない時に）、イネイブル
信号は低いままであるように、約１．７Ｖのしきい値電
圧を有する。したがって、比較器は動作不能にされる。
ネイティブｐチャネル装置を使用できないとすると、同
じ効果を達成するために別の装置を使用できる。最初の
上昇では、電源電圧Ｖｃｃがそれの最終のレベルをほと
んど瞬時に達成するような上昇率である。したがって、
それより高い上昇率（≦１μｓ）では、トランジスタ１
４８を省くことができる。
して、および１．７Ｖより低い電源電圧の全ての値に対
して（あらゆるものが信頼できない時に）、イネイブル
信号は低いままであるように、約１．７Ｖのしきい値電
圧を有する。したがって、比較器は動作不能にされる。
ネイティブｐチャネル装置を使用できないとすると、同
じ効果を達成するために別の装置を使用できる。最初の
上昇では、電源電圧Ｖｃｃがそれの最終のレベルをほと
んど瞬時に達成するような上昇率である。したがって、
それより高い上昇率（≦１μｓ）では、トランジスタ１
４８を省くことができる。
【００６０】約１．７Ｖより高い電源電圧Ｖｃｃの値の
場合には、信号ＰＯＲの状態は線８４における基準信号
の状態に依存する。バイアス基準信号がそれの高いレベ
ル（図５における２つのｎチャネル・トランジスタ１３
０、１３２のしきい値電圧、またはＶｃｃのいずれか低
い方）に達すると、もちろんＶｃｃが１．７Ｖより高い
ならば、信号ＰＯＲは入力トランジスタ１４４の作用に
よって高く引き上げられる。したがって、第１のインバ
ータの出力が低く、イネイブル信号が高いように、信号
ＰＯＲは高い。
場合には、信号ＰＯＲの状態は線８４における基準信号
の状態に依存する。バイアス基準信号がそれの高いレベ
ル（図５における２つのｎチャネル・トランジスタ１３
０、１３２のしきい値電圧、またはＶｃｃのいずれか低
い方）に達すると、もちろんＶｃｃが１．７Ｖより高い
ならば、信号ＰＯＲは入力トランジスタ１４４の作用に
よって高く引き上げられる。したがって、第１のインバ
ータの出力が低く、イネイブル信号が高いように、信号
ＰＯＲは高い。
【００６１】信号ＰＯＲは、Ｖｃｃまでは高くならない
ことは明らかである。第１のインバータおよび第２のイ
ンバータのための電源ＬＯＷＶ ＳＵＰの電圧は、第２
の電源電圧Ｖｐｐが存在するならば、Ｖｃｃよりかなり
高くできるから、トランジスタ１５２を抵抗性にするこ
とによって、第１のインバータがスキューされる。これ
によって、インバータを依然として切り替えることがで
きる。
ことは明らかである。第１のインバータおよび第２のイ
ンバータのための電源ＬＯＷＶ ＳＵＰの電圧は、第２
の電源電圧Ｖｐｐが存在するならば、Ｖｃｃよりかなり
高くできるから、トランジスタ１５２を抵抗性にするこ
とによって、第１のインバータがスキューされる。これ
によって、インバータを依然として切り替えることがで
きる。
【００６２】イネイブル論理１６は、リセット装置１６
０を含む。このリセット装置は電源電圧Ｖｃｃが故障し
たときのみ使用できる。通常、信号ＰＯＲが電源電圧Ｖ
ｃｃより低いと、リセット装置１６０はオフである。し
かし、パワーオン・リセット信号ＰＯＲが電源電圧Ｖｃ
ｃより高いと、リセット装置１６０はターンオンされ
る。したがって、電源電圧が零であるとしても、リセッ
ト装置はＰＯＲ信号を電源電圧より高い１つのしきい値
電圧より高くない値にクランプする。保証された電源が
線ＬＯＷＶ ＳＵＰに電力を依然として供給すると仮定
すると、これは第１のインバータの出力を高くし、した
がってイネイブル信号を低くしたままにするためには十
分である。
０を含む。このリセット装置は電源電圧Ｖｃｃが故障し
たときのみ使用できる。通常、信号ＰＯＲが電源電圧Ｖ
ｃｃより低いと、リセット装置１６０はオフである。し
かし、パワーオン・リセット信号ＰＯＲが電源電圧Ｖｃ
ｃより高いと、リセット装置１６０はターンオンされ
る。したがって、電源電圧が零であるとしても、リセッ
ト装置はＰＯＲ信号を電源電圧より高い１つのしきい値
電圧より高くない値にクランプする。保証された電源が
線ＬＯＷＶ ＳＵＰに電力を依然として供給すると仮定
すると、これは第１のインバータの出力を高くし、した
がってイネイブル信号を低くしたままにするためには十
分である。
【００６３】次に、図９を参照して１ｍｓという低い上
昇率における図８のイネイブル信号発生回路の動作を説
明する。グラフ（ａ）は、線８４におけるバイアス基準
信号を示す。グラフ（ｂ）は、回路点１５０におけるパ
ワーオン・リセット信号を示す。グラフ（ｃ）は、イネ
イブル信号発生回路の第１のインバータと第２のインバ
ータとの間の回路点で得た信号を示す。図９には、電源
電圧Ｖｃｃが７Ｖまで上昇しているのが示されている
が、実際にはそれは通常は５Ｖまで上昇するだけであ
る。グラフ（ｃ）の信号の高いレベルは、それに応じて
変化する。
昇率における図８のイネイブル信号発生回路の動作を説
明する。グラフ（ａ）は、線８４におけるバイアス基準
信号を示す。グラフ（ｂ）は、回路点１５０におけるパ
ワーオン・リセット信号を示す。グラフ（ｃ）は、イネ
イブル信号発生回路の第１のインバータと第２のインバ
ータとの間の回路点で得た信号を示す。図９には、電源
電圧Ｖｃｃが７Ｖまで上昇しているのが示されている
が、実際にはそれは通常は５Ｖまで上昇するだけであ
る。グラフ（ｃ）の信号の高いレベルは、それに応じて
変化する。
【００６４】イネイブル信号発生回路からのイネイブル
信号出力は、グラフ（ｃ）に示す信号を反転したもので
あることが容易にわかるであろう。
信号出力は、グラフ（ｃ）に示す信号を反転したもので
あることが容易にわかるであろう。
【００６５】図９から容易にわかるように、イネイブル
信号発生回路の第１のインバータと第２のインバータと
の間の回路点Ｎにおける信号は、最初は高いレベルにあ
る。グラフ（ｄ）に示す電源電圧Ｖｃｃが上昇するにつ
れて、線８４におけるバイアス基準信号は最初は０Ｖで
あり、約１．０Ｖに達するまではＶｃｃである。その後
で、そのバイアス基準信号は、約２．２Ｖの第２のレベ
ルに達するまでＶｃｃに沿って上昇を開始する。これを
グラフ（ａ）に示す。電源電圧Ｖｃｃが１．７Ｖを超
え、ネイティブｎチャネル入力トランジスタ１４４のし
きい値電圧（公称０．４Ｖ）より高いバイアス基準信号
が存在すると、０Ｖであったパワーオン・リセット信号
が約１．２Ｖの値までの迅速な上昇を開始する。これ
は、トランジスタ１５２、１５４で形成された第１のイ
ンバータを切り替えさせて、回路点Ｎにおける高いレベ
ルをグラフ（ｃ）に示すように低いレベルまで低下させ
る。バイアス基準信号の最後の値は、トランジスタ１３
０、１３２のしきい値電圧によって設定される。トラン
ジスタ１５４のしきい値電圧は約１Ｖである、すなわ
ち、トランジスタ１３０に類似する。入力トランジスタ
１４４のしきい値電圧は、約０．４Ｖであり、すなわ
ち、トランジスタ１３２のそれより低い。トランジスタ
１５４のゲートに１，２Ｖの比較的低い電圧が加えられ
たとしても、トランジスタ１５４が回路点Ｎのレベルを
引き下げるように、トランジスタ１５２、１５４の寸法
が選択される。パワーオンリセット信号ＰＯＲのレベル
は、トランジスタ１５４をターンオンするために十分で
ある。その理由は、トランジスタ１４４がネイティブト
ランジスタで、上記のようにバイアス基準のレベルを部
分的に決定する正常なトランジスタ１３２のしきい値よ
り低いしきい値を有するからである。
信号発生回路の第１のインバータと第２のインバータと
の間の回路点Ｎにおける信号は、最初は高いレベルにあ
る。グラフ（ｄ）に示す電源電圧Ｖｃｃが上昇するにつ
れて、線８４におけるバイアス基準信号は最初は０Ｖで
あり、約１．０Ｖに達するまではＶｃｃである。その後
で、そのバイアス基準信号は、約２．２Ｖの第２のレベ
ルに達するまでＶｃｃに沿って上昇を開始する。これを
グラフ（ａ）に示す。電源電圧Ｖｃｃが１．７Ｖを超
え、ネイティブｎチャネル入力トランジスタ１４４のし
きい値電圧（公称０．４Ｖ）より高いバイアス基準信号
が存在すると、０Ｖであったパワーオン・リセット信号
が約１．２Ｖの値までの迅速な上昇を開始する。これ
は、トランジスタ１５２、１５４で形成された第１のイ
ンバータを切り替えさせて、回路点Ｎにおける高いレベ
ルをグラフ（ｃ）に示すように低いレベルまで低下させ
る。バイアス基準信号の最後の値は、トランジスタ１３
０、１３２のしきい値電圧によって設定される。トラン
ジスタ１５４のしきい値電圧は約１Ｖである、すなわ
ち、トランジスタ１３０に類似する。入力トランジスタ
１４４のしきい値電圧は、約０．４Ｖであり、すなわ
ち、トランジスタ１３２のそれより低い。トランジスタ
１５４のゲートに１，２Ｖの比較的低い電圧が加えられ
たとしても、トランジスタ１５４が回路点Ｎのレベルを
引き下げるように、トランジスタ１５２、１５４の寸法
が選択される。パワーオンリセット信号ＰＯＲのレベル
は、トランジスタ１５４をターンオンするために十分で
ある。その理由は、トランジスタ１４４がネイティブト
ランジスタで、上記のようにバイアス基準のレベルを部
分的に決定する正常なトランジスタ１３２のしきい値よ
り低いしきい値を有するからである。
【図１】従来の電圧検出回路を示す回路図。
【図２】本発明の一実施例の検出回路のブロック図。
【図３】ロック発生回路を有するバンドギャップ基準回
路の回路図。
路の回路図。
【図４】起動信号発生回路を有するバンドギャップ基準
回路のトランジスタで構成したものの回路図。
回路のトランジスタで構成したものの回路図。
【図５】ロック発生回路のトランジスタで構成したもの
の回路図。
の回路図。
【図６】種々の信号の電圧と時間の関係を示すグラフ。
【図７】バイアス基準発生回路を示す図４の回路の簡単
にした回路図。
にした回路図。
【図８】イネイブル信号発生回路のトランジスタで構成
したものの回路図。
したものの回路図。
【図９】種々の信号の電圧と時間の関係を示すグラフ。
８，１０，１２ 比較器 １４ バンドギャップ比較器基準回路 １６ イネイブル論理 ３４ 保証された電源 ５２ 演算増幅器 ７６ ロック発生器回路 １０１ バイアス基準発生回路 １１０，１１２ インバータ １６０ リセット装置
Claims (17)
- 【請求項１】基準回路点に基準電圧を発生するために構
成された電圧基準回路において、 この基準回路は、 基準回路を起動させるための起動回路と、 イネイブル信号発生回路と、 を含み、 前記起動回路は、パワーダウン状態では第１のレベルで
あり、パワーアップ状態を開始した後では、適切な起動
状態が設定されたことを示す第２のレベルへ変化するア
ナログ信号基準を発生するアナログ信号基準発生回路を
含み、 前記アナログ信号基準発生回路は、 第１の電圧と基準出力回路点の間に接続された第１の抵
抗性トランジスタと、第２の電圧と前記基準出力回路点
の間に接続された第２のダイオード接続されたトランジ
スタとを含み、 それによって、第１の電圧がパワーダウンレベルから上
昇するにつれて前記アナログ信号基準は増加し、前記第
２のレベルはダイオード接続されたトランジスタのしき
い値によって決定され、 前記アナログ信号基準が第２のレベルにある時に、前記
イネイブル信号発生回路は前記アナログ信号基準に応答
してイネイブル信号を発生する、基準回路点に基準電圧
を発生するために構成された電圧基準回路。 - 【請求項２】請求項１記載の電圧基準回路において、 上側電源レールと下側電源レールの間に接続され、前記
上側電源レールと前記下側電源レールの間に電源電位を
加えることによって、前記パワーアップ状態を開始でき
る電圧基準回路。 - 【請求項３】請求項１または２記載の基準回路におい
て、 パワーダウン状態に応答して前記パワーアップ状態と前
記パワーダウン状態の間で変化するパワーアップ／パワ
ーダウン検出装置を有する電圧基準回路。 - 【請求項４】請求項３記載の電圧基準回路において、 前記第１の電圧は電源電圧であり、前記第２の電圧はア
ースである電圧基準回路。 - 【請求項５】請求項１ないし４のいずれかに記載の電圧
基準回路において、 前記イネイブル信号発生器は、電源電圧が所定レベルを
超えた時のみ、イネイブル信号を発生する検出装置を含
む電圧基準回路。 - 【請求項６】請求項１記載の電圧基準回路において、 基準電圧が、起動中に、パワーダウンレベルから安定な
基準値まで変化し、 基準回路の起動中は第１の論理レベルに維持され、その
後で基準値が設定された時に第２の論理レベルを得るロ
ック信号を発生するロック信号発生回路と、 ロックトランジスタと、 を含み、 このロックトランジスタは制御可能な回路点と制御可能
な経路とを有し、前記回路点は前記ロック信号を受ける
ために接続され、前記経路は起動電圧レベルと前記基準
回路点の間に接続され、前記起動電圧レベルは前記安定
な基準値と少なくとも同じ値であり、それによって基準
電圧が回路の起動中に起動電圧レベルに保持される電圧
基準回路。 - 【請求項７】請求項６記載の電圧基準回路において、 前記ロックトランジスタはｐチャネル・トランジスタで
あり、そのトランジスタのゲートがロック信号を受ける
ために接続され、それのソースが起動電圧レベルに選択
され、それのドレインが基準回路点に接続される電圧基
準回路。 - 【請求項８】請求項６または７に記載の電圧基準回路に
おいて、 前記ロック信号発生回路は、起動中に前記第１の論理レ
ベルの起動信号を発生する起動回路と、第１のインバー
タと第２のインバータを備えるロック発生器とを含み、
第１のインバータは前記起動信号を受けるために結合さ
れ、 前記第２のインバータは前記ロック信号を発生するため
に構成される電圧基準回路。 - 【請求項９】請求項８記載の電圧基準回路において、 第１の論理レベルは低く、起動信号がロック発生器を作
動させるために十分低くなる必要がないように、前記第
１のインバータは高い引き外し点を持つためにスキュー
される電圧基準回路。 - 【請求項１０】請求項１ないし９のいずれかに記載の電
圧基準回路において、 前記基準回路点における期間基準レベルから得た前記基
準電圧を発生するために構成されたバンドギャップ基準
回路である電圧基準回路。 - 【請求項１１】請求項１ないし１０のいずれかに記載の
電圧基準回路と、 検出すべき電圧から得た入力電圧を１つの入力端子に受
け、他の入力端子に前記基準電圧を受けて、前記入力電
圧を前記基準電圧と比較するために動作できる比較器
と、 を備える電圧検出回路。 - 【請求項１２】請求項１１記載の電圧検出回路におい
て、 基準回路が起動するまで比較器を動作不能にするために
イネイブル信号発生回路が動作できる電圧検出回路。 - 【請求項１３】請求項１１または１２記載の電圧検出回
路において、 前記比較器はそれの入力電圧を電源電圧から得、かつ前
記比較器は、電源電圧が適切なレベルより低く降下した
時に出力信号を供給するために構成される電圧検出回
路。 - 【請求項１４】請求項１１、１２または１３記載の電圧
検出回路において、 前記基準電圧を、前記最初に述べた入力電圧とは異なる
第２の入力電圧と比較するために動作できる第２の比較
器を備える電圧検出回路。 - 【請求項１５】請求項１４記載の電圧検出回路におい
て、 第２の入力電圧は電源電圧から得られ、前記電源電圧が
降下する電圧範囲を示す出力信号を発生するために構成
される電圧検出回路。 - 【請求項１６】請求項１１ないし１５のいずれかに記載
の電圧検出回路において、 前記基準電圧を別の入力電圧と比較して、前記別の入力
電圧が適切なレベルより下に降下した時に検出信号を発
生するために動作できる別の比較器を備える電圧検出回
路。 - 【請求項１７】請求項１６記載の電圧検出回路におい
て、 前記別の入力電圧は第２の電源電圧から得られる電圧検
出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9423046A GB9423046D0 (en) | 1994-11-15 | 1994-11-15 | A voltage reference circuit |
| GB9423046.3 | 1994-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0943277A JPH0943277A (ja) | 1997-02-14 |
| JP2935819B2 true JP2935819B2 (ja) | 1999-08-16 |
Family
ID=10764436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29705195A Expired - Lifetime JP2935819B2 (ja) | 1994-11-15 | 1995-11-15 | 電圧基準回路およびこの電圧基準回路を用いた電圧検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5831302A (ja) |
| EP (1) | EP0713220B1 (ja) |
| JP (1) | JP2935819B2 (ja) |
| DE (1) | DE69518813T2 (ja) |
| GB (1) | GB9423046D0 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745415B1 (fr) * | 1996-02-22 | 1998-05-22 | Sgs Thomson Microelectronics | Circuit d'inhibition de fonctionnement |
| JP3578043B2 (ja) * | 2000-04-14 | 2004-10-20 | 松下電器産業株式会社 | 電源電圧検出回路 |
| US6411068B1 (en) * | 2000-10-03 | 2002-06-25 | Bae Systems Information & Electronic Systems Integration, Inc. | Self-oscillating switching regulator |
| US6665216B1 (en) * | 2002-07-23 | 2003-12-16 | Macronix International Co., Ltd. | Apparatus and system for reading non-volatile memory with dual reference cells |
| US6861895B1 (en) * | 2003-06-17 | 2005-03-01 | Xilinx Inc | High voltage regulation circuit to minimize voltage overshoot |
| US7148742B2 (en) * | 2004-07-07 | 2006-12-12 | Micron Technology, Inc. | Power supply voltage detection circuitry and methods for use of the same |
| US7154794B2 (en) * | 2004-10-08 | 2006-12-26 | Lexmark International, Inc. | Memory regulator system with test mode |
| US20060164128A1 (en) * | 2005-01-21 | 2006-07-27 | Miller Ira G | Low current power supply monitor circuit |
| US8110838B2 (en) * | 2006-12-08 | 2012-02-07 | Luminus Devices, Inc. | Spatial localization of light-generating portions in LEDs |
| CN101871963A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 电源电压检测电路 |
| JPWO2013042285A1 (ja) * | 2011-09-22 | 2015-03-26 | パナソニックＩｐマネジメント株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
| JP5970993B2 (ja) * | 2012-07-10 | 2016-08-17 | 株式会社ソシオネクスト | バンドギャップ回路およびそれを有する集積回路装置 |
| US10459465B2 (en) * | 2015-07-16 | 2019-10-29 | Semiconductor Components Industries, Llc | Power-down discharger |
| JP7144960B2 (ja) * | 2018-04-05 | 2022-09-30 | ローム株式会社 | 電源電圧監視回路 |
| JP6666985B1 (ja) * | 2018-11-16 | 2020-03-18 | 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ | パワースイッチ制御回路とその制御方法 |
| JP6886545B1 (ja) * | 2020-05-07 | 2021-06-16 | ウィンボンド エレクトロニクス コーポレーション | パワーダウン検出回路および半導体記憶装置 |
| CN114720740B (zh) * | 2022-04-08 | 2023-06-13 | 厦门芯泰达集成电路有限公司 | 一种ate的器件供电单元 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226995A (ja) * | 1991-11-12 | 1993-09-03 | Nec Corp | パワーオンリセット回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
| JPH0738001B2 (ja) * | 1989-03-03 | 1995-04-26 | 株式会社東芝 | 電位検知回路 |
| US4975883A (en) * | 1990-03-29 | 1990-12-04 | Intel Corporation | Method and apparatus for preventing the erasure and programming of a nonvolatile memory |
| EP0470498A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US5345422A (en) * | 1990-07-31 | 1994-09-06 | Texas Instruments Incorporated | Power up detection circuit |
| US5159206A (en) * | 1990-07-31 | 1992-10-27 | Tsay Ching Yuh | Power up reset circuit |
| US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
| JP2797761B2 (ja) * | 1991-07-11 | 1998-09-17 | 日本電気株式会社 | パワーオン回路 |
| DE69222144T2 (de) * | 1992-03-12 | 1998-02-05 | St Microelectronics Srl | Treiber, insbesondere für Leistungs-MOS-Halbbrücken |
| US5267213A (en) * | 1992-03-31 | 1993-11-30 | Intel Corporation | Bias circuitry for content addressable memory cells of a floating gate nonvolatile memory |
| US5367249A (en) * | 1993-04-21 | 1994-11-22 | Delco Electronics Corporation | Circuit including bandgap reference |
-
1994
- 1994-11-15 GB GB9423046A patent/GB9423046D0/en active Pending
-
1995
- 1995-11-09 EP EP95307999A patent/EP0713220B1/en not_active Expired - Lifetime
- 1995-11-09 DE DE69518813T patent/DE69518813T2/de not_active Expired - Lifetime
- 1995-11-15 US US08/559,490 patent/US5831302A/en not_active Expired - Lifetime
- 1995-11-15 JP JP29705195A patent/JP2935819B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226995A (ja) * | 1991-11-12 | 1993-09-03 | Nec Corp | パワーオンリセット回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0713220A1 (en) | 1996-05-22 |
| DE69518813D1 (de) | 2000-10-19 |
| GB9423046D0 (en) | 1995-01-04 |
| US5831302A (en) | 1998-11-03 |
| DE69518813T2 (de) | 2001-02-08 |
| EP0713220B1 (en) | 2000-09-13 |
| JPH0943277A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610506A (en) | Voltage reference circuit | |
| JP2935819B2 (ja) | 電圧基準回路およびこの電圧基準回路を用いた電圧検出回路 | |
| US6642757B2 (en) | Semiconductor memory device having a power-on reset circuit | |
| US7332946B2 (en) | Power supply voltage detection circuitry and methods for use of the same | |
| US5852376A (en) | Bandgap reference based power-on detect circuit including a supression circuit | |
| KR100815388B1 (ko) | 저전압 검출 회로 | |
| KR960011205B1 (ko) | 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로 | |
| JPH06215569A (ja) | 内部電源電圧発生回路 | |
| JP2006512632A (ja) | 電圧ダウンコンバータのためのパワーオン管理 | |
| US5969549A (en) | Current detection start-up circuit for reference voltage circuit | |
| US6191644B1 (en) | Startup circuit for bandgap reference circuit | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| KR20210002332A (ko) | 기준 전압 생성 | |
| JP3805973B2 (ja) | 半導体記憶装置 | |
| EP0930619A2 (en) | A voltage reference circuit | |
| JPH07141894A (ja) | 保護回路 | |
| EP0757352B1 (en) | Threshold detecting device | |
| CN114679163A (zh) | 上电复位电路及集成电路 | |
| KR20050060069A (ko) | 전압 다운-컨버터용 파워-온 관리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |