JP2932997B2 - 位相ロックループにおけるｆｍ復調器及び周波数同調器 - Google Patents
位相ロックループにおけるｆｍ復調器及び周波数同調器Info
- Publication number
- JP2932997B2 JP2932997B2 JP8021640A JP2164096A JP2932997B2 JP 2932997 B2 JP2932997 B2 JP 2932997B2 JP 8021640 A JP8021640 A JP 8021640A JP 2164096 A JP2164096 A JP 2164096A JP 2932997 B2 JP2932997 B2 JP 2932997B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- low
- output
- mixer
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004913 activation Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 26
- 230000005236 sound signal Effects 0.000 description 9
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 5
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 5
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 5
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 5
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 5
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 4
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
- H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Receiver Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は位相ロックループ
（ＰＬＬ）の同調及び変調された音響搬送の復調に関
し、特にテレビ受像システム内の周波数変調（ＦＭ）音
響復調に適応可能である。そのようなシステムは４．５
ＭＨｚ〜６．５ＭＨｚの範囲に渡って典型的には拡大す
る複数の搬送周波数を有する。
（ＰＬＬ）の同調及び変調された音響搬送の復調に関
し、特にテレビ受像システム内の周波数変調（ＦＭ）音
響復調に適応可能である。そのようなシステムは４．５
ＭＨｚ〜６．５ＭＨｚの範囲に渡って典型的には拡大す
る複数の搬送周波数を有する。
【０００２】
【従来の技術】図１は従来のＦＭ復調ＰＬＬの構成を示
すブロック図である。このＰＬＬはしばしば多重器とす
るミキサ１００、低域通過フィルタ１１０、バッファ１
２０、増幅器１３０及び電圧制御発振器（ＶＣＯ）１４
０を含む。
すブロック図である。このＰＬＬはしばしば多重器とす
るミキサ１００、低域通過フィルタ１１０、バッファ１
２０、増幅器１３０及び電圧制御発振器（ＶＣＯ）１４
０を含む。
【０００３】ミキサ１００は入力１５０及び入力１６０
の各々に現れる信号ｆIN及び信号ｆVCO を受信しかつ混
合する。入力１６０とはＶＣＯ１４０の出力である。変
調された音響信号ｆD を搬送するミキサの出力１７０は
フィルタ１１０及びバッファ１２０を介して通過され、
バッファの出力１８０は増幅器１３０及びＶＣＯ１４０
の入力に接続されている。
の各々に現れる信号ｆIN及び信号ｆVCO を受信しかつ混
合する。入力１６０とはＶＣＯ１４０の出力である。変
調された音響信号ｆD を搬送するミキサの出力１７０は
フィルタ１１０及びバッファ１２０を介して通過され、
バッファの出力１８０は増幅器１３０及びＶＣＯ１４０
の入力に接続されている。
【０００４】ＦＭ入力信号ｆINは大周波数レンジに渡っ
て広げる複数の搬送周波数の任意の１つに相当し得る合
成信号である。図１に示すシステムの問題点は、搬送周
波数が大周波数レンジに渡って広げられるので、複数の
搬送周波数の任意の１つのロックするためにＰＬＬを可
能とするためにＶＣＯ１４０は高いゲイン、典型的に数
ＭＨｚ／Ｖを有しなければならない。そして、搬送周波
数はＶＣＯを要する大ダイナミックレンジに渡って広が
り、搬送周波数レンジより高い周波数レンジ及び高いゲ
インを有する。
て広げる複数の搬送周波数の任意の１つに相当し得る合
成信号である。図１に示すシステムの問題点は、搬送周
波数が大周波数レンジに渡って広げられるので、複数の
搬送周波数の任意の１つのロックするためにＰＬＬを可
能とするためにＶＣＯ１４０は高いゲイン、典型的に数
ＭＨｚ／Ｖを有しなければならない。そして、搬送周波
数はＶＣＯを要する大ダイナミックレンジに渡って広が
り、搬送周波数レンジより高い周波数レンジ及び高いゲ
インを有する。
【０００５】
【発明が解決しようとする課題】しかしながら、高いゲ
インＶＣＯの使用は一般に数十ミリボルトのレンジで小
さい増幅を有する復調された音響信号ｆD となり、雑音
率（ＳＮＲ）に対するプアな信号を有する復調された音
響信号ｆD となる。その復調された音響信号ｆDはより
大きな処理可能信号を得るために増幅器１３０によって
増幅されなければならない。しかしながら、不要な雑音
は所望の音響信号として同じ量によって増幅される。よ
って、増幅器１３０の入力及び出力での各ＳＮＲｓは実
質的に同じである。更に、高いゲインＶＣＯは復調され
た音響信号ｆD の質に影響を最後に及ぼすプアな線形的
な特徴から影響する。
インＶＣＯの使用は一般に数十ミリボルトのレンジで小
さい増幅を有する復調された音響信号ｆD となり、雑音
率（ＳＮＲ）に対するプアな信号を有する復調された音
響信号ｆD となる。その復調された音響信号ｆDはより
大きな処理可能信号を得るために増幅器１３０によって
増幅されなければならない。しかしながら、不要な雑音
は所望の音響信号として同じ量によって増幅される。よ
って、増幅器１３０の入力及び出力での各ＳＮＲｓは実
質的に同じである。更に、高いゲインＶＣＯは復調され
た音響信号ｆD の質に影響を最後に及ぼすプアな線形的
な特徴から影響する。
【０００６】理想的には、復調された音響信号ｆD が数
百ミリボルトの増幅度を有するので搬送信号上に挿入さ
れた要求音響信号は低いゲインを有するＶＣＯによって
復調される。これは良いＳＮＲを確実にする。
百ミリボルトの増幅度を有するので搬送信号上に挿入さ
れた要求音響信号は低いゲインを有するＶＣＯによって
復調される。これは良いＳＮＲを確実にする。
【０００７】図１の配列されたシステムを用いて、対立
が同調及び復調機能モードのために要するＶＣＯゲイン
の間に生じる。図１のシステムにゲイン対周波数応答は
実質的に静的であることが記載されている。
が同調及び復調機能モードのために要するＶＣＯゲイン
の間に生じる。図１のシステムにゲイン対周波数応答は
実質的に静的であることが記載されている。
【０００８】本発明の目的は改良された信号対雑音率を
有する復調ＰＬＬを提供することである。
有する復調ＰＬＬを提供することである。
【０００９】本発明の他の目的は改良された復調の線形
的な特性を有する復調ＰＬＬを提供することである。
的な特性を有する復調ＰＬＬを提供することである。
【００１０】これらの目的は本発明による、同調のため
に高ゲインループと復調のための低ゲインループを有す
る復調ＰＬＬによって達成される。
に高ゲインループと復調のための低ゲインループを有す
る復調ＰＬＬによって達成される。
【００１１】
【課題を解決するための手段】特に、本発明によれば、
制御発振器に接続されたミキサを含む復調位相ロックル
ープにおいて、低ゲイン制御入力、高ゲイン制御入力及
びミキサの第１の入力に接続された出力を有する前記制
御発振器と、ミキサの出力に接続された入力を有する低
域通過フィルタと、第１のフィルタの入力及び出力上の
信号レベルが十分に収束されるとき活性化出力を出力す
るレベル比較器と、ミキサの第１及び第２の入力上の信
号周波数が十分に収束されるとき活性化出力を出力する
周波数比較器と、第１のフィルタの入力及び出力が制御
発振器の高ゲイン及び低ゲイン入力にそれぞれ接続させ
る第１の位置と、第１のフィルタの入力及び出力が制御
発振器の低ゲイン及び高ゲイン入力にそれぞれ制御発振
器の入力に接続させる第２の位置とを有する制御される
スイッチと、ミキサの第１及び第２の入力が十分に収束
されないときスイッチの第１の位置を、ミキサの第１及
び第２の入力及び第１のフィルタの入力及び出力上の信
号レベルが十分に収束されるときスイッチの第２の位置
を選択するための制御部とを含む。
制御発振器に接続されたミキサを含む復調位相ロックル
ープにおいて、低ゲイン制御入力、高ゲイン制御入力及
びミキサの第１の入力に接続された出力を有する前記制
御発振器と、ミキサの出力に接続された入力を有する低
域通過フィルタと、第１のフィルタの入力及び出力上の
信号レベルが十分に収束されるとき活性化出力を出力す
るレベル比較器と、ミキサの第１及び第２の入力上の信
号周波数が十分に収束されるとき活性化出力を出力する
周波数比較器と、第１のフィルタの入力及び出力が制御
発振器の高ゲイン及び低ゲイン入力にそれぞれ接続させ
る第１の位置と、第１のフィルタの入力及び出力が制御
発振器の低ゲイン及び高ゲイン入力にそれぞれ制御発振
器の入力に接続させる第２の位置とを有する制御される
スイッチと、ミキサの第１及び第２の入力が十分に収束
されないときスイッチの第１の位置を、ミキサの第１及
び第２の入力及び第１のフィルタの入力及び出力上の信
号レベルが十分に収束されるときスイッチの第２の位置
を選択するための制御部とを含む。
【００１２】また復調ＰＬＬによれば、制御発振器は電
流制御発振器と第１及び第２の電圧制御電流源を含み、
電流制御発振器の周波数を制御するために各々制御発振
器の高ゲイン及び低ゲインの入力に相当する制御入力を
有する。
流制御発振器と第１及び第２の電圧制御電流源を含み、
電流制御発振器の周波数を制御するために各々制御発振
器の高ゲイン及び低ゲインの入力に相当する制御入力を
有する。
【００１３】また復調ＰＬＬによれば、第２の電圧制御
電流源は高い線形特性を有する。更に復調ＰＬＬによれ
ば、ミキサの直後に、かつ第２のフィルタ、制御スイッ
チ及びレベル比較器の直前に接続される第２の低域通過
フィルタ及びバッファを含む。
電流源は高い線形特性を有する。更に復調ＰＬＬによれ
ば、ミキサの直後に、かつ第２のフィルタ、制御スイッ
チ及びレベル比較器の直前に接続される第２の低域通過
フィルタ及びバッファを含む。
【００１４】他の復調ＰＬＬによれば、第１のフィルタ
が抵抗及びコンデンサから構成されたフィルタである。
が抵抗及びコンデンサから構成されたフィルタである。
【００１５】更に他の復調ＰＬＬによれば、スイッチが
第１の位置であるとき第１のフィルタの抵抗の値を減少
するための手段を含む。
第１の位置であるとき第１のフィルタの抵抗の値を減少
するための手段を含む。
【００１６】本発明は復調位相ロックループを含む衛星
受信システム、及び／又はラジオ、及び／又はビデオシ
ステム、及び／又はケーブルテレビを含むテレビに適応
され得る。
受信システム、及び／又はラジオ、及び／又はビデオシ
ステム、及び／又はケーブルテレビを含むテレビに適応
され得る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づいて説明する。図２において、本発明に係るＦ
Ｍ復調ＰＬＬは、ミキサ１００、低域通過フィルタ２０
５、レベル比較器２１０、制御部２１５、周波数比較器
２２０、デュアル入力／出力交差スイッチ２２５及びデ
ュアル入力電圧制御発振器２３０を含む。また、図１に
示すように、このＦＭ復調ＰＬＬは明瞭に図面に示され
ていないが低域通過フィルタ及びバッファを含み、低域
通過フィルタ（１１０）はミキサの高周波数の合計構成
要素を濾波し、一方バッファ（１２０）は低域通過フィ
ルタ（１１０）の前のインピーダンスを影響することな
く次の低域通過フィルタ２０５のインピーダンスを駆動
する。
面に基づいて説明する。図２において、本発明に係るＦ
Ｍ復調ＰＬＬは、ミキサ１００、低域通過フィルタ２０
５、レベル比較器２１０、制御部２１５、周波数比較器
２２０、デュアル入力／出力交差スイッチ２２５及びデ
ュアル入力電圧制御発振器２３０を含む。また、図１に
示すように、このＦＭ復調ＰＬＬは明瞭に図面に示され
ていないが低域通過フィルタ及びバッファを含み、低域
通過フィルタ（１１０）はミキサの高周波数の合計構成
要素を濾波し、一方バッファ（１２０）は低域通過フィ
ルタ（１１０）の前のインピーダンスを影響することな
く次の低域通過フィルタ２０５のインピーダンスを駆動
する。
【００１８】複合ＦＭ入力信号ｆINはミキサ１００及び
周波数比較器２２０の第１の入力２３５に共通に供給さ
れ、共通第２の入力２４０はＶＣＯ２３０の出力に接続
される。ＶＣＯ２３０及びミキサ１００の出力２４０，
２４５は要求された搬送周波数によればバイアスされた
直流である。ミキサ１００の出力２４５は低域通過フィ
ルタ２０５の入力、スイッチ２２５の第１の入力及びレ
ベル比較器２１０の第１の入力に接続される。低域通過
フィルタ２０５の出力２５０はスイッチ２２５及びレベ
ル比較器２１０の共通の第２の入力に接続される。周波
数比較器及びレベル比較器２２０，２１０の各々の出力
２５５，２６０は出力２６５が入力（２５５，２６０）
に応答してスイッチ２２５を制御する制御部２１５に接
続されている。スイッチ２２５の第１及び第２の出力Ｈ
Ｉ，ＬＯはそれぞれＶＣＯ２３０の第１及び第２の入力
に接続され、各々高ゲイン入力ＨＩ及び低ゲイン入力Ｌ
Ｏに相当する。
周波数比較器２２０の第１の入力２３５に共通に供給さ
れ、共通第２の入力２４０はＶＣＯ２３０の出力に接続
される。ＶＣＯ２３０及びミキサ１００の出力２４０，
２４５は要求された搬送周波数によればバイアスされた
直流である。ミキサ１００の出力２４５は低域通過フィ
ルタ２０５の入力、スイッチ２２５の第１の入力及びレ
ベル比較器２１０の第１の入力に接続される。低域通過
フィルタ２０５の出力２５０はスイッチ２２５及びレベ
ル比較器２１０の共通の第２の入力に接続される。周波
数比較器及びレベル比較器２２０，２１０の各々の出力
２５５，２６０は出力２６５が入力（２５５，２６０）
に応答してスイッチ２２５を制御する制御部２１５に接
続されている。スイッチ２２５の第１及び第２の出力Ｈ
Ｉ，ＬＯはそれぞれＶＣＯ２３０の第１及び第２の入力
に接続され、各々高ゲイン入力ＨＩ及び低ゲイン入力Ｌ
Ｏに相当する。
【００１９】図２のブロック図は機能として２つモード
を有し、第１のモードにＰＬＬは要求された搬送周波数
に同調及びロックし、一方第２のモードにＰＬＬはロッ
クされた搬送周波数の音響信号を復調する。
を有し、第１のモードにＰＬＬは要求された搬送周波数
に同調及びロックし、一方第２のモードにＰＬＬはロッ
クされた搬送周波数の音響信号を復調する。
【００２０】次の分析をなすために、次の値が決められ
ている。 レンジ４．５〜６．５ＭＨｚの入力周波数（ｆIN） ＶＣＯ高ゲイン入力（ＨＩ）３ＭＨｚ／Ｖ−直流バイア
ス５Ｖ＠ ＶＣＯ低ゲイン入力（ＬＯ）７０ＫＨｚ／Ｖ 低域通過フィルタ（２０５）カットオフ周波数０．７Ｈ
ｚ これらの値は一例であって、本発明に関して限定するも
のではないことは言うまでもない。
ている。 レンジ４．５〜６．５ＭＨｚの入力周波数（ｆIN） ＶＣＯ高ゲイン入力（ＨＩ）３ＭＨｚ／Ｖ−直流バイア
ス５Ｖ＠ ＶＣＯ低ゲイン入力（ＬＯ）７０ＫＨｚ／Ｖ 低域通過フィルタ（２０５）カットオフ周波数０．７Ｈ
ｚ これらの値は一例であって、本発明に関して限定するも
のではないことは言うまでもない。
【００２１】第１のモードを検討してみると、スイッチ
２５５は第１の位置（全線で示す）であり、第１及び第
２の入力２４５，２５０はそれぞれＶＣＯ２３０の高い
かつ低いゲイン入力に接続されている。この同調モード
中このシステムの低い周波数ゲインはＶＣＯの高い及び
低いゲイン入力ＨＩ，ＬＯの合計によって復調される。
ゲインのこの合計は入力信号が低域通過フィルタ２０５
のカットオフ周波数（一例として０．７Ｈｚ）より小さ
い周波数ｆs を有するとき低域通過フィルタ２０５が入
力信号に最小の影響を有するという事実によるものであ
る。よって０≦ｆs ≦０．７Ｈｚのとき、この同調モー
ド中このシステムの全部の周波数ゲインはＶＣＯの高い
ゲイン入力ＨＩによって復調されている。このＨＩ入力
ゲインは入力信号が低域通過フィルタ２０５のカットオ
フ周波数（０．７Ｈｚ）より大きい周波数ｆs を有する
とき低域通過フィルタ２０５が実質的に入力信号を減少
するという事実によるものである。よってｆs ＞０．７
Ｈｚのとき、このシステムのこの全部の高い周波数ゲイ
ンは３．０ＭＨｚ／Ｖである。そして、システムゲイン
上に大変少ない影響を有する復調された音響信号と共に
搬送の早くかつ正確なロックを確実にするために、この
第１のモード中それは高いゲインを有する実施的にミキ
サ１００の出力２４５の直流構成要素（即ちＶＣＯ２３
０の出力２４０）である。
２５５は第１の位置（全線で示す）であり、第１及び第
２の入力２４５，２５０はそれぞれＶＣＯ２３０の高い
かつ低いゲイン入力に接続されている。この同調モード
中このシステムの低い周波数ゲインはＶＣＯの高い及び
低いゲイン入力ＨＩ，ＬＯの合計によって復調される。
ゲインのこの合計は入力信号が低域通過フィルタ２０５
のカットオフ周波数（一例として０．７Ｈｚ）より小さ
い周波数ｆs を有するとき低域通過フィルタ２０５が入
力信号に最小の影響を有するという事実によるものであ
る。よって０≦ｆs ≦０．７Ｈｚのとき、この同調モー
ド中このシステムの全部の周波数ゲインはＶＣＯの高い
ゲイン入力ＨＩによって復調されている。このＨＩ入力
ゲインは入力信号が低域通過フィルタ２０５のカットオ
フ周波数（０．７Ｈｚ）より大きい周波数ｆs を有する
とき低域通過フィルタ２０５が実質的に入力信号を減少
するという事実によるものである。よってｆs ＞０．７
Ｈｚのとき、このシステムのこの全部の高い周波数ゲイ
ンは３．０ＭＨｚ／Ｖである。そして、システムゲイン
上に大変少ない影響を有する復調された音響信号と共に
搬送の早くかつ正確なロックを確実にするために、この
第１のモード中それは高いゲインを有する実施的にミキ
サ１００の出力２４５の直流構成要素（即ちＶＣＯ２３
０の出力２４０）である。
【００２２】ＰＬＬは図１のＰＬＬとして同じ方法で要
求された搬送周波数にロックされがちである。しかしな
がら、ミキサ１００の入力２３５，２４０上の信号の周
波数が実質的に等しいとき周波数比較器は例えば論理１
信号の活性化信号を出力するので、及びスイッチ２２５
の入力２４５，２５０上の信号のレベルが実質的に等し
いときレベル比較器が活性化信号を出力するので図２の
配置は周波数及びレベル比較器２２０，２１０の各々の
出力２５５，２６０に応答し易い。第１の位置から第２
の位置（点線で示す）へスイッチ２２５が切り替わるの
で制御部２１５は両方の比較器の活性化信号に応答す
る。周波数比較器２２０の出力信号が切り替わる時、例
えば論理状態１から論理状態０に切り替わる時、好まし
くは制御部２１５は第１の位置にスイッチ２２５を戻
し、レベル比較器２１０の出力信号の状態、制御部がラ
ッチとして活性化しない。スイッチが第１の位置から第
２の位置へ切り替わるとき、ＰＬＬは第１の機能モード
から第２の機能モードに切り替わる。
求された搬送周波数にロックされがちである。しかしな
がら、ミキサ１００の入力２３５，２４０上の信号の周
波数が実質的に等しいとき周波数比較器は例えば論理１
信号の活性化信号を出力するので、及びスイッチ２２５
の入力２４５，２５０上の信号のレベルが実質的に等し
いときレベル比較器が活性化信号を出力するので図２の
配置は周波数及びレベル比較器２２０，２１０の各々の
出力２５５，２６０に応答し易い。第１の位置から第２
の位置（点線で示す）へスイッチ２２５が切り替わるの
で制御部２１５は両方の比較器の活性化信号に応答す
る。周波数比較器２２０の出力信号が切り替わる時、例
えば論理状態１から論理状態０に切り替わる時、好まし
くは制御部２１５は第１の位置にスイッチ２２５を戻
し、レベル比較器２１０の出力信号の状態、制御部がラ
ッチとして活性化しない。スイッチが第１の位置から第
２の位置へ切り替わるとき、ＰＬＬは第１の機能モード
から第２の機能モードに切り替わる。
【００２３】第２のモードを検討してみると、スイッチ
２２５は第２の位置で第１及び第２の入力２４５，２５
０がそれぞれＶＣＯ２３０の低い及び高いゲイン入力Ｌ
Ｏ，ＨＩに接続される。第１のモードを用いて、この第
２の復調モード中このシステムの低周波数ゲインはＶＣ
Ｏの高い及び低い入力ＨＩ，ＬＯのゲインの合計によっ
て決定される。よって０≦ｆs ≦０．７Ｈｚのとき、こ
のシステムの全部の周波数ゲインは３．０７ＭＨｚ／Ｖ
である。しかしながら、この復調モード中のこのシステ
ムの高い周波数ゲインはＶＣＯの低ゲイン入力ＬＯによ
って決定される。このＬＯ入力ゲインは入力信号が低域
通過フィルタ２０５のカットオフ周波数（０．７Ｈｚ）
より大きい周波数ｆs を有するとき低域通過フィルタ２
０５が入力信号を実質的に減少するという事実によるも
のである。よって、ｆs ＞０．７Ｈｚのとき、このシス
テムの全部の高周波数ゲインは０．０７ＭＨｚ／Ｖ又は
７０ＫＨｚ／Ｖである。そして、システムゲイン上に大
変少ない影響を有する直流信号と共に良いＳＮＲを有す
る大復調音響信号ｆD を確実にするために、この第２の
モード中それは低いゲインを有する実施的にミキサ１０
０の出力２４５の音響交流構成要素（即ちＶＣＯ２３０
の出力２４０）である。この直流信号は常に要求される
搬送にロックされるシステムを確実にするために存在さ
れる。
２２５は第２の位置で第１及び第２の入力２４５，２５
０がそれぞれＶＣＯ２３０の低い及び高いゲイン入力Ｌ
Ｏ，ＨＩに接続される。第１のモードを用いて、この第
２の復調モード中このシステムの低周波数ゲインはＶＣ
Ｏの高い及び低い入力ＨＩ，ＬＯのゲインの合計によっ
て決定される。よって０≦ｆs ≦０．７Ｈｚのとき、こ
のシステムの全部の周波数ゲインは３．０７ＭＨｚ／Ｖ
である。しかしながら、この復調モード中のこのシステ
ムの高い周波数ゲインはＶＣＯの低ゲイン入力ＬＯによ
って決定される。このＬＯ入力ゲインは入力信号が低域
通過フィルタ２０５のカットオフ周波数（０．７Ｈｚ）
より大きい周波数ｆs を有するとき低域通過フィルタ２
０５が入力信号を実質的に減少するという事実によるも
のである。よって、ｆs ＞０．７Ｈｚのとき、このシス
テムの全部の高周波数ゲインは０．０７ＭＨｚ／Ｖ又は
７０ＫＨｚ／Ｖである。そして、システムゲイン上に大
変少ない影響を有する直流信号と共に良いＳＮＲを有す
る大復調音響信号ｆD を確実にするために、この第２の
モード中それは低いゲインを有する実施的にミキサ１０
０の出力２４５の音響交流構成要素（即ちＶＣＯ２３０
の出力２４０）である。この直流信号は常に要求される
搬送にロックされるシステムを確実にするために存在さ
れる。
【００２４】そして、ＶＣＯの周波数応答に対するゲイ
ンは３０Ｈｚで７０ＫＨｚ／Ｖ〜０．７Ｈｚで３．０７
ＭＨｚ／Ｖをロールオフし、ＶＣＯゲインでの周波数に
相当する３０Ｈｚは７０ＫＨｚ／Ｖ＋３ｄＢに等しい。
この場合で、音響信号は低いゲインを有するＶＣＯで復
調され、数百ミリボルトの復調された音響信号ｆD とな
る。そして、この復調された音響信号ｆD のＳＮＲは図
１に示されている副票された音響信号ｆD より良い。
ンは３０Ｈｚで７０ＫＨｚ／Ｖ〜０．７Ｈｚで３．０７
ＭＨｚ／Ｖをロールオフし、ＶＣＯゲインでの周波数に
相当する３０Ｈｚは７０ＫＨｚ／Ｖ＋３ｄＢに等しい。
この場合で、音響信号は低いゲインを有するＶＣＯで復
調され、数百ミリボルトの復調された音響信号ｆD とな
る。そして、この復調された音響信号ｆD のＳＮＲは図
１に示されている副票された音響信号ｆD より良い。
【００２５】図３は図２のＶＣＯの一実施の形態例を示
す図である。ＶＣＯ２３０は発振器３００及び２つの制
御電流源３０５，３１０を含む。好ましくは発振器３０
０はエミッタ結合された発振器のような従来の電流制御
発振器である。正電圧源ＶＣＣによって供給され、出力
２４０上に周波数信号ｆVCO 及び出力３１５に電流Ｉを
具備する。信号ｆVCO の周波数は電流Ｉに比例される。
す図である。ＶＣＯ２３０は発振器３００及び２つの制
御電流源３０５，３１０を含む。好ましくは発振器３０
０はエミッタ結合された発振器のような従来の電流制御
発振器である。正電圧源ＶＣＣによって供給され、出力
２４０上に周波数信号ｆVCO 及び出力３１５に電流Ｉを
具備する。信号ｆVCO の周波数は電流Ｉに比例される。
【００２６】電流源３０５，３１０の高いサイドは出力
３１５に接続され、低いサイドは電圧源ＶＣＣより低い
正電圧の他の電圧源ＶＥＥに接続されている。高いゲイ
ン電流源に相当する電流源３０５は入力ＨＩ上に調整電
圧ＶT によって制御され、かつ電流ＩT を通し、低いゲ
イン電流源に相当する電流源３１０は入力ＬＯ上に復調
電圧ＶD によって復調中制御され、かつ電流ＩD を通
す。電流Ｉは電流ＩT とＩD の合計である。電流Ｉが中
心周波数ＦO について入力周波数信号ｆVCO を調整で復
調する中心の値について復調されるので、電流源３０５
と３１０は各々入力ＨＩ，ＬＯ上の電圧ＶT ，ＶD によ
って制御される。
３１５に接続され、低いサイドは電圧源ＶＣＣより低い
正電圧の他の電圧源ＶＥＥに接続されている。高いゲイ
ン電流源に相当する電流源３０５は入力ＨＩ上に調整電
圧ＶT によって制御され、かつ電流ＩT を通し、低いゲ
イン電流源に相当する電流源３１０は入力ＬＯ上に復調
電圧ＶD によって復調中制御され、かつ電流ＩD を通
す。電流Ｉは電流ＩT とＩD の合計である。電流Ｉが中
心周波数ＦO について入力周波数信号ｆVCO を調整で復
調する中心の値について復調されるので、電流源３０５
と３１０は各々入力ＨＩ，ＬＯ上の電圧ＶT ，ＶD によ
って制御される。
【００２７】図４Ａは図３の高いゲイン電流源３０５の
一実施の形態例を示す図であり、図４Ｂは図４Ａの高い
ゲイン電流源の伝達特性を示す図である。この高いゲイ
ン電流源３０５はＮＰＮトランジスタＱ５〜Ｑ８及び４
つの抵抗Ｒ３〜Ｒ６を含む。電流源のゲインは抵抗率Ｒ
３／Ｒ６にほぼ比例され、抵抗Ｒ３とＲ４は同じ値であ
る。トランジスタＱ５のコレクタは電圧ＶＣＣに接続さ
れ、エミッタは抵抗Ｒ３を介してトランジスタＱ８のコ
レクタに接続され、ベースは基準電圧ＶREF1によってバ
イアスされる。トランジスタＱ６のコレクタは出力３１
５に相当し、エミッタは抵抗Ｒ４を介してトランジスタ
Ｑ８のコレクタに接続され、ベースは入力ＨＩに相当す
る。トランジスタＱ８のエミッタは抵抗Ｒ６を介して電
圧ＶＥＥに接続されている。トランジスタＱ７のコレク
タは抵抗Ｒ５を介して電圧ＶＣＣに接続されている。ト
ランジスタＱ７及びＱ８のベース端子はトランジスタＱ
７のコレクタに接続されている。好ましくはトランジス
タＱ７のエミッタはエミッタ結合の発振器に関連して温
度補償を具備するダイオードＤ１を介して電圧ＶＥＥに
接続される。ダイオードＤ１は例えばｎｐｎタイプのト
ランジスタを接続されたダイオードによって実現され得
る。
一実施の形態例を示す図であり、図４Ｂは図４Ａの高い
ゲイン電流源の伝達特性を示す図である。この高いゲイ
ン電流源３０５はＮＰＮトランジスタＱ５〜Ｑ８及び４
つの抵抗Ｒ３〜Ｒ６を含む。電流源のゲインは抵抗率Ｒ
３／Ｒ６にほぼ比例され、抵抗Ｒ３とＲ４は同じ値であ
る。トランジスタＱ５のコレクタは電圧ＶＣＣに接続さ
れ、エミッタは抵抗Ｒ３を介してトランジスタＱ８のコ
レクタに接続され、ベースは基準電圧ＶREF1によってバ
イアスされる。トランジスタＱ６のコレクタは出力３１
５に相当し、エミッタは抵抗Ｒ４を介してトランジスタ
Ｑ８のコレクタに接続され、ベースは入力ＨＩに相当す
る。トランジスタＱ８のエミッタは抵抗Ｒ６を介して電
圧ＶＥＥに接続されている。トランジスタＱ７のコレク
タは抵抗Ｒ５を介して電圧ＶＣＣに接続されている。ト
ランジスタＱ７及びＱ８のベース端子はトランジスタＱ
７のコレクタに接続されている。好ましくはトランジス
タＱ７のエミッタはエミッタ結合の発振器に関連して温
度補償を具備するダイオードＤ１を介して電圧ＶＥＥに
接続される。ダイオードＤ１は例えばｎｐｎタイプのト
ランジスタを接続されたダイオードによって実現され得
る。
【００２８】事実電流源３０５は終わりの部分でカレン
トミラーと共に差動増幅器である。末尾の電流ＩX は関
係式ＩX ＝ＶBE（diode)／Ｒ６によって与えられる。そ
れで、電流ＩT は次の関係式によって近似される。
トミラーと共に差動増幅器である。末尾の電流ＩX は関
係式ＩX ＝ＶBE（diode)／Ｒ６によって与えられる。そ
れで、電流ＩT は次の関係式によって近似される。
【００２９】 ＩT ＝（ＩX ／２）＋｛（ＶT −ＶREF1）／２｝・Ｒ３ ＝｛（ＶBE（diode)／２）・Ｒ６｝＋（ＶT −ＶREF1）／２ ＶT ＝ＶREF1のときＩT ＝（ＶBE（diode)／２）・Ｒ６
に換算される。
に換算される。
【００３０】ＰＬＬの中心周波数Ｆ0 はＩT ＝［（ＶBE
（diod) ／２）・Ｒ６＋｛（ＶT −ＶREF1）／２｝・Ｒ
３］に比例される。
（diod) ／２）・Ｒ６＋｛（ＶT −ＶREF1）／２｝・Ｒ
３］に比例される。
【００３１】電圧制御電流源３０５のゲインは関係式ｄ
ＩT ／ｄＶT ＝（１／２）・Ｒ３によって付与され、高
いゲイン入力ＨＩに関するＶＣＯのゲインはＩT に比例
される。
ＩT ／ｄＶT ＝（１／２）・Ｒ３によって付与され、高
いゲイン入力ＨＩに関するＶＣＯのゲインはＩT に比例
される。
【００３２】図４Ｂを参照すると、伝達特性が直線であ
って、特に点ＶREF についてのみ点Ａと点Ｂの間のＩX
／２である。
って、特に点ＶREF についてのみ点Ａと点Ｂの間のＩX
／２である。
【００３３】図５Ａは図３の低ゲイン電流源３１０の実
施の形態例の回路図、図５Ｂは電流源の伝達特性を示す
図である。この低ゲイン電流源３１０は２つのＰＮＰト
ランジスタＱ９，Ｑ１０、３つのＮＰＮトランジスタＱ
１１〜Ｑ１３、４つの抵抗Ｒ７〜Ｒ１０、演算増幅器６
００及びバッファ６１０を含む。
施の形態例の回路図、図５Ｂは電流源の伝達特性を示す
図である。この低ゲイン電流源３１０は２つのＰＮＰト
ランジスタＱ９，Ｑ１０、３つのＮＰＮトランジスタＱ
１１〜Ｑ１３、４つの抵抗Ｒ７〜Ｒ１０、演算増幅器６
００及びバッファ６１０を含む。
【００３４】トランジスタＱ９及びＱ１０のエミッタは
各々抵抗Ｒ７及びＲ８を介して電圧ＶＣＣに接続され
る。トランジスタＱ９及びＱ１０のコレクタは、エミッ
タが電圧ＶＥＥに接続されるトランジスタＱ１１及びＱ
１２のコレクタのそれぞれに接続される。トランジスタ
Ｑ９及びＱ１１のコレクタは出力３１５に接続され、か
つ電流ＩD を受信する（図３）。トランジスタＱ１１及
びＱ１２のベース端子はトランジスタＱ１３のベース及
びコレクタに接続される。トランジスタＱ１３のコレク
タは抵抗Ｒ９を介して電圧ＶＣＣに接続される。トラン
ジスタＱ１３は出力トランジスタとしてトランジスタＱ
１１及びＱ１２を有するカレントミラーの入力トランジ
スタとして作用する。スイッチ２２５の出力ＬＯは好ま
しくは単一ゲインバッファであるバッファ６１０の入力
に接続される。電圧ＶD であるバッファ６１０の出力は
抵抗Ｒ１０を介して増幅器６００の正入力６２０に接続
される。入力６２０はＶ＋によって設定された電圧であ
る。トランジスタＱ１０及びＱ１２のコレクタは増幅器
の入力６２０に接続される。増幅器６００の負入力は基
準電圧源ＶREF2に接続される。トランジスタＱ９及びＱ
１０のベース端子は増幅器６００の出力６２０に接続さ
れる。
各々抵抗Ｒ７及びＲ８を介して電圧ＶＣＣに接続され
る。トランジスタＱ９及びＱ１０のコレクタは、エミッ
タが電圧ＶＥＥに接続されるトランジスタＱ１１及びＱ
１２のコレクタのそれぞれに接続される。トランジスタ
Ｑ９及びＱ１１のコレクタは出力３１５に接続され、か
つ電流ＩD を受信する（図３）。トランジスタＱ１１及
びＱ１２のベース端子はトランジスタＱ１３のベース及
びコレクタに接続される。トランジスタＱ１３のコレク
タは抵抗Ｒ９を介して電圧ＶＣＣに接続される。トラン
ジスタＱ１３は出力トランジスタとしてトランジスタＱ
１１及びＱ１２を有するカレントミラーの入力トランジ
スタとして作用する。スイッチ２２５の出力ＬＯは好ま
しくは単一ゲインバッファであるバッファ６１０の入力
に接続される。電圧ＶD であるバッファ６１０の出力は
抵抗Ｒ１０を介して増幅器６００の正入力６２０に接続
される。入力６２０はＶ＋によって設定された電圧であ
る。トランジスタＱ１０及びＱ１２のコレクタは増幅器
の入力６２０に接続される。増幅器６００の負入力は基
準電圧源ＶREF2に接続される。トランジスタＱ９及びＱ
１０のベース端子は増幅器６００の出力６２０に接続さ
れる。
【００３５】増幅器６００は正入力及び負入力が常に同
じ、つまりＶ＋＝ＶREF2に維持されるように動作する。
これは抵抗Ｒ１０を介してトランジスタＱ１０のコレク
タから流れる電流ＩY を生じ、この電流値は関係式ＩY
＝［（Ｖ＋）−ＶD ］／Ｒ１０＝（ＶREF2−ＶD ）／Ｒ
１０によって付与される。よって、電流ＩD はＩD ＝−
ＩY ＝−（ＶREF2−ＶD ）／Ｒ１０のように電流ＩY に
反映する結果となるように得られる。変調周波数ＦM は
ＩD に比例し、そして−（ＶREF2−ＶD ）／Ｒ１０に比
例する。
じ、つまりＶ＋＝ＶREF2に維持されるように動作する。
これは抵抗Ｒ１０を介してトランジスタＱ１０のコレク
タから流れる電流ＩY を生じ、この電流値は関係式ＩY
＝［（Ｖ＋）−ＶD ］／Ｒ１０＝（ＶREF2−ＶD ）／Ｒ
１０によって付与される。よって、電流ＩD はＩD ＝−
ＩY ＝−（ＶREF2−ＶD ）／Ｒ１０のように電流ＩY に
反映する結果となるように得られる。変調周波数ＦM は
ＩD に比例し、そして−（ＶREF2−ＶD ）／Ｒ１０に比
例する。
【００３６】もし増幅器６００が高いゲインを有するな
らば、これは図５Ｂに示すように極端に直線に電流対電
圧応答を実現する。
らば、これは図５Ｂに示すように極端に直線に電流対電
圧応答を実現する。
【００３７】図６は図２の制御部２１５の実施の形態例
を示す図である。この制御部２１５はセット−リセット
（Ｓ−Ｒ）型のフリップフロップ８００及び論理部８０
５を含む。周波数比較器２２０、レベル比較器２１０及
びフリップフロップ８００のそれぞれの出力２５５，２
６０及び２６５は論理部８０５によって受信される。
を示す図である。この制御部２１５はセット−リセット
（Ｓ−Ｒ）型のフリップフロップ８００及び論理部８０
５を含む。周波数比較器２２０、レベル比較器２１０及
びフリップフロップ８００のそれぞれの出力２５５，２
６０及び２６５は論理部８０５によって受信される。
【００３８】フリップフロップ８００及び論理部８０５
は、例えば入力２５５，２６０の両方が論理状態１にな
るまで、そしてミキサ２００の入力２３５，２４０上の
信号の周波数が実質的に等しくなり、かつスイッチ２２
５の入力２４５，２５０上の信号のレベルが実質的に等
しくなるまで、フリップフロップ８００の出力２６５が
論理状態０を有するように配列される。入力２５５，２
６０の両方が論理状態１を有するとき、フリップフロッ
プ８００の出力２６５は論理状態０から論理状態１へ変
わり、周波数比較器２２０の出力２５５がＰＬＬの周波
数がロックされないこと、レベル比較器２１０から信号
の状態に変わりない、つまりフリップフロップ８００及
び論理部８０５はラッチとして動作することを示すため
に状態が変わるまで論理状態１に維持する。
は、例えば入力２５５，２６０の両方が論理状態１にな
るまで、そしてミキサ２００の入力２３５，２４０上の
信号の周波数が実質的に等しくなり、かつスイッチ２２
５の入力２４５，２５０上の信号のレベルが実質的に等
しくなるまで、フリップフロップ８００の出力２６５が
論理状態０を有するように配列される。入力２５５，２
６０の両方が論理状態１を有するとき、フリップフロッ
プ８００の出力２６５は論理状態０から論理状態１へ変
わり、周波数比較器２２０の出力２５５がＰＬＬの周波
数がロックされないこと、レベル比較器２１０から信号
の状態に変わりない、つまりフリップフロップ８００及
び論理部８０５はラッチとして動作することを示すため
に状態が変わるまで論理状態１に維持する。
【００３９】図７Ａは図２のレベル比較器２１０の実施
の形態例を示す図である。同図は増幅器９００、ミラー
９０５及び比較器９１０を示す。
の形態例を示す図である。同図は増幅器９００、ミラー
９０５及び比較器９１０を示す。
【００４０】差動出力９１５，９２０を出力する増幅器
９００はフィルタ２０５の入力２４５及び出力２５０か
ら入力を受信する。出力９１５，９２０は、これらの出
力９１５，９２０上の信号の反転と非反転電圧の差ΔＶ
によるＸ2 係数である平方係数を定める。ミキサの出力
９２５は負入力が基準電圧ＶREF3によってバイアスされ
て出力２６０は論理信号を供給する比較器９１０の正入
力に接続される。
９００はフィルタ２０５の入力２４５及び出力２５０か
ら入力を受信する。出力９１５，９２０は、これらの出
力９１５，９２０上の信号の反転と非反転電圧の差ΔＶ
によるＸ2 係数である平方係数を定める。ミキサの出力
９２５は負入力が基準電圧ＶREF3によってバイアスされ
て出力２６０は論理信号を供給する比較器９１０の正入
力に接続される。
【００４１】図７Ｂは図７Ａの出力９２５及び２６０上
に存在する信号の関係を示す図である。最上の信号が増
幅器９００の出力９１５，９２０上に存在する反転及び
非反転電圧の差ΔＶの生成を現れる。低い信号が比較器
９１０の出力２６０上の信号として現れる。ミキサ９０
５の出力９２５上の電圧がＶREF3より小さい時比較器出
力２６０は論理状態１であり、ミキサ９０５の出力９２
５上の電圧がＶREF3より大きい時比較器出力２６０は論
理状態０となる。
に存在する信号の関係を示す図である。最上の信号が増
幅器９００の出力９１５，９２０上に存在する反転及び
非反転電圧の差ΔＶの生成を現れる。低い信号が比較器
９１０の出力２６０上の信号として現れる。ミキサ９０
５の出力９２５上の電圧がＶREF3より小さい時比較器出
力２６０は論理状態１であり、ミキサ９０５の出力９２
５上の電圧がＶREF3より大きい時比較器出力２６０は論
理状態０となる。
【００４２】図８Ａは図２の周波数比較器の実施の形態
例を示す図である。同図にはミキサ１０００、低域通過
フィルタ１０１０，比較器１０２０及びディジタル積分
器１０３０を示す。
例を示す図である。同図にはミキサ１０００、低域通過
フィルタ１０１０，比較器１０２０及びディジタル積分
器１０３０を示す。
【００４３】ミキサ１０００は入力２３５，２４０上の
各信号ｆin，ｆVCO を混合し、フィルタ１０１０に接続
される出力１０４０を出力する。フィルタ１０１０は例
えば４００ＫＨｚのカットオフ周波数を有する。電圧Ｖ
INであるフィルタ１０１０の出力１０５０は負入力が基
準電圧ＶREF4によってバイアスされる比較器１０２０の
正入力に接続される。比較器１０２０は積分器１０３０
の入力に接続された出力１０６０上の論理信号ＶOUT を
出力する。積分器１０３０の出力は出力２２５を構成す
るものである。
各信号ｆin，ｆVCO を混合し、フィルタ１０１０に接続
される出力１０４０を出力する。フィルタ１０１０は例
えば４００ＫＨｚのカットオフ周波数を有する。電圧Ｖ
INであるフィルタ１０１０の出力１０５０は負入力が基
準電圧ＶREF4によってバイアスされる比較器１０２０の
正入力に接続される。比較器１０２０は積分器１０３０
の入力に接続された出力１０６０上の論理信号ＶOUT を
出力する。積分器１０３０の出力は出力２２５を構成す
るものである。
【００４４】図８ＢはｆINとｆVCO との間の周波数差ｆ
1 が約１ＭＨｚより大きい時フィルタ１０１０の出力電
圧である電圧ＶINを示す図である。フィルタ１０１０は
約４００ＫＨｚより大きい周波数構成要素を濾波し、こ
れは基準電圧ＶREF4より大きくないピーク電圧信号を除
く。よって、比較器１０２０及び積分器の出力は常に論
理状態０である。
1 が約１ＭＨｚより大きい時フィルタ１０１０の出力電
圧である電圧ＶINを示す図である。フィルタ１０１０は
約４００ＫＨｚより大きい周波数構成要素を濾波し、こ
れは基準電圧ＶREF4より大きくないピーク電圧信号を除
く。よって、比較器１０２０及び積分器の出力は常に論
理状態０である。
【００４５】図８ＣはｆINとｆVCO との間の周波数差ｆ
2 が約１ＭＨｚよ小さい時電圧ＶINを示す図である。再
度、フィルタ１０１０は約４００ＫＨｚより大きい周波
数構成要素を濾波する。しかしながら、この場合フィル
タ１０１０がより大きな増幅度を有する主力信号
（ＶIN）となり、入力信号に影響をより少なくなるの
で、ＶINは基準電圧ＶREF4よりしばしば大きくなるピー
ク電圧を有する。そして、比較器１０２０の出力はＶ
REF4より大きいＶINを各時刻で論理状態１を有する。積
分器は比較器の出力に対してフィルタとして機能し、周
波数ｆIN，ｆVCO が例えば互いに１００ＫＨｚ以内に実
質的に変換されるまで論理状態０を有するように配列さ
れ得る。
2 が約１ＭＨｚよ小さい時電圧ＶINを示す図である。再
度、フィルタ１０１０は約４００ＫＨｚより大きい周波
数構成要素を濾波する。しかしながら、この場合フィル
タ１０１０がより大きな増幅度を有する主力信号
（ＶIN）となり、入力信号に影響をより少なくなるの
で、ＶINは基準電圧ＶREF4よりしばしば大きくなるピー
ク電圧を有する。そして、比較器１０２０の出力はＶ
REF4より大きいＶINを各時刻で論理状態１を有する。積
分器は比較器の出力に対してフィルタとして機能し、周
波数ｆIN，ｆVCO が例えば互いに１００ＫＨｚ以内に実
質的に変換されるまで論理状態０を有するように配列さ
れ得る。
【００４６】図８ＤはｆINとｆVCO との間の周波数差ｆ
1 が約０である時電圧ＶINを示す図である。この場合、
電圧ＶIN実質的に常にＶREF4より大きい直流電圧であ
り、その結果比較器及び積分器の各出力１０６０，２５
５は論理状態１となる。
1 が約０である時電圧ＶINを示す図である。この場合、
電圧ＶIN実質的に常にＶREF4より大きい直流電圧であ
り、その結果比較器及び積分器の各出力１０６０，２５
５は論理状態１となる。
【００４７】図９Ａ及び図９Ｂは加速器の２つの実施の
形態例を示す図であり、フィルタ２０５が点線で示すよ
うなＲＣ低域通過フィルタのとき図２の低域通過フィル
タ２０５の時定数を減少するために本発明に関して使用
され得る。
形態例を示す図であり、フィルタ２０５が点線で示すよ
うなＲＣ低域通過フィルタのとき図２の低域通過フィル
タ２０５の時定数を減少するために本発明に関して使用
され得る。
【００４８】同調モード中、つまり第１の機能モード中
加速器の基本的な機能は低域通過フィルタの抵抗を減少
する。なぜならばフィルタ２０５内のキャパシタがより
急速に変化し、つまりキャパシタがより急速にフィルタ
の入力電圧に追尾するからである。図９Ａにおいて、加
速器はフィルタ抵抗に対して並列に配置される切り替え
られる抵抗１１００である。システムは第１の機能モー
ドにおいて切り替えられる抵抗がフィルタ抵抗に対して
並列に配置される時切り替えられる抵抗は制御部の出力
２６５によって制御される。システムが第２の機能モー
ドであるときつまり復調モードであるとき切り替えられ
る抵抗はフィルタ抵抗に影響されない。
加速器の基本的な機能は低域通過フィルタの抵抗を減少
する。なぜならばフィルタ２０５内のキャパシタがより
急速に変化し、つまりキャパシタがより急速にフィルタ
の入力電圧に追尾するからである。図９Ａにおいて、加
速器はフィルタ抵抗に対して並列に配置される切り替え
られる抵抗１１００である。システムは第１の機能モー
ドにおいて切り替えられる抵抗がフィルタ抵抗に対して
並列に配置される時切り替えられる抵抗は制御部の出力
２６５によって制御される。システムが第２の機能モー
ドであるときつまり復調モードであるとき切り替えられ
る抵抗はフィルタ抵抗に影響されない。
【００４９】図９Ｂに示すように、切り替えられる抵抗
は適切に接続されかつ制御される相互コンダクタンス増
幅器１１１０と共に実現され得る。
は適切に接続されかつ制御される相互コンダクタンス増
幅器１１１０と共に実現され得る。
【００５０】本発明はラジオ、及び／又はテレビ、及び
／又はビデオシステム、、及び／又は衛星受信システム
における音響のＦＭ復調に必要でもないが有効的には復
調に使用されるように適応され得る。
／又はビデオシステム、、及び／又は衛星受信システム
における音響のＦＭ復調に必要でもないが有効的には復
調に使用されるように適応され得る。
【図１】従来のＦＭ復調ＰＬＬを示す図である。
【図２】本発明に係るＦＭ復調ＰＬＬの実施の形態例を
示す図である。
示す図である。
【図３】図２のＶＣＯの実施の形態例を示す図である。
【図４Ａ】図３の高いゲイン電流源を示す図である。
【図４Ｂ】図４Ａの回路の伝達特性を示す図である。
【図５Ａ】図３の低いゲイン電流源を示す図である。
【図５Ｂ】図５Ａの回路の伝達特性を示す図である。
【図６】図２の制御部の実施の形態例を示す図である。
【図７Ａ】図２のレベル比較器の実施の形態例を示す図
である。
である。
【図７Ｂ】図７Ａの信号関係を示す図である。
【図８Ａ】図２の周波数比較器の実施の形態例を示す図
である。
である。
【図８Ｂ】周波数差が約１ＭＨｚより大きいときの入力
周波数とＶＣＯ周波数の間の周波数差の係数としての図
８Ａのフィルタの出力電圧を示す図である。
周波数とＶＣＯ周波数の間の周波数差の係数としての図
８Ａのフィルタの出力電圧を示す図である。
【図８Ｃ】周波数差が約１ＭＨｚより小さいときの入力
周波数とＶＣＯ周波数の間の周波数差の係数としての図
８Ａのフィルタの出力電圧を示す図である。
周波数とＶＣＯ周波数の間の周波数差の係数としての図
８Ａのフィルタの出力電圧を示す図である。
【図８Ｄ】周波数差が約０のときの入力周波数とＶＣＯ
周波数の間の周波数差の係数としての図８Ａのフィルタ
の出力電圧を示す図である。
周波数の間の周波数差の係数としての図８Ａのフィルタ
の出力電圧を示す図である。
【図９Ａ】図２の低域通過フィルタの時定数を減少する
ための加速器の実施の形態例を示す図である。
ための加速器の実施の形態例を示す図である。
【図９Ｂ】図９Ａの回路を変形した回路を示す図であ
る。
る。
１００ ミキサ ２０５ ＬＰフィルタ ２１５ 制御部 ２２５ スイッチ ２３０ 発振器 ２３５，２４０ 入力 ２４５，２５０ 出力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03D 3/00 - 3/34
Claims (9)
- 【請求項１】 制御発振器（２３０）に接続されたミキ
サ（１００）を含む復調位相ロックループにおいて、 低ゲイン制御入力（ＬＯ）、高ゲイン制御入力（ＨＩ）
及びミキサ（１００）の第１の入力に接続された出力
（２４０）を有する前記制御発振器（２３０）と、 ミキサ（１００）の出力（２４５）に接続された入力を
有する第１の低域通過フィルタ（２０５）と、 前記第１の低域通過フィルタ（２０５）の入力（２４
５）及び出力（２５０）上の信号レベルが十分に収束さ
れるとき活性化出力（２６０）を出力するレベル比較器
（２１０）と、 ミキサ（１００）の第１及び第２の入力（２４０，２３
５）上の信号周波数（ｆＶＣＯ，ｆＩＮ）が十分に収束
されるとき活性化出力（２５５）を出力する周波数比較
器（２２０）と、 前記第１の低域通過フィルタ（２０５）の入力及び出力
（２４５，２５０）が制御発振器（２３０）の高ゲイン
（ＨＩ）及び低ゲイン（ＬＯ）入力にそれぞれ接続させ
る第１の位置と、前記第１の低域通過フィルタ（２０
５）の入力及び出力（２４５，２５０）が制御発振器
（２３０）の低ゲイン（ＬＯ）及び高ゲイン（ＨＩ）入
力にそれぞれ制御発振器（２３０）の入力に接続させる
第２の位置とを有する制御されるスイッチ（２２５）
と、 ミキサ（１００）の第１及び第２の入力（２４０，２３
５）が十分に収束されないときスイッチ（２２５）の第
１の位置を、ミキサ（１００）の第１及び第２の入力
（２４０，２３５）及び前記第１の低域通過フィルタ
（２０５）の入力及び出力（２４５，２５０）上の信号
レベルが十分に収束されるときスイッチ（２２５）の第
２の位置を選択するための制御部（２１５）とを含むこ
とを特徴とする復調位相ロックループ。 - 【請求項２】 前記制御発振器（２３０）は電流制御発
振器（３００）と第１及び第２の電圧制御電流源（３０
５，３１０）を含み、電流制御発振器（３００）の周波
数を制御するために各々制御発振器（２３０）の高ゲイ
ン及び低ゲインの入力（ＨＩ，ＬＯ）に相当する制御入
力を有する請求項１記載の復調位相ロックループ。 - 【請求項３】 第２の電圧制御電流源（３１０）は高い
線形特性を有する請求項２記載の復調位相ロックルー
プ。 - 【請求項４】 ミキサ（１００）の直後に、前記第1の
低域通過フィルタ（２０５）、制御スイッチ（２２５）
及びレベル比較器（２１０）の直前に接続される第２の
低域通過フィルタ（１１０）及びバッファ（１２０）を
含む請求項１〜３のいずれか１項に記載の復調位相ロッ
クループ。 - 【請求項５】 前記第１の低域通過フィルタ（２０５）
が抵抗及びコンデンサから構成されたフィルタである請
求項１〜４のいずれか１項に記載の復調位相ロックルー
プ。 - 【請求項６】 スイッチ（２２５）が第１の位置である
とき第１のフィルタ（２０５）の抵抗の値を減少するた
めの手段を含む請求項５に記載の復調位相ロックルー
プ。 - 【請求項７】 請求項１〜６のいずれか１項に記載の復
調位相ロックループを含む衛星受信システム。 - 【請求項８】 請求項１〜６のいずれか１項に記載の復
調位相ロックループを含むラジオ。 - 【請求項９】 請求項１〜６のいずれか１項に記載の復
調位相ロックループを含むテレビ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9500603 | 1995-01-13 | ||
| FR9500603A FR2729518B1 (fr) | 1995-01-13 | 1995-01-13 | Boucle a verrouillage de phase de demodulation d'un signal module en frequence |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288878A JPH08288878A (ja) | 1996-11-01 |
| JP2932997B2 true JP2932997B2 (ja) | 1999-08-09 |
Family
ID=9475299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021640A Expired - Lifetime JP2932997B2 (ja) | 1995-01-13 | 1996-01-16 | 位相ロックループにおけるｆｍ復調器及び周波数同調器 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5640126A (ja) |
| EP (1) | EP0722215B1 (ja) |
| JP (1) | JP2932997B2 (ja) |
| DE (1) | DE69614415D1 (ja) |
| FR (1) | FR2729518B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163180A (ja) * | 1995-12-04 | 1997-06-20 | Sony Corp | 水平同期回路 |
| US6054903A (en) * | 1997-11-13 | 2000-04-25 | Lsi Logic Corporation | Dual-loop PLL with adaptive time constant reduction on first loop |
| US6462623B1 (en) * | 1999-05-19 | 2002-10-08 | Parthus Ireland Limited | Method and apparatus for PLL with improved jitter performance |
| US7127010B1 (en) * | 1999-07-29 | 2006-10-24 | Bose Corporation | Oscillator controlling |
| CA2363927C (en) * | 2000-11-28 | 2004-07-06 | Research In Motion Limited | Synchronization signal detector and method |
| JP3414382B2 (ja) * | 2001-01-09 | 2003-06-09 | 日本電気株式会社 | Ｐｌｌ回路及びその制御方法 |
| JP2002319825A (ja) * | 2001-04-24 | 2002-10-31 | Alps Electric Co Ltd | Ｆｍ復調回路 |
| JP3798656B2 (ja) * | 2001-06-22 | 2006-07-19 | 株式会社ケンウッド | 直交周波数分割多重信号受信装置、受信装置、直交周波数分割多重信号受信方法及び受信方法 |
| US7158603B2 (en) * | 2002-12-26 | 2007-01-02 | Freescale Semiconductor, Inc. | Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter |
| US7019570B2 (en) * | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
| US10277231B1 (en) | 2018-05-17 | 2019-04-30 | Emhiser Research Limited | DC coupled phase locked loop FM discriminator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909735A (en) * | 1974-04-04 | 1975-09-30 | Ncr Co | Slow switch for bandwidth change in phase-locked loop |
| JPS5793704A (en) * | 1980-12-03 | 1982-06-10 | Alps Electric Co Ltd | Fm demodulation circuit |
| US4816770A (en) * | 1987-07-10 | 1989-03-28 | Satellite Transmission Systems | Adaptive FM threshold extension demodulator |
| FI91821C (fi) * | 1991-02-22 | 1994-08-10 | Nokia Mobile Phones Ltd | Radiopuhelimen automaattinen taajuudensäätökytkentä |
| US5272453A (en) * | 1992-08-03 | 1993-12-21 | Motorola Inc. | Method and apparatus for switching between gain curves of a voltage controlled oscillator |
| GB9320069D0 (en) * | 1993-09-29 | 1993-11-17 | Sgs Thomson Microelectronics | Frequency tuning for a phase locked loop |
-
1995
- 1995-01-13 FR FR9500603A patent/FR2729518B1/fr not_active Expired - Fee Related
-
1996
- 1996-01-10 EP EP96410007A patent/EP0722215B1/fr not_active Expired - Lifetime
- 1996-01-10 DE DE69614415T patent/DE69614415D1/de not_active Expired - Lifetime
- 1996-01-11 US US08/585,242 patent/US5640126A/en not_active Expired - Lifetime
- 1996-01-16 JP JP8021640A patent/JP2932997B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-22 US US08/861,491 patent/US5850164A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69614415D1 (de) | 2001-09-20 |
| FR2729518B1 (fr) | 1997-06-06 |
| US5850164A (en) | 1998-12-15 |
| JPH08288878A (ja) | 1996-11-01 |
| FR2729518A1 (fr) | 1996-07-19 |
| US5640126A (en) | 1997-06-17 |
| EP0722215A1 (fr) | 1996-07-17 |
| EP0722215B1 (fr) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606731A (en) | Zerox-IF receiver with tracking second local oscillator and demodulator phase locked loop oscillator | |
| JP2932997B2 (ja) | 位相ロックループにおけるｆｍ復調器及び周波数同調器 | |
| US4965528A (en) | Cross-coupled differential amplifier | |
| CA1168714A (en) | Phase locked loop circuit | |
| US5436931A (en) | FSK receiver | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US5604926A (en) | Phase locked loop circuit current mode feedback | |
| JP2710990B2 (ja) | 映像中間周波信号処理回路 | |
| JP2845253B2 (ja) | キードパルス検出回路 | |
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| US4419695A (en) | Television sound receiver | |
| JPH01132206A (ja) | 自動チューニング位相同期ループｆｍ検波システム | |
| US4560942A (en) | Demodulation circuit having triangular wave for blocking harmonics | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JP3060708B2 (ja) | Ｆｍ受信機 | |
| JPS6358434B2 (ja) | ||
| JP2774563B2 (ja) | Ｆｍ映像信号検波回路 | |
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| US5838184A (en) | Equivalent variable resistor circuits | |
| JPH03781Y2 (ja) | ||
| JPH08205047A (ja) | 自動周波数調整回路 | |
| Brilka et al. | An advanced 5 V VIF/SIF PLL for signal detection in TV sets and VTRs | |
| JP2624300B2 (ja) | 映像受信回路 | |
| JP2570124B2 (ja) | 自動周波数制御回路 | |
| JPH0516789Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |