JP2929567B2 - デジタル変調方法 - Google Patents

デジタル変調方法

Info

Publication number
JP2929567B2
JP2929567B2 JP5072287A JP7228793A JP2929567B2 JP 2929567 B2 JP2929567 B2 JP 2929567B2 JP 5072287 A JP5072287 A JP 5072287A JP 7228793 A JP7228793 A JP 7228793A JP 2929567 B2 JP2929567 B2 JP 2929567B2
Authority
JP
Japan
Prior art keywords
time
sum
modulator
time interval
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5072287A
Other languages
English (en)
Other versions
JPH06222806A (ja
Inventor
ホルスト−デイーター−フイツシヤー
ヘルムート・ビットナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DAIMURAA BENTSU AEROSUPEESU AG
Original Assignee
DAIMURAA BENTSU AEROSUPEESU AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAIMURAA BENTSU AEROSUPEESU AG filed Critical DAIMURAA BENTSU AEROSUPEESU AG
Publication of JPH06222806A publication Critical patent/JPH06222806A/ja
Application granted granted Critical
Publication of JP2929567B2 publication Critical patent/JP2929567B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/10—Combined modulation, e.g. rate modulation and amplitude modulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64G—COSMONAUTICS; VEHICLES OR EQUIPMENT THEREFOR
    • B64G1/00—Cosmonautic vehicles
    • B64G1/22—Parts of, or equipment specially adapted for fitting in or to, cosmonautic vehicles
    • B64G1/24—Guiding or controlling apparatus, e.g. for attitude control
    • B64G1/244—Spacecraft control systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64G—COSMONAUTICS; VEHICLES OR EQUIPMENT THEREFOR
    • B64G1/00—Cosmonautic vehicles
    • B64G1/22—Parts of, or equipment specially adapted for fitting in or to, cosmonautic vehicles
    • B64G1/24—Guiding or controlling apparatus, e.g. for attitude control
    • B64G1/26—Guiding or controlling apparatus, e.g. for attitude control using jets

Landscapes

  • Engineering & Computer Science (AREA)
  • Remote Sensing (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)
  • Gyroscopes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、制御方法の枠内で時
間と共に変化する連続誤差信号からオンとオフの機能状
態しかない駆動ユニットを駆動する一連のパルス出力信
号を求め、変調器のタイプを特徴付ける増幅率ＫM ，時
定数ＴM およびヒステリシスしきい値ｈ1,ｈ2 のような
変調器パラメータと、誤差信号からサンプリングで得ら
れ、連続する一連の時間間隔Δｔk の各々の期間中でそ
れぞれ一定である入力信号とから、各時間間隔の初めに
振幅が一定で、パルス幅とパルス周波数が可変できる一
連の正および／または負のパルスを表す各時間間隔に対
する出力信号を計算してアナログ変調器の機能を再現す
るデジタル変調方法に関する。
【０００２】
【従来の技術】構造が単純で、低価格で、信頼性がある
ため、あるいは望ましくない漏れ損失をなくすため、機
能状態としてオン・オフしかない駆動ユニット、例えば
流量調整弁、反作用エンジン、配量調整機構、温度調整
スイッチ、三点切換器、電磁弁等のような使用すべき駆
動ユニットの制御方法あるいは制御装置にあっては、時
間的に変化する所定の誘導信号に時間平均で従う出力量
を発生させるため、パルス駆動され、パルス幅、パルス
周波数および／またはパルスと時間の関係は所定の規則
に基づき誘導量に追従し、この誘導量に直接比例してい
る。
【０００３】この種の誘導信号を等価なパルス列に変換
するため、一般に種々の変調器が使用される。例えば、
パルス幅変調器、パルス周波数変調器、パルス幅・パル
ス周波数変調器（ＰＷＰＦ）あるいは疑似速度変調器
（Ｐｓｅｕｄｏ−Ｒａｔｅ−Ｍｏｄｕｌａｔｏｒ）が使
用される。その場合、閉じた制御ループ中で使用するた
め、パルス列の形状やこのパルス列に対応する入力信号
に対する比例性だけでなく、特に誘導信号の時間変化に
関するパルス列の位相角も非常に重要である。何故な
ら、制御ループの安定性や動特性および制御過程の質
（良さ）はこの位相角に依存するからである。周知のよ
うに、制御すべき実際の全ての物理系（制御系）は遅延
特性を有するため、即ち、周波数応答図で出力と入力の
信号比に負の位相角の進みがあるため、制御系に強い遅
延特性があり、上記のタイプの駆動ユニットを採用する
場合、特に駆動信号を変換する上記変調方法は有利であ
り、同時に入力信号に対して正の位相角、即ち位相の進
みを出力パルスパターン中に含まれる基本振動の位相の
進みを与える。
【０００４】特に、上に述べた疑似速度変調器はそのよ
うな望ましい特性を有し、入力信号の振幅と時間の関係
だけでなく、その変化速度（疑似速度）に比例する出力
信号を発生する。他のタイプの変調器を使用する場合に
は、制御ループに同じ安定特性を発生させるため、適当
な正の位相角を得るように進みを発生させる付加的な制
御回路網を使用する必要がある。しかし、これはＳ／Ｎ
比を悪化させ、余分な製作経費の原因となる。
【０００５】最近では、デジタル制御器が益々使用され
ているので、デジタル変調器の使用も望ましい。ここで
は、進みを発生する疑似速度変調器の望ましい特性が特
に有利である。何故なら、サンプルホールド回路の避け
難い使用により、時として制御回路網を代理するデジタ
ル電算機中の不感時間により、および入出力の遅延等に
より、付加的な位相のずれが生じ、これが制御ループの
安定性や動特性に不利に作用するからである。
【０００６】アナログ疑似速度変調器の機能素子をデジ
タル回路網で再現することは原理的に可能であるが、ア
ナログ変調器に相当する動特性を保証したい時に、極度
に短い計算サイクルが必要となる。典型的な応用例に対
する機能特性を実際に比較すると、１〜２．５ｋＨｚの
サイクルレートが変調器のルーチン作業に必要である。
つまり、制御ループのアルゴリズムに対するよりも約２
０〜５０倍高いサンプリング速度が必要である。このこ
とは、プロセス電算機に相当な負担となり、計算シーケ
ンスに対して望ましくない最高の優先順位を与える。
【０００７】冒頭に述べた種類の方法は米国特許第４５
９９６９７号明細書により周知である。この明細書では
デジタルＰＷＰＦ変調の使用による衛星の姿勢制御方法
が開示されている。衛星が制御量が制御系であり、衛星
の３軸周りの姿勢角度である。地球センサや太陽センサ
およびジャイロの形の測定器は姿勢角度や角速度の実際
値を求める。制御器はこれ等の値に基づき所定の目標値
からの制御のずれを求め、デジタルサンプリング値の形
の誤差信号を発生する。これ等の誤差信号は一連の個々
の時間間隔の各々の期間（サンプリング期間）中にそれ
ぞれ一定に維持されているが、全体として時間的に変化
する。
【０００８】誤差信号を入力信号として使用するデジタ
ルＰＷＰＦ変調方法を用いて、振幅が一定で、パルス幅
とパルス周波数が可変できる正や負のパルスの列を表す
出力信号が発生する。その場合、サンプリング期間の各
々を一定の時間区分に分割し、それにより生じる等間隔
の時点の全てに対する変調器の出力信号を算出するシュ
ミレーション法が大切である。これ等の計算はその都度
サンプリング期間の一部を要求し、計算されたパルス列
を次のサンプリング期間で呼び出し、離散的な調節パル
スを出力する、例えば姿勢制御ノズルのような駆動ユニ
ットを駆動するために使用して、制御系の制御量、つま
り姿勢角度を所望の値に維持する。
【０００９】この周知のシュミレーション法には下記の
難点がある。即ち、各サプリング期間の時間枠が一定に
固定されているので、特性をデジタル的に再現したいア
ナログ変調器の実際のスイッチング時点が正確に合わ
ず、その外、多くの計算サイクルをスイッチング時点の
間で行う必要があるので、高い計算コストを必要とし、
その結果はシュミレーションした出力信号が状態を変え
ないだけである。両方の難点は相互に影響を及ぼす。つ
まり、時間枠を狭く入り組ませてスイッチング時点を求
める精度を高める場合、従って１サプリング期間中の計
算サイクル数を高める場合、同時に計算コストが上昇
し、その逆も当てはまる。
【００１０】
【発明が解決しようとする課題】それ故、この発明の課
題は、スイッチング時点の決定の精度を高め、同時に計
算コストを低減できる冒頭に述べた種類のデジタル変調
方法を提供することにある。
【００１１】
【課題を解決するための手段】上記の課題は、この発明
により、制御方法の枠内で時間と共に変化する連続誤差
信号からオンとオフの機能状態しかない駆動ユニットを
駆動する一連のパルス出力信号を求め、変調器のタイプ
を特徴付ける増幅率ＫM ，時定数ＴM およびヒステリシ
スしきい値ｈ1,ｈ2 のような変調器パラメータと、誤差
信号からサンプリングで得られ、連続する一連の時間間
隔Δｔk の各々の期間中でそれぞれ一定である入力信号
とから、各時間間隔の初めに振幅が一定で、パルス幅と
パルス周波数が可変できる一連の正および／または負の
パルスを表す各時間間隔に対する出力信号を計算してア
ナログ変調器の機能を再現するデジタル変調方法におい
て、連続する時間間隔Δｔk の間で表すべきパルスのオ
ン時点ｔseとオフ時点ｔsaおよびパルスの符号のみを直
接計算して出力信号として使用することによって解決さ
れている。
【００１２】この発明による他の有利な構成は、特許請
求の範囲に記載された対応する従属請求項に開示されて
いる。
【００１３】
【作用】この発明によれば、各時間間隔（サンプリグ期
間）に対してパルスのオンとオフのスイッチング時点お
よびその符号を直接一度に、つまり一気に計算できる。
従って、アナログ構成の変調器の特性をシュミレーショ
ンする原理を省ける。新しい時間間隔の始まり毎に新た
に行う計算（演算サイクル）は、時間間隔の期間に比べ
て非常に短い時間内で非常に高速に行われる。従って、
初めと同じように、当該時間間隔に対する全てのパルス
列を利用できる。その場合、スイッチング時点の間の状
態を計算する余計な計算コストが不要で、むしろパルス
をオンとオフさせる時点と、オンすべきパルスにその都
度必要な符号を求めるだけでよい。これ等の計算は、計
算ユニット、記憶器および比較器を含む計算装置中で行
われる。デジタル誤差信号を表す入力信号の外に、計算
装置には再現すべきアナログ変調器のタイプを特徴付け
る変調器パラメータも導入される。当然、計算装置内で
処理される指令は再現すべき変調器のタイプに応じて異
なる。
【００１４】この発明による方法の利点は、特にスイッ
チング時点を非常に正確に計算でき、周知のシュミレー
ション法に比べて、全ての所要計算コストを著しく低減
する点にある。１時間間隔に付属させるべき全てのパル
ス列が存在するまで、計算装置の出力信号を記憶でき
る。この記憶器の読取は使用すべきクロック周波数に関
して任意の精度で行える。
【００１５】方法に関する従属請求項に提示する詳細
は、この発明の方法で疑似速度変調器の機能を再現する
場合に係わる。既に説明したように、この種の変調器に
はこの発明の方法の実施態様と同じように、位相の進み
を発生させる特性がある。もちろん、この実施態様でも
変調器をアナログ構成した時の対応するサンプリング間
隔にオン時点とオフ時点があるような多くの計算サイク
ルが１演算期間内で必要となると言う利点が生じる。Ｐ
ＷＰＦタイプあるいは他のタイプの変調器をデジタル的
に再現する場合には、オン時点とオフ時点およびその符
号は同じように計算できる。つまり、その時の変調器の
タイプを特徴付ける数学公式に基づき計算できる。もっ
とも、疑似速度タイプから外れている変調器の構成で
は、望む位相の進みを同じように得ることはできない。
【００１６】
【実施例】以下、好適実施例を示す図面に基づき、この
発明をより詳しく説明する。図１は衛星の姿勢制御に使
用される制御装置を示す。この衛星自体が制御系１を表
す。衛星を宇宙空間でその方位に関して安定化する。こ
れには衛星に固定された座標軸の周りの回転角を所定の
目標値に維持する必要がある。そのため、先ず測定ユニ
ット２があり、この測定ユニット２は前記軸の周りの姿
勢角度と、場合によって、角速度を測定する。これ等の
測定値を制御器３中で評価し、目標値からの制御のずれ
を求め、個々の場合に合った制御則に応じて、誤差信号
を発生させる。これ等の誤差信号は連続的に変わるが、
デジタル制御の場合には、離散的なサプリング値として
出力される。これ等のサプリング値は一連の時間間隔
（サンプリング期間）の各期間中その都度一定である
が、長時間にわたると時間的に変化している。
【００１７】誤差信号を入力信号として変調器４に導入
する。この変調器の役目は、振幅が一定でパルス幅とパ
ルス周波数を可変できる正や負の一連の離散的なパルス
を表す出力信号を出力することにある。これ等の出力信
号を、場合によって、後続する記憶器５に一時記憶した
後、駆動ユニット６を駆動するために使用する。この駆
動ユニットは、離散的な駆動パルスを制御系１，具体的
には衛星内にある例えば姿勢制御ノズルあるいは反動輪
に出力する。こうして、制御量、つまり上に述べた姿勢
角度を所望の目標値に維持する。
【００１８】図２は疑似速度変調器の機能ブロック回路
図を示す。この変調器は、進行分岐路中の三点ヒステリ
シス回路１２と、帰還分岐路中の１次の線形遅延回路１
３と、加算回路１１とで実質上構成されている。加算回
路１１では帰還信号ｒ（ｔ）を入力信号ｅ（ｔ）から引
き算する。その時に生じる差信号ε（ｔ）はヒステリシ
ス回路１２の入力端に達する。このヒステリシス回路は
オンしきい値±ｈ１およびオフしきい値±ｈ２を有し、
ε（ｔ）の瞬時値とその「履歴」に応じて出力信号ｉ＝
０またはｉ＝±１を周知のように出力する。出力信号ｉ
は増幅率ＫＭと時定数ＴＭを有する遅延回路１３を介し
て帰還され、帰還信号ｒ（ｔ）として加算回路１１に達
する。デジタル変調器の場合には、入力端に各サンプリ
ング期間Δｔｋの間に一定の入力信号ｅｋが入力する。
【００１９】図２に示す変調器は、遅延回路１３が帰還
分岐路中にあるから疑似速度タイプである。説明したよ
うに、このような疑似速度変調器は（パラメータＫＭと
ＴＭに依存する周波数範囲内で）入力信号に対して位相
の進みを与える。つまり、この場合、特に望ましい効果
を与える。
【００２０】図３は、疑似速度変調器をデジタル式に再
現するこの発明による変調方法の機能回路図を示す。特
別なハードウェヤによる実施例では、この方法を実施す
るため、データ記憶器２１〜２３，比較器２５〜２７お
よび計算回路２８〜３３を備え、これ等は計算装置（変
調器４）の主要構成要素を形成する。更に、デジタル・
シーケンスを実行するのに必要な付加的な構成要素、例
えば計算回路中のクロック発生器、計算レジスタおよび
記憶素子は特に図示していない。
【００２１】各時間間隔Δｔｋ（サンプリング期間）の
初めには、変調器４の入力端にこの時間間隔の期間中一
定な入力信号ｅｋが入力する（ｋはｋ番目の時間間隔の
通し番号である）。この入力信号は一連の計算サイクル
から成る演算サイクルを開始させる。これ等の計算サイ
クルの各々は時間間隔Δｔｋで必要なオン時点ｔｓｅと
オフ時点ｔｓａの列の中でスイッチング時点を決めるた
めに使用される。同じパラメータ（±ｈ１．±ｈ２．ｋ
Ｍ．ＴＭ）を有するアナログ変調器で、同じ入力信号ｅ
ｋが入力する場合、オン時点とオフ時点が生じるような
多数の計算サイクルを実行するに過ぎない。一般には、
最後に計算したスイッチング時点が次の時間間隔Δｔ
ｋ＋１内にあり、当該列に属していないことを確認する
付加的な計算サイクルも必要である。
【００２２】詳しくは、以下の方法過程が進行する。各
時間間隔Δｔｋの初めで、第一データ記憶器２１には初
期値として、あるいは先行する演算サイクルΔｔｋ−１
からの最終値として以下の量がある。 ｒｓ−１＝ｒｋ 変調器の帰還信号 ｉｓ−１＝ｉｋ スイッチング状態オフ（ｉ＝０）ある
いはオン（ｉ＝±１）に対応するその時の変調器の出力
信号 Δｔｓｕｍ＝０ 当該演算サイクルにあるオンとオフの
全ての時間間隔Δｔｓに対する和を表す補助量（初期値
は０である）
【００２３】第一比較器２５中ではｉｓ−１＝０である
かｉｓ−１≠０，つまりｉｓ−１＝±１であるかを確認
する。最初の場合には、第一計算回路２８中で第一オン
時点ｔｓｅを時間間隔Δｔｋの初めに対して計算する。
これは次の規則に従って行われる。 ｈｓ１＝ｈ１ｓｉｇｎ（ｅｋ） ａｓ１＝（ｅｋ−ｈｓ１）／ｒＳ−１ Δｔｓ１＝−ＴＭｌｎａｓ１ （１） ｔｓｅ＝Δｔｓｕｍ＋Δｔｓ１ ここで、ｈｓ１とａｓ１は補助量、Δｔｓ１はオン時点
ｔｓｅまでの時間間隔、ｈ１とＴＭは既に述べた変調器
のパラメータおよびｌｎは自然対数を意味する。
【００２４】次の第二比較器２６中では、オン時点ｔ
ｓｅが当該時間間隔Δｔｋ中にあるか否かを確認する。
（ＹＥＳ）の場合には、オン時点ｔｓｅでの変調器の出
力信号ｉｓおよび帰還信号ｒｓの値を第三計算回路３２
中で、規則 ｉｓ＝ｓｉｇｎ（ｅｋ） ｒｓ＝ｅｋ−ｈｓ１ （２） に従って計算する。
【００２５】当該演算サイクル内の第一計算サイクルの
最終量として生じるｔｓｅ，ｉｓとｒｓの値を第二記憶
器２２に保管する。
【００２６】こうして、第一オン時点ｔｓｅが付属する
符号［ｓｉｇｎ（ｅｋ）］も含めて求まり、対応するパ
ルスを何時再びオフにするかを計算する必要がある。こ
れは次のように行われる。
【００２７】状態量ｉｓとｒｓを次の計算サイクルに対
して初期値記憶器として働く中間記憶器２３に送る。こ
の計算サイクルの中で使用すべき量ｒｓ−１．ｈｓ−１
およびΔｔｓｕｍに対して中間記憶器２３では、上記の
値ｉｓとｒｓを取り上げる。つまり、 ｒｓ−１＝ｒｓ ｉｓ−１＝ｉｓ （３） Δｔｓｕｍ＝ｔｓｅ，ｔｓａ
【００２８】新しい計算サイクルの開始時点では、第一
比較器２５の中で変調器の出力信号ｉｓ−１がオンまた
はオフ状態に一致するか否か（ｉｓ−１≠０＝±１ある
いはｉｓ−１＝０）を確認する。最後にオン時点を計算
したなら、ｉｓ−１≠０となるので、比較器２５のＮＯ
の判定が第二計算回路２９で次のオフ時点ｔｓａを計算
させることになる。つまり規則 ｈｓ２＝ｈ２ｉｓ−１ ａｓ２＝（ｅｋ−ｈｓ２−ＫＭｉｓ−１）／（ｒｓ−１−ＫＭｉｓ−１） Δｔｓ２＝−ＴＭｌｎａｓ２ （４） ｔｓａ＝Δｔｓｕｍ＋Δｔｓ２ に従い、補助量ｈｓ２とａｓ２および上で既に説明した
変調器パラメータｈ２．ＫＭとＴＭ．オン時間間隔の期
間Δｔｓ２，および当該演算サイクル内のオンとオフの
時間間隔の全てにわたる今まで値Δｔｓｕｍ＝ｔｓｅに
増加した和を用いて行われる。
【００２９】第三比較器２７中では、このように算出さ
れたオフ時点ｔｓａが当該時間間隔Δｔｋ内に未だある
か否かを再び確認する。ＹＥＳの場合、第四計算回路３
３中でオフ時点ｔｓａでの変調器の出力信号ｉｓと帰還
信号ｒｓを規則、 ｉｓ＝０ ｒｓ＝ｅｋ−ｓ２ （５） に従って計算する。
【００３０】次いで、これ等の量とオフ時点ｔｓａの値
を第二データ記憶器２２に送り、両方の状態量ｉｓとｒ
ｓを再び中間記憶器２３に導入する。その結果、今度は
次のオン時点を決める第三計算サイクルが始まる。つま
り、第一比較器２５中のＹＥＳの判定（ｉｓ−１＝ｉｓ
＝０）に従って始まる。
【００３１】当該時間間隔Δｔｋの間、第二比較器２６
および第三比較器２７中で更にＹＥＳの判定を行う場合
に生じる次のオン時点とオフ時点が、上に説明したよう
に計算される。その場合、Δｔｓｕｍの値は他の計算サ
イクル毎にそれぞれΔｔｓ１またはΔｔｓ２だけ増加す
る。こうして、第二データ記憶器２２には、結局更に連
続する指数で表せる一連のスイッチング時点、つまりｔ
ｓｅ１，ｔｓａ１，ｔｓｅ２，ｔｓｅ２，ｔｓｅ３，ｔ
ｓａ３等が存在する。
【００３２】当該演算サイクル内で、丁度計算した切換
時間ｔｓｅまたはｔｓａがその時間間隔Δｔｋ内にない
場合が何時か生じるかは、Δｔｓｕｍが必ず増加するこ
とに由来する。この時、両方の比較器の一方２６または
２７の中でＮＯの判定となる。第五計算回路３０と第六
計算回路３１では、当該時間間隔Δｔｋの終わりに相当
する状態量ｉｓとｒｓを未だ計算する必要がある。つま
り、最後に計算した時間間隔Δｔｋ内に入らないスイッ
チング時点がオン時点ｔｓｅ（ｔｓｅ＞Δｔｋ）である
場合の規則、 ｉｓ＝ｉｓ−１ Φ＝ｅｘｐ［（Δｔｋ−Δｔｓｕｍ）／ＴＭ］ （６） ｒｓ＝Φｒｓ−１ および最後に計算したスイッチング時点がオフ時点ｔ
ｓａ（ｔｓａ＞Δｔｋ）である可能性のある他の場合の
規則、 ｉｓ＝ｉｓ−１ Φ＝ｅｘｐ［（Δｔｋ−Δｔｓｕｍ）／ＴＭ］ （７） ｒｓ＝Φｒｓ−１＋ＫＭｉｓ−１（１−Φ） に従い遷移関数Φを使用して計算する必要がある。当該
時間間隔Δｔｋでは、予め計算されたスイッチング時点
に導入されたスイッチング状態が維持される。
【００３３】当該演算サイクルの終わり、従って時間間
隔Δｔｋの終わりに相当する等式（６）と（７）の状態
量ｉｓとｒｓを第二データ記憶器２２中で読み取り、次
の時間間隔Δｔｋ＋１の初めで新しい初期値として量
ｉｋとｒｋの代わりに第一データ記憶器２１に入れる。
【００３４】個々の計算サイクル内で計算すべきオフ時
間間隔Δｔｓ１とオン時間間隔Δｔｓ２および最終的に
求める遷移関数Φに対して、以下の近似式も使用でき
る。即ち、 Δｔｓ１＝ＴＭ（１／ａｓ１−１） Δｔｓ２＝ＴＭ（１／ａｓ２−１） （８） Φ＝ＴＭ／（ＴＭ＋Δｔｋ−Δｔｓｕｍ）
【００３５】これ等の近似を使用すると、計算コストが
著しく低減し、特に遷移関数Φの場合、超越指数関数の
計算を単純な基本演算に還元できる。
【００３６】付属する実際の時間間隔Δｔｋの期間に比
べて非常に早く完了する演算サイクルの終わりには、最
終記憶器５（図１）である第二データ記憶器２２が、前
記時間間隔に相当する上記の変調の経過を一連のオン時
点とオフ時点およびパルスの付属する符号の形にして保
有する。次いで、これ等の情報はその時のスイッチング
時点で一定振幅（ｉ＝±１）で可変パルス幅と可変パル
ス期間の正または負のパルスとして表す出力信号を出力
する。
【００３７】この発明によるデジタル変調方法を実現す
るには、フリップフロップ、アンドゲート、オアゲー
ト、記憶レジスタ、計数器等のような古典的なデジタル
素子の外に、高集積デジタル技術も考えられる。特に、
デジタル変調器を所謂ＡＳＩＣ、即ちＡｎｗｅｎｄｕｎ
ｇｓ−Ｓｐｅｚｉｆｉｓｃｈｅｒ Ｉｎｔｅｇｒｉｅｒ
ｔｅｒ Ｓｃｈａｌｔｋｒｅｉｓ（特別な用途の集積回
路）として形成できる。個々の計算回路に付属する関数
やアルゴリズムを適当なグループにまとめ、共通のデー
タ記憶器から初期値や中間記憶された状態量を供給する
ことも効果的である。更に発展させると、結局この発明
の変調方法を特徴付ける規則、アルゴリズム、記憶機能
と判定機能をただ一つの計算回路中で実現するか、ある
いは中央デジタル演算コンピュータ中のプログラムルー
チンとして実現させる。
【００３８】この発明の他の構成によれば、上記の実現
では、オンとオフのしきい値（ｈ１．ｈ２），変調器の
増幅率（ＫＭ）および遅延時定数（ＴＭ）のような系に
よる変調器パラメータを外部信号あるいは上位の制御ル
ープの内部動作状態に応じて調節できる点に注意すべき
である。これは、例えばデジタル変調装置を作動させる
場合、あるいはこれに等価な下位プログラムをＲＯＭ記
憶器から呼び出す場合に、前記パラメータをＲＡＭ記憶
器に引き渡し、このＲＡＭ記憶器に外部データ接続部を
介して古い値に置き換わる新たな値を適当な方法で導入
して実現される。従って、オン時点で外部データ入力に
誤りがある場合でも、使用可能なパラメータ値を利用で
き、これ等のパラメータ値は付属する上位の制御ループ
あるいは処理の最適特性を保証しないが、少なくとも一
つの確実な機能を確保する。この適合性によりこの発明
のデジタル変調器を含む系の始動時や、動作条件が変わ
ったり、系のパラメータが公称値からずれた場合、必ず
最適な動作状態に調整できる。例えば、反作用ノズルの
効率や寿命は、上記変調器のパラメータ（ｈ１．ｈ２．
ＫＭ．ＴＭ）で可変できる最小パルス期間の値に依存す
る。何度も述べた進み効果もこれ等のパラメータを介し
て適当な方法で調整できる。
【００３９】最後に、スイッチング状態を所定の時間間
隔あるいはサンプリング間隔Δｔｋの全期間に対して決
めるため、全てのオン時点とオフ時点を求めるのに何回
の計算サイクルが最大限必要であるのかに触れておく。
これは検索を完全に終え、デジタル過程のシーケンス制
御を一定の時間枠内で行う時に、計算されたパルス列の
読取過程と共に始まるので重要である。既に説明した記
号を使用して、疑似速度変調器の最短パルス列期間は関
係式、 Ｔｍｉｎ＝４ＴＭ（ｈ１−ｈ２）／ＫＭ （９） で決まる。所定時間間隔Δｔｋ内のスイッチング状態の
数は、値２ｔＡ／Ｔｍｉｎ以下の最も近い整数を越える
ことはない。
【００４０】スイッチング状態を決める計算サイクルの
このようにして求まる数には、サンプリング間隔の終わ
りで変調器の内部状態量を遷移させる計算過程も加わ
る。
【００４１】
【発明の効果】この発明によるデジタル変調方法および
変調方法を実施する装置で、スイッチング時点の決定の
精度を高め、同時に計算コストを低減できる。
【図面の簡単な説明】
【図１】 デジタル変調器を備えた制御装置のブロック
回路図、
【図２】 アナログ疑似速度変調器のブロック回路図、
【図３】 この発明による変調方法の技術思想による機
能と信号波形図。
【符号の説明】
１ 制御系 ２ 測定ユニット ３ 制御装置 ４ 変調器 ５ 記憶器 ６ 駆動ユニット １０ 入力端 １１ 加算回路 １２ ヒステリシス回路 １３ 遅延回路 ２１〜２３ データ記憶器 ２５〜２７ 比較器 ２８〜３３ 計算回路
フロントページの続き (56)参考文献 特開 平３−74176（ＪＰ，Ａ) 特開 平３−27794（ＪＰ，Ａ) 特開 昭61−133403（ＪＰ，Ａ) 米国特許4599697（ＵＳ，Ａ) 欧州特許出願公開412573（ＥＰ，Ａ ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G05B 11/28 H03K 7/08

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 制御方法の枠内で時間と共に変化する連
    続誤差信号からオンとオフの機能状態しかない駆動ユニ
    ットを駆動する一連のパルス出力信号を求め、変調器の
    タイプを特徴付ける増幅率ＫM ，時定数ＴM およびヒス
    テリシスしきい値ｈ1,ｈ2 のような変調器パラメータ
    と、誤差信号からサンプリングで得られ、連続する一連
    の時間間隔Δｔk の各々の期間中でそれぞれ一定である
    入力信号とから、各時間間隔の初めに振幅が一定で、パ
    ルス幅とパルス周波数が可変できる一連の正および／ま
    たは負のパルスを表す各時間間隔に対する出力信号を計
    算してアナログ変調器の機能を再現するデジタル変調方
    法において、連続する時間間隔Δｔk の間で表すべきパ
    ルスのオン時点ｔseとオフ時点ｔsaおよびパルスの符号
    のみを直接計算して出力信号として使用することを特徴
    とする方法。
  2. 【請求項２】 疑似速度変調器を再現するため、オン時
    点ｔｓｅを各時間間隔Δｔｋ内で下記の規則、 ｔｓｅ＝Δｔｓｕｍ−ＴＭｌｎ［（ｅｋ−ｈ１ｓｉｇｎ
    （ｅｋ））／ｒｓ−１］ により計算し、ここでｒｓ−１が先行する各オフ時点ｔ
    ｓａでの変調器の内部帰還信号、およびΔｔｓｕｍが当
    該時間間隔Δｔｋに対して予め計算され、オン時点とオ
    フ時点の間あるいはその逆の間にあるオンおよびオフの
    期間の和を意味することを特徴とする請求項１に記載の
    方法。
  3. 【請求項３】 疑似速度変調器を再現するため、オフ時
    点ｔｓａを各時間間隔Δｔｋ内で下記の規則、 ｔｓａ＝Δｔｓｕｍ＋ＴＭｌｎ［（ｅｋ−（ｈ２＋
    ＫＭ）ｉｓ−１）／（ｒｓ−１−ＫＭｉｓ−１）］ により計算し、ここでｉｓ−１が先行するスイッチング
    状態を意味することを特徴とする請求項１または２に記
    載の方法。
  4. 【請求項４】 疑似速度変調器を再現するため、オン時
    点ｔｓｅを各時間間隔Δｔｋ内で下記の規則、 ｔｓｅ＝Δｔｓｕｍ＋ＴＭ［ｒｓ−１／（ｅｋ−ｈ１ｓ
    ｉｇｎ（ｅｋ））−１］ により計算し、ここでｒｓ−１が先行する各オフ時点ｔ
    ｓａでの変調器の内部帰還信号、およびΔｔｓｕｍが当
    該時間間隔Δｔｋに対して予め計算され、オン時点とオ
    フ時点の間あるいはその逆の間にあるオンおよびオフの
    期間の和を意味することを特徴とする請求項１に記載の
    方法。
  5. 【請求項５】 疑似速度変調器を再現するため、オフ時
    点ｔｓａを各時間間隔Δｔｋ内で下記の規則、 ｔｓａ＝Δｔｓｕｍ＋ＴＭ［（ｒｓ−１−Ｋ
    Ｍｉｓ−１）／（ｅｋ−（ｈ２＋ＫＭ）ｉｓ−１）−
    １］ により計算し、ここでｒｓ−１が先行する各オフ時点ｔ
    ｓａでの変調器の内部帰還信号、ｉｓ−１が先行するス
    イッチング状態、およびΔｔｓｕｍが当該時間間隔Δｔ
    ｋに対して予め計算され、オン時点とオフ時点の間ある
    いはその逆の間にあるオンおよびオフの期間の和を意味
    することを特徴とする請求項１または４に記載の方法。
  6. 【請求項６】 個々の時間間隔Δｔｋの各々に対するオ
    ン時点ｔｓｅとオフ時点ｔｓａの列の計算は、時間間隔
    Δｔｋ内で積算され、オン時点ｔｓｅとオフ時点ｔｓａ
    の間およびその逆の間にある全てのオン時間間隔Δｔ
    ｓｅと全てのオフ時間間隔Δｔｓａの和が時間間隔Δｔ
    ｋの長さ以上になったら中止されることを特徴とする請
    求項１〜５の何れか１項に記載の方法。
  7. 【請求項７】 オフ状態（ｉｓ＝０）で終わる時間間隔
    Δｔｋの最終時点に対応させるべき帰還信号ｒｓは下記
    の規則、 ｒｓ＝ｒｓ−１ｅｘｐ［−（Δｔｋ−Δｔｓｕｍ）／Ｔ
    Ｍ］ あるいは ｒｓ＝ｒｓ−１ＴＭ／（ＴＭ＋Δｔｋ−Δｔｓｕｍ） により計算されることを特徴とする請求項６に記載の方
    法。
  8. 【請求項８】 オン状態（ｉｓ＝±１）で終わる時間間
    隔Δｔｋの最終時点に対応させるべき帰還信号ｒｓは下
    記の規則、 ｒｓ＝（ｒｓ−１−ＫＭｉｓ−１）ｅｘｐ［−（Δｔｋ
    −Δｔｓｕｍ）／ＴＭ］＋ＫＭｉｓ−１ あるいは ｒｓ＝ＴＭ（ｒｓ−１−ＫＭｉｓ−１）／（ＴＭ＋Δｔ
    ｋ−Δｔｓｕｍ）＋ＫＭｉｓ−１ により計算されることを特徴とする請求項６に記載の方
    法。
JP5072287A 1992-04-02 1993-03-30 デジタル変調方法 Expired - Fee Related JP2929567B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4210966A DE4210966C2 (de) 1992-04-02 1992-04-02 Verfahren zur digitalen Modulation
DE4210966:3 1992-04-02

Publications (2)

Publication Number Publication Date
JPH06222806A JPH06222806A (ja) 1994-08-12
JP2929567B2 true JP2929567B2 (ja) 1999-08-03

Family

ID=6455814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5072287A Expired - Fee Related JP2929567B2 (ja) 1992-04-02 1993-03-30 デジタル変調方法

Country Status (4)

Country Link
US (1) US5473633A (ja)
EP (1) EP0563719B1 (ja)
JP (1) JP2929567B2 (ja)
DE (2) DE4210966C2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684805A (en) * 1995-11-30 1997-11-04 Brown; Anthony Kevin Dale Microwave multiphase detector
AU5311398A (en) * 1996-12-23 1998-07-17 Dsc Communications A/S A method and a circuit for the transfer of data information
US5957411A (en) * 1997-01-31 1999-09-28 Space Systems/Loral, Inc. Method using double thruster firings to deadbeat flexible solar array structural oscillations
DE19931824B4 (de) * 1999-07-08 2012-03-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Ausgabe eines pulsweitenmodulierten Signals
US20100098399A1 (en) * 2008-10-17 2010-04-22 Kurt Breish High intensity, strobed led micro-strip for microfilm imaging system and methods
CN103029851B (zh) * 2012-11-30 2015-04-22 北京控制工程研究所 一种参数自整定伪速率调制器
FR3029661B1 (fr) * 2014-12-04 2016-12-09 Stmicroelectronics Rousset Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
CN106125748B (zh) * 2016-07-19 2018-11-23 北京控制工程研究所 一种伪速率喷气控制系统参数确定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599697A (en) 1982-08-11 1986-07-08 Ford Aerospace & Communications Corporation Digital PWPF three axis spacecraft attitude control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001728A (en) * 1974-02-27 1977-01-04 The United States Of America As Represented By The Secretary Of The Navy Digital method of pulse width modulation
US4138632A (en) * 1977-04-04 1979-02-06 Pneumo Corporation Pulse width modulator digital servo system
EP0046151B1 (de) * 1980-08-19 1985-11-21 Messerschmitt-Bölkow-Blohm Gesellschaft mit beschränkter Haftung Vorrichtung zur Lagestabilisierung von elastischen Fahrzeugen
DE3319300A1 (de) * 1983-05-27 1984-11-29 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Digitaler pulsweiten-pulsfrequenzmodulator (pwpf-modulator)
US4646321A (en) * 1984-08-31 1987-02-24 Raytheon Company Interpolation pulse duration modulated adder
JPS61133403A (ja) * 1984-12-03 1986-06-20 Nippon Denso Co Ltd 電磁作動器駆動装置
JP2504751B2 (ja) * 1986-09-06 1996-06-05 勤 氏家 切断処理装置
JP2635746B2 (ja) * 1987-09-16 1997-07-30 メッセルシュミット‐ベルコウ‐ブローム・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 角運動量を蓄えた自由運動体の目標値制御および／または安定化を行う装置
JP2790808B2 (ja) * 1987-12-15 1998-08-27 株式会社リコー 音声認識装置
DE3926599A1 (de) * 1989-08-11 1991-02-14 Bodenseewerk Geraetetech Schaltungsanordnung fuer die analogsignal-frequenz-wandlung
JPH0374176A (ja) * 1989-08-11 1991-03-28 Fujitsu General Ltd Ｐｗｍ波形出力方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599697A (en) 1982-08-11 1986-07-08 Ford Aerospace & Communications Corporation Digital PWPF three axis spacecraft attitude control

Also Published As

Publication number Publication date
DE4210966A1 (de) 1993-10-07
JPH06222806A (ja) 1994-08-12
EP0563719A2 (de) 1993-10-06
US5473633A (en) 1995-12-05
EP0563719A3 (en) 1995-03-15
EP0563719B1 (de) 2000-12-20
DE4210966C2 (de) 1994-06-23
DE59310129D1 (de) 2001-01-25

Similar Documents

Publication Publication Date Title
US4893068A (en) Digital servo employing switch mode lead/lag integrator
US5404253A (en) Estimator-based runout compensation in a disk drive
US5804940A (en) Device designed to compensate for non-linearity of machine shafts
JP2929567B2 (ja) デジタル変調方法
CA2025338C (en) Feedback control system
US8214415B2 (en) Interpolator for a networked motion control system
KR20030022113A (ko) 고해상도 위치센서장치 및 방법
JP3166446B2 (ja) 速度推定オブザーバ
US5615139A (en) Apparatus and method for synthesizing a sinusoidal signal
JPH03175502A (ja) 間引き学習制御方式
JP2629758B2 (ja) 軌跡補正方法
RU2103714C1 (ru) Способ автоматического регулирования астатического объекта
US20030225465A1 (en) Residual feedback to improve estimator prediction
Krčmar et al. Performance analysis of the speed servomechanism with the adaptive PI controller
RU2002302C1 (ru) Квадратирующий преобразователь
JPH04100116A (ja) 速度指令の補正による学習制御装置
SU1266004A1 (ru) Преобразователь напр жени в частоту
SU686039A1 (ru) Интерпол тор
JP2623783B2 (ja) 速度制御装置
JP4806768B2 (ja) マルチレート制御方法及び装置
US4184109A (en) Position servo loop for robot or automatic machine
SU1695487A1 (ru) Умножитель частоты
SU1587467A1 (ru) Система адаптивного управлени
Sergio et al. Robust Fractional Digital Control of a First Order Plus Integrator Process
JPH0337203B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330

LAPS Cancellation because of no payment of annual fees