JP2928140B2 - 性能測定カウンタ回路 - Google Patents
性能測定カウンタ回路Info
- Publication number
- JP2928140B2 JP2928140B2 JP7220428A JP22042895A JP2928140B2 JP 2928140 B2 JP2928140 B2 JP 2928140B2 JP 7220428 A JP7220428 A JP 7220428A JP 22042895 A JP22042895 A JP 22042895A JP 2928140 B2 JP2928140 B2 JP 2928140B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- count
- data
- circuit
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置のカ
ウンタ回路に関し、特に情報処理装置における排他事象
の性能を測定する性能測定カウンタ回路に関する。
ウンタ回路に関し、特に情報処理装置における排他事象
の性能を測定する性能測定カウンタ回路に関する。
【０００２】
【従来の技術】従来の性能測定カウンタ回路は、一般的
に図３に示す構成をとっている。
に図３に示す構成をとっている。
【０００３】以下、この性能測定カウンタ回路について
説明する。
説明する。
【０００４】まず、事象Ａデータ選択回路１により初期
値データ２００を選択し、事象カウンタレジスタ３に初
期値を格納する。また、事象Ｂデータ選択回路２により
初期値データ２００を選択し、事象カウンタレジスタ４
に初期値を格納する。
値データ２００を選択し、事象カウンタレジスタ３に初
期値を格納する。また、事象Ｂデータ選択回路２により
初期値データ２００を選択し、事象カウンタレジスタ４
に初期値を格納する。
【０００５】次に事象Ａが発生すると、カウント制御回
路７からの指示にしたがい事象カウンタレジスタ３の出
力を事象カウンタ回路６でカウントアップし、事象Ａデ
ータ選択回路１を経由して事象カウンタレジスタ３に格
納する。
路７からの指示にしたがい事象カウンタレジスタ３の出
力を事象カウンタ回路６でカウントアップし、事象Ａデ
ータ選択回路１を経由して事象カウンタレジスタ３に格
納する。
【０００６】また、事象Ｂが発生すると、カウント制御
回路７からの指示にしたがい事象カウンタレジスタ４の
出力を事象カウンタ回路８でカウントアップし、事象Ｂ
データ選択回路２を経由して事象カウンタレジスタ４に
格納する。
回路７からの指示にしたがい事象カウンタレジスタ４の
出力を事象カウンタ回路８でカウントアップし、事象Ｂ
データ選択回路２を経由して事象カウンタレジスタ４に
格納する。
【０００７】このようにして個々の事象カウンタレジス
タに対応する事象カウンタ回路によりカウントアップが
実行されている。
タに対応する事象カウンタ回路によりカウントアップが
実行されている。
【０００８】また、たとえば、「特開昭６３−２０１８
４３号公報」に示される技術がある。この技術の性能測
定カウンタ回路では、情報処理装置のバスに接続された
アタッチメント（ディスク装置や回線アダプタ、メモリ
など）のビジーを検出すると、それぞれのアタッチメン
トに対応したカウンタをクロックアップすることにより
測定を行っている。またカウンタはアタッチメント毎に
２つ（カウンタＡ、Ｂ）設けられ、一定時間毎に切り替
えられる。カウンタＡを停止し値を読み出している間は
カウンタＢをクロックアップし、逆にカウンタＢを停止
し値を読み出している間はカウンタＡをクロックアップ
するという動作を行っている。
４３号公報」に示される技術がある。この技術の性能測
定カウンタ回路では、情報処理装置のバスに接続された
アタッチメント（ディスク装置や回線アダプタ、メモリ
など）のビジーを検出すると、それぞれのアタッチメン
トに対応したカウンタをクロックアップすることにより
測定を行っている。またカウンタはアタッチメント毎に
２つ（カウンタＡ、Ｂ）設けられ、一定時間毎に切り替
えられる。カウンタＡを停止し値を読み出している間は
カウンタＢをクロックアップし、逆にカウンタＢを停止
し値を読み出している間はカウンタＡをクロックアップ
するという動作を行っている。
【０００９】
【発明が解決しようとする課題】上述した従来の性能測
定カウンタ回路では、カウンタ回路を各カウンタレジス
タ毎に設けているためハードウェア量が増加してしまう
という欠点がある。
定カウンタ回路では、カウンタ回路を各カウンタレジス
タ毎に設けているためハードウェア量が増加してしまう
という欠点がある。
【００１０】特に近年は、情報処理装置の複雑化により
測定項目が増加しており、カウンタレジスタの数が大幅
に増加している。したがって、カウンタ回路の数も増加
し全体のハードウェア量が増大する傾向にある。
測定項目が増加しており、カウンタレジスタの数が大幅
に増加している。したがって、カウンタ回路の数も増加
し全体のハードウェア量が増大する傾向にある。
【００１１】また、近年クロックが高速になり、カウン
タ回路自身も高速な動作の達成が要求されハードウェア
量が増大する傾向にある。
タ回路自身も高速な動作の達成が要求されハードウェア
量が増大する傾向にある。
【００１２】これらの傾向は、経済的な観点およびＬＳ
Ｉの面積の観点から欠点となっている。
Ｉの面積の観点から欠点となっている。
【００１３】
【００１４】本発明の性能測定カウンタ回路は、（ａ）
第１の事象のカウント値を保持する第１の事象カウント
レジスタと、（ｂ）第２の事象のカウント値を保持する
第２の事象カウントレジスタと、（ｃ）前記第１の事象
カウントレジスタの出力と前記第２の事象カウントレジ
スタの出力とのうちのいずれかを選択する事象選択回路
と、（ｄ）前記事象選択回路の出力を計数し第１の事象
のカウントデータあるいは第２の事象のカウントデータ
として出力する事象カウント回路と、（ｅ）第１の初期
値データと前記事象カウント回路からの前記第１の事象
のカウントデータとのうちのいずれかを選択し前記第１
の事象のカウント値として出力する第１のデータ選択回
路と、（ｆ）第２の初期値データと前記事象カウント回
路からの前記第２の事象のカウントデータとのうちのい
ずれかを選択し前記第２の事象のカウント値として出力
する第２のデータ選択回路と、（ｇ）前記第１の事象カ
ウントレジスタと前記第２の事象カウントレジスタと前
記事象選択回路と前記事象カウント回路と前記第１のデ
ータ選択回路と前記第２のデータ選択回路とに対して事
象カウント指示を行うカウント制御回路と、を備える。
第１の事象のカウント値を保持する第１の事象カウント
レジスタと、（ｂ）第２の事象のカウント値を保持する
第２の事象カウントレジスタと、（ｃ）前記第１の事象
カウントレジスタの出力と前記第２の事象カウントレジ
スタの出力とのうちのいずれかを選択する事象選択回路
と、（ｄ）前記事象選択回路の出力を計数し第１の事象
のカウントデータあるいは第２の事象のカウントデータ
として出力する事象カウント回路と、（ｅ）第１の初期
値データと前記事象カウント回路からの前記第１の事象
のカウントデータとのうちのいずれかを選択し前記第１
の事象のカウント値として出力する第１のデータ選択回
路と、（ｆ）第２の初期値データと前記事象カウント回
路からの前記第２の事象のカウントデータとのうちのい
ずれかを選択し前記第２の事象のカウント値として出力
する第２のデータ選択回路と、（ｇ）前記第１の事象カ
ウントレジスタと前記第２の事象カウントレジスタと前
記事象選択回路と前記事象カウント回路と前記第１のデ
ータ選択回路と前記第２のデータ選択回路とに対して事
象カウント指示を行うカウント制御回路と、を備える。
【００１５】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１６】図１は本発明の性能測定カウンタ回路の一
実施の形態のブロック図である。
実施の形態のブロック図である。
【００１７】図１を参照すると、この性能測定カウンタ
回路は、事象Ａのカウントデータ１０６と初期値データ
２００とのうちいずれかを選択して選択データ１０１と
して出力する事象Ａデータ選択回路１と、事象Ｂのカウ
ントデータ１０６と初期値データ２００のうちいずれか
を選択して選択データ１０２として出力する事象Ｂデー
タ選択回路２と、事象Ａデータ選択回路１で選択された
結果（事象Ａのカウント結果または初期値）を格納し、
１０３に出力する事象カウントレジスタ３と、事象Ｂデ
ータ選択回路２で選択された結果（事象Ｂのカウント結
果または初期値）を格納し、１０４に出力する事象カウ
ントレジスタ４と、事象カウントレジスタ３の出力１０
３と事象カウントレジスタ４の出力１０４とのうちいず
れかを選択して選択カウンタ値信号１０５として出力す
る事象選択回路５と、事象選択回路５からの選択カウン
タ値信号１０５をカウントアップし、カウントアップ結
果をカウントデータ１０６として出力する事象カウント
回路６と、事象ＡまたはＢに対する制御信号を上記の回
路に対して出力するカウント制御回路７とから構成され
る。
回路は、事象Ａのカウントデータ１０６と初期値データ
２００とのうちいずれかを選択して選択データ１０１と
して出力する事象Ａデータ選択回路１と、事象Ｂのカウ
ントデータ１０６と初期値データ２００のうちいずれか
を選択して選択データ１０２として出力する事象Ｂデー
タ選択回路２と、事象Ａデータ選択回路１で選択された
結果（事象Ａのカウント結果または初期値）を格納し、
１０３に出力する事象カウントレジスタ３と、事象Ｂデ
ータ選択回路２で選択された結果（事象Ｂのカウント結
果または初期値）を格納し、１０４に出力する事象カウ
ントレジスタ４と、事象カウントレジスタ３の出力１０
３と事象カウントレジスタ４の出力１０４とのうちいず
れかを選択して選択カウンタ値信号１０５として出力す
る事象選択回路５と、事象選択回路５からの選択カウン
タ値信号１０５をカウントアップし、カウントアップ結
果をカウントデータ１０６として出力する事象カウント
回路６と、事象ＡまたはＢに対する制御信号を上記の回
路に対して出力するカウント制御回路７とから構成され
る。
【００１８】図２は、このカウンタ回路の動作を説明す
るタイムチャートである。
るタイムチャートである。
【００１９】図２において、“Ａ”、“Ｂ”は、それぞ
れ事象Ａ、事象Ｂに対するカウンタの初期値である。
れ事象Ａ、事象Ｂに対するカウンタの初期値である。
【００２０】次に動作について、図１、図２を参照して
説明する。
説明する。
【００２１】事象Ａと事象Ｂの発生回数を本性能測定カ
ウンタ回路で測定するものとする。
ウンタ回路で測定するものとする。
【００２２】ただし事象Ａと事象Ｂは同時に発生しない
（事象Ａと事象Ｂは互いに排他的である）ものとする。
（事象Ａと事象Ｂは互いに排他的である）ものとする。
【００２３】まず、サイクルＴ１において、初期値デー
タ２００“Ａ”が事象Ａデータ選択回路１に送出され
る。
タ２００“Ａ”が事象Ａデータ選択回路１に送出され
る。
【００２４】また、初期値データ選択指示信号２０１が
カウント制御回路７に送出される。
カウント制御回路７に送出される。
【００２５】次に、カウント制御回路７では初期値デー
タ選択指示信号２０１を受け取り、サイクルＴ１におい
て、選択指示信号１１１とデータ格納指示信号１１３と
を送出する。
タ選択指示信号２０１を受け取り、サイクルＴ１におい
て、選択指示信号１１１とデータ格納指示信号１１３と
を送出する。
【００２６】また、サイクルＴ２において、初期値デー
タ２００“Ｂ”が事象Ｂデータ選択回路２に送出され
る。
タ２００“Ｂ”が事象Ｂデータ選択回路２に送出され
る。
【００２７】また、初期値データ選択指示信号２０１が
カウント制御回路７に送出される。
カウント制御回路７に送出される。
【００２８】次に、カウント制御回路７では初期値デー
タ選択指示信号２０１を受け取り、サイクルＴ２におい
て、選択指示信号１１２とデータ格納指示信号１１４と
を送出する。
タ選択指示信号２０１を受け取り、サイクルＴ２におい
て、選択指示信号１１２とデータ格納指示信号１１４と
を送出する。
【００２９】事象Ａデータ選択回路１および事象Ｂデー
タ選択回路２では１１１、１１２に送出された選択指示
信号にしたがい、初期値データ“Ａ”、“Ｂ”が選択さ
れ、それぞれサイクルＴ１に選択データ１０１、サイク
ルＴ２に選択データ１０２として出力される。
タ選択回路２では１１１、１１２に送出された選択指示
信号にしたがい、初期値データ“Ａ”、“Ｂ”が選択さ
れ、それぞれサイクルＴ１に選択データ１０１、サイク
ルＴ２に選択データ１０２として出力される。
【００３０】事象カウントレジスタ３ではサイクルＴ２
において、データ格納指示信号１１３にしたがい、選択
データ１０１“Ａ”が格納される。
において、データ格納指示信号１１３にしたがい、選択
データ１０１“Ａ”が格納される。
【００３１】事象カウントレジスタ４ではサイクルＴ３
において、データ格納指示信号１１４にしたがい、選択
データ１０２“Ｂ”が格納される。
において、データ格納指示信号１１４にしたがい、選択
データ１０２“Ｂ”が格納される。
【００３２】次に事象Ａが発生した場合について説明す
る。
る。
【００３３】図２においては、サイクルＴ５において事
象Ａ発生信号２０２がカウント制御回路７に送出され
る。
象Ａ発生信号２０２がカウント制御回路７に送出され
る。
【００３４】カウント制御回路７では事象Ａ発生信号２
０２を受け取り、サイクルＴ５において、事象選択指示
信号１１５と選択指示信号１１１とデータ格納指示信号
１１３とを送出する。
０２を受け取り、サイクルＴ５において、事象選択指示
信号１１５と選択指示信号１１１とデータ格納指示信号
１１３とを送出する。
【００３５】事象選択回路５では、サイクルＴ５におい
て、事象選択指示信号１１５にしたがい事象カウントレ
ジスタ３の出力１０３“Ａ”を選択し選択カウンタ値信
号１０５“Ａ”として送出する。
て、事象選択指示信号１１５にしたがい事象カウントレ
ジスタ３の出力１０３“Ａ”を選択し選択カウンタ値信
号１０５“Ａ”として送出する。
【００３６】事象カウント回路６では、サイクルＴ５に
おいて、事象選択回路５で選択された選択カウンタ値信
号１０５“Ａ”のカウントアップを行い、カウントデー
タ１０６“Ａ＋１”として送出する。
おいて、事象選択回路５で選択された選択カウンタ値信
号１０５“Ａ”のカウントアップを行い、カウントデー
タ１０６“Ａ＋１”として送出する。
【００３７】事象Ａデータ選択回路１では、サイクルＴ
５において、選択指示信号１１１にしたがい、カウント
データ１０６“Ａ＋１”を選択し、選択データ１０１
“Ａ＋１”として送出する。
５において、選択指示信号１１１にしたがい、カウント
データ１０６“Ａ＋１”を選択し、選択データ１０１
“Ａ＋１”として送出する。
【００３８】事象カウントレジスタ３では、サイクルＴ
６において、データ格納指示信号１１３にしたがい、選
択データ１０１“Ａ＋１”を格納する。
６において、データ格納指示信号１１３にしたがい、選
択データ１０１“Ａ＋１”を格納する。
【００３９】次に、事象Ｂが発生した場合について説明
する。
する。
【００４０】図２においては、サイクルＴ７において事
象Ｂ発生信号２０３がカウント制御回路７に送出され
る。
象Ｂ発生信号２０３がカウント制御回路７に送出され
る。
【００４１】カウント制御回路７では事象Ｂ発生信号２
０３を受け取り、サイクルＴ７において、事象選択指示
信号１１５と選択指示信号１１２とデータ格納指示１１
４とを送出する。
０３を受け取り、サイクルＴ７において、事象選択指示
信号１１５と選択指示信号１１２とデータ格納指示１１
４とを送出する。
【００４２】事象選択回路５では、サイクルＴ７におい
て、事象選択指示信号１１５にしたがい事象カウントレ
ジスタ４の出力１０４“Ｂ”を選択し選択カウンタ値信
号１０５“Ｂ”として送出する。
て、事象選択指示信号１１５にしたがい事象カウントレ
ジスタ４の出力１０４“Ｂ”を選択し選択カウンタ値信
号１０５“Ｂ”として送出する。
【００４３】事象カウント回路６では、サイクルＴ７に
おいて、事象選択回路５で選択された選択カウンタ値信
号１０５“Ｂ”のカウントアップを行い、カウントデー
タ１０６“Ｂ＋１”として送出する。
おいて、事象選択回路５で選択された選択カウンタ値信
号１０５“Ｂ”のカウントアップを行い、カウントデー
タ１０６“Ｂ＋１”として送出する。
【００４４】事象Ｂデータ選択回路２では、サイクルＴ
７において、選択指示信号１１２にしたがい、カウント
データ１０６“Ｂ＋１”を選択し、選択データ１０２
“Ｂ＋１”として送出する。
７において、選択指示信号１１２にしたがい、カウント
データ１０６“Ｂ＋１”を選択し、選択データ１０２
“Ｂ＋１”として送出する。
【００４５】事象カウントレジスタ４では、サイクルＴ
８において、データ格納指示信号１１４にしたがい、選
択データ１０２“Ｂ＋１”を格納する。
８において、データ格納指示信号１１４にしたがい、選
択データ１０２“Ｂ＋１”を格納する。
【００４６】以上のようにして各事象Ａ、Ｂの発生回数
がそれぞれ事象カウントレジスタ３、事象カウントレジ
スタ４に蓄積される。
がそれぞれ事象カウントレジスタ３、事象カウントレジ
スタ４に蓄積される。
【００４７】最後に事象カウントレジスタ３、事象カウ
ントレジスタ４の内容を性能測定データとして読み出
す。
ントレジスタ４の内容を性能測定データとして読み出
す。
【００４８】本実施の形態では、事象は２つであるが、
３つ以上でも同様に構成できることは言うまでもない。
３つ以上でも同様に構成できることは言うまでもない。
【００４９】
【発明の効果】以上説明したように本発明の性能測定カ
ウンタ回路は、複数の排他事象の性能測定を行う際に事
象選択回路を持つことにより、事象毎に事象カウント回
路を持つ必要がなくなり、従来より少ないハードウェア
量で複数の排他事象の性能測定を同時に測定できるとい
う効果がある。
ウンタ回路は、複数の排他事象の性能測定を行う際に事
象選択回路を持つことにより、事象毎に事象カウント回
路を持つ必要がなくなり、従来より少ないハードウェア
量で複数の排他事象の性能測定を同時に測定できるとい
う効果がある。
【００５０】また、したがって、経済的効果が達成でき
るという効果もある。
るという効果もある。
【図１】本発明の一つの実施の形態を示すブロック図で
ある。
ある。
【図２】図１の実施の形態の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図３】従来の性能測定カウンタ回路のブロック図であ
る。
る。
１ 事象Ａデータ選択回路 ２ 事象Ｂデータ選択回路 ３、４ 事象カウントレジスタ ５ 事象選択回路 ６、８ 事象カウント回路 ７ カウント制御回路 １０１、１０２ 選択データ １０３、１０４ 出力信号 １０５ 選択カウンタ値信号 １０６ カウントデータ １１１、１１２ 選択指示信号 １１３、１１４ データ格納指示信号 １１５ 事象選択指示信号 ２００ 初期値データ ２０１ 初期値データ選択指示信号 ２０２ 事象Ａ発生信号 ２０３ 事象Ｂ発生信号
Claims (1)
- 【請求項１】 （ａ）第１の事象のカウント値を保持す
る第１の事象カウントレジスタと、（ｂ）第２の事象の
カウント値を保持する第２の事象カウントレジスタと、
（ｃ）前記第１の事象カウントレジスタの出力と前記第
２の事象カウントレジスタの出力とのうちのいずれかを
選択する事象選択回路と、（ｄ）前記事象選択回路の出
力を計数し第１の事象のカウントデータあるいは第２の
事象のカウントデータとして出力する事象カウント回路
と、（ｅ）第１の初期値データと前記事象カウント回路
からの前記第１の事象のカウントデータとのうちのいず
れかを選択し前記第１の事象のカウント値として出力す
る第１のデータ選択回路と、（ｆ）第２の初期値データ
と前記事象カウント回路からの前記第２の事象のカウン
トデータとのうちのいずれかを選択し前記第２の事象の
カウント値として出力する第２のデータ選択回路と、
（ｇ）前記第１の事象カウントレジスタと前記第２の事
象カウントレジスタと前記事象選択回路と前記事象カウ
ント回路と前記第１のデータ選択回路と前記第２のデー
タ選択回路とに対して事象カウント指示を行うカウント
制御回路と、を有することを特徴とする性能測定カウン
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220428A JP2928140B2 (ja) | 1995-08-29 | 1995-08-29 | 性能測定カウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220428A JP2928140B2 (ja) | 1995-08-29 | 1995-08-29 | 性能測定カウンタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962532A JPH0962532A (ja) | 1997-03-07 |
| JP2928140B2 true JP2928140B2 (ja) | 1999-08-03 |
Family
ID=16750966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7220428A Expired - Lifetime JP2928140B2 (ja) | 1995-08-29 | 1995-08-29 | 性能測定カウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928140B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104772B2 (ja) * | 1987-08-05 | 1995-11-13 | 日本電気株式会社 | 集積回路 |
| JPS6446144A (en) * | 1987-08-14 | 1989-02-20 | Fujitsu Ltd | Performance analyzer processing system |
-
1995
- 1995-08-29 JP JP7220428A patent/JP2928140B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0962532A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978868A (en) | System for generating buffer status flags by comparing read and write pointers and determining direction of progression of read pointer with respect to write pointer | |
| KR100902765B1 (ko) | 선입 선출 메모리 시스템 및 그 방법 | |
| US20040006724A1 (en) | Network processor performance monitoring system and method | |
| US5764967A (en) | Multiple frequency memory array clocking scheme for reading and writing multiple width digital words | |
| US6816979B1 (en) | Configurable fast clock detection logic with programmable resolution | |
| KR920003176B1 (ko) | 정렬처리장치의 제어데이타 생성장치 | |
| JP2928140B2 (ja) | 性能測定カウンタ回路 | |
| US5634045A (en) | Integrated circuit input/output processor having improved timer capability | |
| JPH0675745A (ja) | 直列化差分フラッグ回路 | |
| US5721889A (en) | Data transfer between integrated circuit timer channels | |
| KR20010086221A (ko) | 다중 카운트를 실행하기 위한 카운터 및 그에 따른 방법 | |
| US6625711B1 (en) | Method and/or architecture for implementing queue expansion in multiqueue devices | |
| US6430198B1 (en) | Apparatus and method of reducing packet length count processing | |
| JPH10319097A (ja) | 半導体試験装置用タイミング発生器 | |
| JP3592169B2 (ja) | 非同期データ転送制御装置および非同期データ転送制御方法 | |
| US5732225A (en) | Integrated circuit timer system having a global bus for transferring information between local buses | |
| SU1201842A1 (ru) | Устройство дл ввода информации | |
| JP2667702B2 (ja) | ポインタリセット方式 | |
| JPH0637857A (ja) | シリアルデータ受信回路 | |
| JP3231148B2 (ja) | デジタルタイマ装置および方法 | |
| JP2744298B2 (ja) | バッファ制御用計数回路の障害検出方式 | |
| SU1182535A1 (ru) | Устройство для вывода информации | |
| RU2042196C1 (ru) | Устройство для моделирования цифровых схем | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| JPH05314758A (ja) | ファーストイン・ファーストアウト・メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |