JP2927184B2 - マイクロ波回路の実装構造 - Google Patents

マイクロ波回路の実装構造

Info

Publication number
JP2927184B2
JP2927184B2 JP6160167A JP16016794A JP2927184B2 JP 2927184 B2 JP2927184 B2 JP 2927184B2 JP 6160167 A JP6160167 A JP 6160167A JP 16016794 A JP16016794 A JP 16016794A JP 2927184 B2 JP2927184 B2 JP 2927184B2
Authority
JP
Japan
Prior art keywords
circuit
mounting structure
substrate
circuit module
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6160167A
Other languages
English (en)
Other versions
JPH0794912A (ja
Inventor
勇平 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6160167A priority Critical patent/JP2927184B2/ja
Publication of JPH0794912A publication Critical patent/JPH0794912A/ja
Application granted granted Critical
Publication of JP2927184B2 publication Critical patent/JP2927184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Waveguide Connection Structure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロ波回路の接続
構造に関し、特に複数のマイクロ波回路モジュールまた
はマイクロ波ＩＣモジュールを含む大規模回路の実装構
造に関する。
【０００２】
【従来の技術】マイクロ波ないしミリ波領域では波長が
短かく、伝送線路上の不連続を小さく抑えて線路を接続
することや線路間のアイソレーションを確保することが
難しく、自ずからマイクロ波回路実装は複雑でコストの
かかるものであった。近年、ＭＩＣＲＯＷＡＶＥ ＭＯ
ＮＯＬＩＴＨＩＣ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵ
ＩＴ（以下「ＭＭＩＣ」という。）が高周波域における
半導体集積回路として漸く実用化の時代を迎えている。
しかしながら、ＭＭＩＣには欠点も多く、また一般に割
れ易く実装上の制約が多い。特にサイズの大きくなり勝
ちな分布定数回路の組み込みには向いていない。
【０００３】ＭＭＩＣを含む従来のマイクロ波回路の代
表的な実装構造について図を用いて説明する。図８がそ
の具体例であって、ＭＭＩＣが受動素子を主とする分布
定数回路の組み込みに不向きなことから、能動素子を小
型の気密ケースに封じ込め、残りの受動素子と回路間接
続をマイクロストリップ線路によって構成し、それらの
コンポーネント間を半田付などで接続するものであっ
た。ＭＭＩＣの気密ケースへの封入にコストが掛かるの
みならず、単位回路間の不要な電気的結合を防ぐために
細かく仕切られた小部屋を有する複雑で高価なシールド
ケースを必要とするだけでなく、さらに組立コストもか
かっていた。
【０００４】なお、従来のマイクロ波回路の放熱構造と
しては、放熱器に回路基板を組み合せるものが特開昭６
０−２１６１１号公報及び特開昭６０−６４５０３号公
報等に示されているが、本発明で意図している実装構造
に適するものではなかった。
【０００５】従来例の図８において、メインプレート１
００上に回路素子１０３とマイクロ波リード１０２とバ
イアス供給端子１０７を内部に備えたＭＩＣモジュール
１０１を配置した。このときマイクロ波リード１０２と
バイアス供給端子１０７は、メインプレート１００に形
成された孔１０９を通して、その裏面に挿通している。
そしてバイアス供給端子１０７は、プリント板１０４な
どを介して半田付けさせ、マイクロ波リード１０２は、
プリント板１０４を介して半田付けによって他のモジュ
ールやアイソレータ１０８と電気的に接続される。そし
てこのマイクロ波リード１０２の接続部分は、カバー１
０６で外部から遮断された、シールドが施される。
【０００６】以上説明したように従来の接続構造は、能
動素子のみを配置しリード端子の突出したタイプのモジ
ュール荷適用可能に構成されていた。
【０００７】
【発明が解決しようとする課題】従来のマイクロ波回路
の実装構造には、次の欠点があった。
【０００８】１．ＭＭＣＩをヘッダと呼ばれる気密ケー
スに組み込むことに多額のコストがかかる。ヘッダ自体
が高価であり、かつ、組込コストも高価であるためであ
る。
【０００９】２．小部屋に分かれた複雑で大ききシール
ドケースが高価である。
【００１０】３．シールドケースへのヘッダの固定、プ
リント板の取付け、端子の半田付け等は、全て手先業で
せざるを得ず、組立コストが高価である。
【００１１】４．サイズが大きく、また、重量も重く、
通信装置の小型軽量化の支障になっていた。
【００１２】そこで、本発明は、前記従来の技術の欠点
を改良し、複雑で大きいシールドケースを不要にして小
型で安価なマイクロ波回路の実装構造を提供し、また、
半導体素子の放熱が良好な直接伝導形式の構造及び回路
モジュール単位で交換可能な構造を提供するものであ
る。
【００１３】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
【００１４】１．カバーに放熱板を取り付けた気密ケー
ス内に収容されるマイクロ波回路の実装構造において、
前記気密ケース内に、前記カバー上部に設けられたバネ
と、前記バネで支えられた基板と、前記基板の上部に接
続された回路モジュールと、前記回路モジュールの上部
に接合された熱拡散板と、前記熱拡散板の上部と前記気
密ケースの内壁間に密着した熱伝導性エラストマを設け
たことを特徴とするマイクロ波回路の実装構造。
【００１５】２．前記回路モジュールは、内部に半導体
素子が収容され、少なくとも２層の接地導体層とその間
に挟まれた中心導体層を有し、一面に中心導体につなが
る中心導体電極と、その近傍に接地電極が配設され、他
面に前記熱拡散板が接合されていることを特徴とする前
記１記載のマイクロ波回路の実装構造。
【００１６】３．前記回路モジュールに取付ける熱拡散
板の大きさを回路モジュール内部に収容している半導体
素子のサイズに対応した必要十分なサイズにすると共
に、熱拡散板のない部分の回路モジュール表面に外付け
回路素子を取付けることを特徴とする前記１記載のマイ
クロ波回路の実装構造。
【００１７】４． 前記１記載のマイクロ波回路の実装
構造において、前記バネに代えて、前記基板を弾性材料
で形成し、前記基板の弾力性を利用することを特徴とす
るマイクロ波回路の実装構造。
【００１８】
【実施例】次に本発明の実施例につて図面を参照して説
明する。図１は、本発明の第１の実施例のマイクロ波回
路の実装構造の断面図である。部分の構造から全体構造
へと説明を進める。
【００１９】回路モジュール１は、少なくとも１個の半
導体素子４を内部空間に収容している。回路モジュール
１は、誘電体層と導体層を重ね合せた多層構造であり、
中心導体層１１ｃと、これをはさむように上下一対の接
地導体層１２ｃを有している。２層の接地導体層間は接
地導体ビア（層間接続導体）６ｃで互いに接続されてい
る。接地導体ビア６ｃは、半導体素子４につながる中心
導体回路の周辺に多数設けてあり、その配設間隔は回路
モジュール１が扱う周波数の１／８波長以下が望まし
い。信号は、回路モジュール１の上下いずれか一面に中
心導体ビア５ｃを用いて導き出し、表面の電極パターン
につながっている。中心導体ビア５ｃを囲むように接地
導体ビア６ｃを設けてあり、その先は表面の接地電極６
ｃ（図２参参照）につながっている。半導体素子４で発
生する熱を外へ逃がすために放熱ビア８が設けてある。
良好な熱伝導率を有するビアを介して熱は、熱拡散板３
に逃げる、半導体素子４は回路モジュール１中の空間に
収容されており、電気良導体のフタ７でシールドされて
いる。回路モジュール１の半導体素子４の取付けられて
いる側の表面には、先記の熱拡散板３が接合材２で固着
されている。
【００２０】次に母基板１０について説明する。母基板
１０は、フレキシブルな有機材料で形成された大型の基
板であり、複数の回路モジュール１を搭載することでよ
り大規模の回路ユニットを構成することができる。母基
板１０は、少なくとも２面の接地導体層１２ｍとその間
に設けた中心導体層１１ｍを有している。マイクロ波信
号を基板の内部に閉じ込めるために、中心導体周辺の上
下一対の外導体を接続する接地導体ビア６ｍが多数設け
てある。接地導体ビア６ｍは、少なくとも中心導体の回
路パターンを取り囲むように設ける必要があり、理想的
には、中心導体の回路パターンのない部分に一面に設け
るのが良い。これによって、マイクロ波信号エネルギー
は中心導体層１１の周辺に閉じ込められる。
【００２１】回路モジュール１についても前記した母基
板１０と同様に、回路モジュール１の半導体素子４と中
心導体層１１の回路パターンの存在する部分以外の２層
の接地導体層１２間を接続する多数の接地導体ビア６ｃ
を配設する。
【００２２】図２は、回路モジュール１と母基板１０の
電気的接続を説明する図で、（Ｂ）が回路モジュール１
の電極配設を示す透視図で、（Ａ）が母基板１０の電極
配設を示している。図で５ａが中心導体電極、６ａは接
地電極であって、接地電極６ａは、中心導体電極５ａを
とり囲むように設けてあるだけでなく、回路モジュール
１の周辺部にもある。これにより、回路モジュール１と
母基板１０の接地電位を等しくできる。なお、９ａは、
直流バイアス、低周波信号の電極、１３は直流バイアス
線、低周波信号線である。接地電極６ａの数は、必要に
応じてさらに増加する場合もある。回路モジュール１の
電極と母基板１０の電極が相対するようにバンプ３０を
介して接合がなされ、回路モジュール１と母基板１０は
電気的に接続される。（Ａ）において母基板１０の表面
は信号電極５ａ，９ａ部分を除き接地導体で覆われてお
り、また接地電極６ａ部分を除いた接地導体部分はレジ
スト処理されている。
【００２３】以上のようにマイクロ波信号は、回路モジ
ュール１と母基板１０中に閉じ込められるので、従来の
マイクロ波回路のような複雑なシールドケースは不要で
あり、大規模なマイクロ波回路が小型に実現できる。
【００２４】次に本発明のマイクロ波回路構造の冷却に
ついて述べる。図１で半導体素子４から発生する熱は、
効果的に危機の外部に逃がす必要がある。一般的に行わ
れる方法として熱拡散板３にフィンをつけて周囲の空気
へ逃がす方法があるが、外気取入形の冷却方式の場合に
しか使えず、密閉形機器に使える方法でない。熱拡散板
を放熱板に直付けすれば、熱は直接放熱板を経て外部に
取り出せる。しかしながら複数の回路モジュールを機械
的に放熱板に密着させることは、不可能である。なぜな
ら、半田付けの寸法の差異等で熱換算板の上面が全ての
回路モジュールについて高い精度で平坦（面一）である
ことは難かしい。また、仮りに熱拡散板を放熱板に固定
したとしたら、母基板と放熱板の熱膨張係数の違いによ
り、回路モジュールと母基板の接合電極部にストレスが
かかり接合部が破損する。
【００２５】本発明の実施例では熱拡散板３と放熱板２
０の間に熱で同性エラストマ２１を挟み込み、母基板１
０にバネ４０で、熱拡散板３と熱伝導性エラストマ２１
が密着するように圧力をかける。複数の回路モジュール
１に取付けられた熱拡散板３の上面の高さが不揃いであ
ったとしても、それは熱伝導性エラストマ２１が吸収す
る。さて熱伝導性エラストマの熱伝導率は一般に金属に
比較して高くはないが、半導体素子の発熱は熱拡散板で
広い面積に拡がっているので、熱伝導性エラストマの伝
導率の低さという不利は実際上問題にならない。
【００２６】図３は、本発明のマイクロ波回路の実装構
造を用いたマイクロ波回路のユニットの断面を示す。放
熱板２０は気密ケース５０と一体に形成されている。信
号や一時電源は、コネクタ５２を経由して入出力され
る。５３はコネクタの端子であって母基板１０上の導体
と接触することで接続がなされる。多数設けられらたバ
ネ４０は気密ケース５０のカバー５１に設けられたバネ
ホルダー５１に各々取付けてある。カバー５１を気密ケ
ースに取付けることによって、バネ群が母基板を押し、
これによって、熱拡散板３が放熱板２０の方向へ押し付
けられるので、熱伝導性エラストマ２１が熱拡散板と放
熱板に挟まれることで、回路モジュールで発生した熱が
熱拡散→熱伝導性エラストマ→放熱板への逃げる。コネ
クタ５２の端子５３も可撓性を与えてありバネ４０が母
基板を押すことで、端子と母基板表面の導体とが接続さ
れる。バネ４０は回路素子毎に１ずつ入れたり、さらに
必要に応じて加える。あるいは回路が小さい場合は減少
しても良い。また、バネの種類は問わない。コイルバ
ネ、板バネ、プラスチックフォームなど母基板に圧力を
加えられるものから適宜に選択する。図４はコイルバネ
の替わりにスポンジ状のプラスチックフォーム５５で母
基板を押す実施例である。圧力が均等にかけられる特徴
がある。
【００２７】図５は板バネ状の多数のバネを用いる実施
例である。押え板５６を基板としてこの上面に多数のバ
ネ５７が植え込んである。この構造の場合押え板５６と
バネ５７は一体でプラスチック形成法で作るのが簡単で
良い。熱拡散板を熱伝導性エラストマに密着させること
が、圧力を加える目的であるので、バネを使わないで母
基板の弾性を利用して、所定の圧力を加えることも可能
である。バネを別に設けるよりは簡単になるが、母基板
の変形量（反り）を厳密に設計する必要はある。
【００２８】母基板１０は可撓性を必要とするのでエポ
キシグラス板のような有機基板が望ましい。一方回路モ
ジュールは同様の有機材料で形成する場合もあるが、セ
ラミック材料を選択する場合もある。セラミックを選択
した場合には注意を要する。一般に有機系母基板とセラ
ミックの熱的な線膨張系数は異なるので、温度変化によ
ってバンプ３０にせん断力が加わる。バンプがこのスト
レスに耐えられなければバンプが破断する。回路モジュ
ールのサイズによって決まるので、サイズが大きい場合
及び想定される温度範囲が広い場合には、回路モジュー
ル１と母基板１０の間に樹脂（レンジ）を流し込み、両
者の接着し、ストレスがバンプのみに集中しないように
すると良い。図６にレンジ６０を注入した断面を示す。
【００２９】本発明のマイクロ波回路の実装構造には、
種々の変形がある。回路モジュールに外付けの大容量コ
ンデンサや低周波の半導体チップを組み込む必要がある
場合、これらの部品は、回路モジュールの表面に表面実
装方式で取付けるが、その場合の実装形態を他の実施例
として図７に示す。熱拡散板３を半導体素子４の搭載さ
れている背面部のみに限定し、残りの表面にチップ受動
素子４２やチップ能動素子４１を搭載する。この場合、
熱拡散板３の面積をできるだけ減少しないようにすべき
である。
【００３０】
【発明の効果】以上説明したように本発明のマイクロ波
回路の実装構造は、マイクロ波信号を回路モジュールの
母基板内に閉じ込め、複雑で大きく、かつ高価なシール
ドケースを不要にした。また、回路全体を主として半導
体集積回路からなる能動素子を収容する回路モジュール
と、複数の回路モジュールを搭載する相互接続ないし一
体化を主たる機能とする母基板とから構成するとこによ
り、回路モジュール単位の標準化が可能になり、モジュ
ールの量産効果により信頼性の向上と原価削減がもたら
される。また、回路モジュールに不良品が発見された場
合にも、モジュール単位で交換すればよいので保留も上
げられる。
【００３１】また、本発明によれば、回路モジュール中
に収容された半導体素子の発熱は、熱拡散板で拡がり、
熱伝導性エラストマを介して装置の放熱板へと直接伝導
し逃げる。従って半導体素子の温度を下げられ寿命を延
長できる。あるいは逆に半導体素子から可及的に高い出
力を引き出すことが可能でらう。複数の回路モジュール
を有する母基板の場合で、熱拡散板上面の平坦性（面の
同一性）を完全に得ることが難かしく、凹凸が存在して
も熱伝導性エラストマが多少の誤差は吸収して、良好な
熱伝導を確保できる。
【００３２】本発明は、以上に述べたとおり極めて単純
化されるので、従来のマイクロ波回路の実装構造に比較
して著しい低コスト化を実現するものである。
【図面の簡単な説明】
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第１実施例の回路モジュールと母基板
の接続用電極配置を説明する図であり、（Ａ）は母基板
の電極配置図であり、（Ｂ）は回路モジュールの電極配
置の透明図である。
【図３】本発明のマイクロ波回路の実装構造を用いたユ
ニットの断面図。
【図４】本発明のマイクロ波回路の実装構造としてプラ
スチックフォームを用いたユニットの断面図。
【図５】本発明のマイクロ波回路の実装構造として板バ
ネを用いたユニットの断面図。
【図６】本発明の他の実施例を示す図で、母基板と回路
モジュールの間にレンジを注入した例を示す図。
【図７】本発明の更に他の実施例を示すで、回路モジュ
ール状で熱拡散板の間に電子部品を搭載した例の断面図
である。
【図８】従来の一般的なマイクロ波回路の実装構造の断
面図である。
【符号の説明】
１ 回路モジュール ２ 接合材 ３ 熱拡散板 ４ 半導体素子 ５ 中心導体ビア ５ａ 中心導体電極 ６ 接地導体ビア ６ａ 接地電極 ７ フタ ８ 放熱ビア ９ａ 直流バイアス、低周波信号の電極 １０ 母基板 １１ 中心導体層 １２ 接地導体層 １３ 直流バイアス線、低周波信号線 ２０ 放熱板 ２１ 熱伝導性エラストマ ３０ バンプ ４０ バネ ４１ チップ能動素子 ４２ チップ受動素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−41471（ＪＰ，Ａ) 特開 平２−177394（ＪＰ，Ａ) 特開 平４−802（ＪＰ，Ａ) 実開 昭63−195748（ＪＰ，Ｕ) 実開 昭64−39644（ＪＰ，Ｕ) 実開 平１−161336（ＪＰ，Ｕ) 実開 平３−23928（ＪＰ，Ｕ) 実開 昭62−45841（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01P 1/00 H01P 1/30 H01P 3/08 H01L 23/34 - 23/46

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 カバーに放熱板を取り付けた気密ケース
    内に収容されるマイクロ波回路の実装構造において、 前記気密ケース内に、前記カバー上部に設けられたバネ
    と、前記バネで支えられた基板と、前記基板の上部に接
    続された回路モジュールと、前記回路モジュールの上部
    に接合された熱拡散板と、前記熱拡散板の上部と前記気
    密ケースの内壁間に密着した熱伝導性エラストマを設け
    た ことを特徴とするマイクロ波回路の実装構造。
  2. 【請求項２】 前記回路モジュールは、内部に半導体素
    子が収容され、少なくとも２層の接地導体層とその間に
    挟まれた中心導体層を有し、一面に中心導体につながる
    中心導体電極と、その近傍に接地電極が配設され、他面
    に前記熱拡散板が接合されていることを特徴とする請求
    項１記載のマイクロ波回路の実装構造。
  3. 【請求項３】 前記回路モジュールに取付ける熱拡散板
    の大きさを回路モジュール内部に収容している半導体素
    子のサイズに対応した必要十分なサイズにすると共に、
    熱拡散板のない部分の回路モジュール表面に外付け回路
    素子を取付けることを特徴とする請求項１記載のマイク
    ロ波回路の実装構造。
  4. 【請求項４】 請求項１記載のマイクロ波回路の実装構
    造において、前記バネに代えて、前記基板を弾性材料で
    形成し、前記基板の弾力性を利用することを特徴とする
    マイクロ波回路の実装構造。
  5. 【請求項５】 前記基板は、少なくとも２層の接地導体
    層とその間に挟まれた中心導体層を有し、一面に中心導
    体電極と接地電極が配設され、前記回路モジュールと前
    記基板は、互いの電極が相対し直結するようバンプを介
    して結合することを特徴とする請求項１記載のマイクロ
    波回路の実装構造。
JP6160167A 1993-07-12 1994-07-12 マイクロ波回路の実装構造 Expired - Fee Related JP2927184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6160167A JP2927184B2 (ja) 1993-07-12 1994-07-12 マイクロ波回路の実装構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17172593 1993-07-12
JP5-171725 1993-07-12
JP6160167A JP2927184B2 (ja) 1993-07-12 1994-07-12 マイクロ波回路の実装構造

Publications (2)

Publication Number Publication Date
JPH0794912A JPH0794912A (ja) 1995-04-07
JP2927184B2 true JP2927184B2 (ja) 1999-07-28

Family

ID=26486742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6160167A Expired - Fee Related JP2927184B2 (ja) 1993-07-12 1994-07-12 マイクロ波回路の実装構造

Country Status (1)

Country Link
JP (1) JP2927184B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007007398A1 (ja) * 2005-07-12 2009-01-29 日立プラズマディスプレイ株式会社 フラットディスプレイ装置
JP4828969B2 (ja) 2006-03-10 2011-11-30 株式会社東芝 半導体装置の実装構造
JP5935598B2 (ja) * 2012-08-27 2016-06-15 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63195748U (ja) * 1987-06-03 1988-12-16
JPS6439644U (ja) * 1987-08-31 1989-03-09
JPH01161336U (ja) * 1988-04-26 1989-11-09
JPH02177394A (ja) * 1988-12-27 1990-07-10 Nec Corp マイクロ波回路構造
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0794912A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
EP0634890B1 (en) Packaging structure for microwave circuit
US5886408A (en) Multi-chip semiconductor device
US5943213A (en) Three-dimensional electronic module
US5065280A (en) Flex interconnect module
JP3110922B2 (ja) マルチチップ・モジュール
US6040624A (en) Semiconductor device package and method
US5371404A (en) Thermally conductive integrated circuit package with radio frequency shielding
US5991162A (en) High-frequency integrated circuit device and manufacture method thereof
US5548481A (en) Electronic module containing an internally ribbed, integral heat sink and bonded, flexible printed wiring board with two-sided component population
US7284992B2 (en) Electronic package structures using land grid array interposers for module-to-board interconnection
US8872333B2 (en) System and method for integrated waveguide packaging
KR20070029081A (ko) 전자 회로 모듈과 그 제조 방법
US5831825A (en) Integrated circuit IC package and a process for cooling an integrated circuit mounted in an IC package
JPH0383368A (ja) 半導体装置
US5783857A (en) Integrated circuit package
KR20010021266A (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP2003324183A (ja) 半導体装置
US5359488A (en) Packaging system for a standard electronic module
JP2927184B2 (ja) マイクロ波回路の実装構造
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
KR20040063784A (ko) 반도체장치
JP2842753B2 (ja) 半導体装置
JPH01186700A (ja) プリント配線板構造体
JP2004047866A (ja) 半導体装置
GB2380613A (en) Package for electronic components and method for forming such a package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees