JP2925399B2

JP2925399B2 - プラズマｃｖｄ装置及びそれを用いた堆積膜形成法

Info

Publication number: JP2925399B2
Application number: JP9443092A
Authority: JP
Inventors: 敦士山上; 信行岡村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-04-14
Filing date: 1992-04-14
Publication date: 1999-07-28
Anticipated expiration: 2014-07-28
Also published as: JPH05291150A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体デバイスとして
の電子写真用感光体デバイス、画像入力用ラインセンサ
ー、撮像デバイス、光起電力デバイス等に有用な結晶
質、または非単結晶質の機能性堆積膜を好適に形成しう
るプラズマＣＶＤ装置に関する。

【０００２】

【従来の技術】従来、半導体デバイスとしての電子写真
用感光体デバイス、画像入力用ラインセンサー、撮像デ
バイス、光起電力デバイスや、その他各種エレクトロニ
クス素子、光学素子等に用いられる素子部材として、ア
モルファスシリコン等の非単結晶質の堆積膜またはダイ
ヤモンド薄膜のような結晶質の堆積膜が提案され、その
中のいくつかは実用に付されている。

【０００３】そして、こうした堆積膜は、プラズマＣＶ
Ｄ法、すなわち、原料ガスを直流放電または高周波放電
によるプラズマによって分解し、ガラス、石英、耐熱性
合成樹脂フィルム、ステンレス、アルミニウムなどの基
板上に堆積膜を形成する方法により形成されることが知
られておりそのための装置も各種提案されている。その
一例として図２２に円筒状の被成膜基体に電子写真用感
光体用のアモルファスシリコン膜（以下ａ−Ｓｉ膜と記
す）を形成する成膜装置を示す。

【０００４】減圧可能な反応容器１内に絶縁材料１１に
より反応容器１とは電気的に絶縁された円筒状のカソー
ド電極２及び対向電極として機能する円筒状の被成膜基
体３が配置されている。被成膜基体３は、モータＭによ
り駆動される回転機構４に保持され、内部の加熱ヒータ
５により、その内側より加熱される。カソード電極２の
まわりには、カソード電極２と反応容器１との間で放電
が発生しないように、シールド部材（アースシールド）
６が配置されている。ところで、カソード電極２とシー
ルド部材（アースシールド）との間隔はこれらの間での
放電防止のためにプラズマの暗部（ダークスペース）の
厚さよりも小さくする必要がある。暗部の厚さは放電条
件によって変化するが、カソード電極２とアースシール
ド６との間隔は一般には１ｍｍ〜３ｍｍ程度である。高
周波電源７は整合回路８を介してカソード電極２に接続
されている。高周波電源７の発振周波数は１３．５６Ｍ
Ｈｚが一般に用いられている。９は真空排気手段、１０
はガス供給手段である。この装置を用いたａ−Ｓｉ膜の
形成は以下のようにして行われる。

【０００５】反応容器１内を真空排気手段９によって高
真空まで排気した後、ガス供給手段１０によってシラン
ガス、ジシランガスなどの原料ガスを反応容器１内に導
入し、数ミリトールから数トールの圧力に維持する。高
周波電源７より１３．５６ＭＨｚの高周波電力をカソー
ド電極２に供給して、カソード電極２と被成膜基体３と
の間にプラズマを発生させる。こうして原料ガスを分解
することにより、加熱ヒータ４により２００℃〜３００
℃程度に加熱された被成膜基体３上にａ−Ｓｉ膜を堆積
させる。この成膜方法でのａ−Ｓｉ膜の堆積速度は最大
で６（μｍ／時間）程度である。

【０００６】上記した従来例では、高周波電源の発振周
波数は１３．５６ＭＨｚであるが、近年、平行平板型の
プラズマＣＶＤ装置を用い１３．５６ＭＨｚ以上の高周
波電源を用いたプラズマＣＶＤ法の報告（Ｐｌａｓｍａ
ＣｈｅｍｉｓｔｒｙａｎｄＰｌａｓｍａＰｒｏ
ｃｅｓｓｉｎｇ，Ｖｏｌ７，Ｎｏ３，（１９
８７）ｐ２６７−２７３）があり、堆積速度向上の可能
性が示され、注目されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来の装置構成では、以下の問題が存在する。

【０００８】１３．５６ＭＨｚの高周波電源を用いたプ
ラズマＣＶＤ法でのａ−Ｓｉ膜の堆積速度は最大で６
（μｍ／時間）程度であるため、ａ−Ｓｉ膜を電子写真
感光体として利用する場合、必要な一般的な厚み３０μ
ｍ程度を得るためには、５時間程度の堆積時間を必要と
し必ずしも生産性が良好とはいえない。

【０００９】また、被成膜基体の表面電位が一定電位で
ある場合、プラズマ空間電位が種々の原因（圧力、ガス
流量、電力等の放電パラメータの変動、反応容器壁、整
合回路等の温度変動など）により変動した場合、プラズ
マ空間電位と被成膜基体の表面電位との差も変動するた
め、基板表面を加速衝撃するプラズマ中のイオンのエネ
ルギーも変動する場合がある。つまり、基体表面に堆積
する薄膜の膜質の制御が必ずしも安定して行えるという
わけではない。

【００１０】また、上記したようにカソード電極とアー
スシールドとの間隔は、これらの間での放電発生を防止
する必要性から３ｍｍ程度以下と非常に小さい。そのた
めにカソード電極とアースシールド間の静電容量は大き
くなる。そして、インピーダンスは静電容量に反比例す
るのでこれらのインピーダンスは小さくなり、カソード
電極とアースシールド間に大きい高周波電流が流れ、高
周波電力の損失を生じる場合がある。

【００１１】また、本発明者らはａ−Ｓｉ膜の堆積速度
向上を目指し図２２の従来装置の高周波電源の発振周波
数を１３．５６ＭＨｚ以上に変えてａ−Ｓｉ膜の成膜実
験検討を行った結果、従来の装置形態のままで１３．５
６ＭＨｚ以上の高周波放電を行うと、以下の問題が存在
することが明らかとなった。

【００１２】放電周波数を大きくしていくと膜質は悪化
し易い。この膜質悪化の原因追求のため種々の実験を行
った結果、放電周波数を大きくしていくと、対向電極に
入射してくるプラズマ中のイオンのエネルギーは小さく
なる傾向があり、その結果、堆積膜へのイオン衝撃は小
さくなる。つまり、いわゆるプラズマダメージは減少す
る反面、堆積粒子のマイグレーション等を促進するアシ
ストエネルギーも不足し、膜質は悪化しやすくなるとい
うことが判明した。

【００１３】また、放電周波数を大きくしていくとプラ
ズマ暗部の厚さは小さくなるので、カソード電極とアー
スシールド間で放電が発生し易くなり、従来よりもカソ
ード電極とアースシールドの間隔を小さくする必要が生
ずる。また、インピーダンスは放電周波数に反比例する
ので、カソード電極とアースシールド間のインピーダン
スはさらに小さくなる。その結果、高周波電力の損失が
大きくなる傾向にある。

【００１４】

【課題を解決するための手段及び作用】本発明のプラズ
マＣＶＤ装置の好ましい態様は、次のとおりのものであ
る。

【００１５】即ち、減圧可能な反応容器内で高周波放電
によりプラズマを発生させ被処理基板上に薄膜を堆積す
るプラズマＣＶＤ装置において、カソード電極に高周波
電力を供給する為の、発振周波数が１３．５６ＭＨｚよ
り大きい高周波電源と、前記カソード電極に、直流のバ
イアス電圧及び／又は周波数が２ＭＨｚ以下の交流のバ
イアス電圧を印加する為の手段と、を具備し、前記高周
波電力が供給され且つ前記バイアス電圧が印加されて高
周波放電している時の前記カソード電極のバイアス電位
をＶ１，前記高周波電力が供給されているが前記バイア
ス電圧が印加されることなく高周波放電している時の前
記カソード電極のセルフバイアス電位をＶ２としたと
き、０Ｖ＜Ｖ１−Ｖ２≦２００Ｖを満たすように、前記
カソード電極に前記バイアス電圧を印加することを特徴
とする。

【００１６】

【００１７】更に、カソード電極の形状を円筒状とし、
該カソード電極で前記反応容器の一部を構成すると共
に、該カソード電極の内側に対向電極を配し、該カソー
ド電極の外側に該カソード電極との間隔を３ｍｍ以上と
してシールド部材を配すことができる。

【００１８】本発明によれば、カソード電極にバイアス
電圧を印加する手段を具備しているので、プラズマ空間
電位を変化させることができる。

【００１９】そして、プラズマ空間のフローティング電
位を検出する手段と、カソード電極に印加するバイアス
電圧をプラズマ空間のフローティング電位に基づいて制
御する手段を具備させた場合には、プラズマ空間電位が
種々の原因により変動しても、プラズマ空間のフローテ
ィング電位もほぼ追随して変動するため、プラズマ空間
電位と成膜基体の表面電位との差を一定に保つことがで
きる。

【００２０】また、カソード電極の形状を円筒状とし、
該カソード電極で減圧可能な反応容器の一部を構成する
と共に、カソード電極の内側に対向電極を配し、該カソ
ード電極の外側に該カソード電極との間隔を３ｍｍ以上
としてシールド部材を配した場合には、カソード電極と
アースシールドとの静電容量を小さくできる。

【００２１】それらの結果、放電周波数を１３．５６Ｍ
Ｈｚより大きくしても堆積粒子に十分なアシストエネル
ギーを制御性よく付与することができ、また、高周波電
力の損失を防止できる。

【００２２】本発明において、原料ガスとしては、形成
する膜の種類に応じて任意の公知の物が選択的に使用で
きる。例えば、ａ−Ｓｉ系の機能性堆積膜を形成する場
合であれば、シラン、ジシラン等が好ましい原料ガスと
して挙げられ、また他の機能性堆積膜を形成する場合で
あれば、例えば、ゲルマン、メタン等の原料ガスまたは
それらの混合ガスが挙げられる。キャリアーガスとして
は、水素、アルゴン、ヘルウム、等が挙げられる。ま
た、堆積膜のバンドギャップ幅を変化させる等の特性改
善用ガスとしては、例えば、窒素、アンモニア等の窒素
原子を含むガス、酸素、酸化窒素、酸化二窒素等の酸素
原子を含むガス、メタン、エタン、エチレン、アセチレ
ン、プロパン等の炭化水素、四フッ化珪素、六フッ化二
珪素、四フッ化ゲルマニウム等のフッ素化合物またはこ
れらの混合ガスが挙げられる。また、ドーピングを目的
としたドーパントガスとしては、例えば、ジボラン、フ
ッ化ホウ素、ホスフィン等が挙げられる。

【００２３】本発明での放電空間の圧力は、成膜がなさ
れる圧力であれば、いずれの圧力でもよいが、例えば、
ａ−Ｓｉ膜を形成する場合には、好ましくは１ｍＴｏｒ
ｒ〜５Ｔｏｒｒ、より好ましくは１０ｍＴｏｒｒ〜３Ｔ
ｏｒｒである。

【００２４】本発明での高周波電力は、成膜がなされる
電力であれば、いずれの電力でもよいが、例えば、ａ−
Ｓｉ膜を形成する場合には、好ましくは０．００１Ｗ／
ｃｍ²〜１０Ｗ／ｃｍ²、より好ましくは０．０１Ｗ／ｃ
ｍ²〜５Ｗ／ｃｍ²である。

【００２５】本発明での堆積膜形成時の基体温度は、成
膜がなされる温度であれば、いずれの温度でもよいが、
例えば、ａ−Ｓｉ膜を形成する場合には、好ましくは２
０℃〜５００℃、より好ましくは、５０℃〜４５０℃で
ある。

【００２６】

【実施例】以下、実施例を挙げて本発明を説明するが、
本発明はこれら実施例に限定されるものではない。

【００２７】（実施例１）図１は本発明のプラズマＣＶ
Ｄ装置の１例を示す模式図である。

【００２８】図１に示した装置においては、減圧可能な
反応容器１内に絶縁材料１１により反応容器１とは電気
的に絶縁された円筒状のカソード電極２及び対向電極と
して機能する円筒状の被成膜基体３が配置されている。
被成膜基体３は、モータＭにより駆動される回転機構４
に保持され、内部の加熱ヒータ５により、その内側より
加熱される。カソード電極２のまわりには、カソード電
極２と反応容器１との間で放電が発生しないように、シ
ールド部材（アースシールド）６が配置されている。ま
た、従来の装置とは異なって、カソード電極２には、ロ
ーパスフィルター１２を介して直流または／及び周波数
が２ＭＨｚ以下の交流のバイアス電圧印加手段１３が接
続されている。更に、カソード電極２には、整合回路８
を介して、発振周波数が１３．５６ＭＨｚより大きい高
周波電源が接続されている。図１の装置を使用した成膜
は次のようにして行われる。

【００２９】まず、反応容器１内を真空排気手段９によ
って高真空まで排気した後、ガス供給手段１０によって
シランガス、ジシランガスなどの所望する原料ガスを導
入し、数ミリトールから数トールの圧力に維持する。高
周波電源７より周波数が１３．５６ＭＨｚより大きい所
望の高周波電力を整合回路８を介してカソード電極２に
供給するこれに際して直流または／及び周波数が２ＭＨ
ｚ以下の交流のバイアス電圧印加手段１３より所望する
バイアス電圧をローパスフィルター１２を介してカソー
ド電極２に印加し、カソード電極２と被成膜基体３との
間にプラズマを発生させる。こうすることにより原料ガ
スを分解し、加熱ヒータ４により所望の温度に加熱され
た被成膜基体３上に、機能性堆積膜を形成する。

【００３０】図５乃至図８は、図１の装置を用いて、ａ
−Ｓｉ膜を形成し、得られた膜の光導電率及び暗導電率
を示したグラフである。成膜に際しては、カソード電極
に、セルフバイアス電位を基準にして−１００Ｖから＋
２５０Ｖの範囲でＤＣバイアス電圧を印加し、成膜条件
を表−１のとおりにした。図５、図６、図７、図８は、
高周波電源の発振周波数がそれぞれ、４０ＭＨｚ，１０
０ＭＨｚ，２００ＭＨｚ，３００ＭＨｚの場合の成膜条
件で形成したａ−Ｓｉ膜の測定結果を示している。図９
は、従来法との比較のため図１の装置の高周波電源の発
振周波数を１３．５６ＭＨｚとし、放電周波数以外は、
表−１と同じ成膜条件で被成膜基板上にａ−Ｓｉ膜を形
成し、ａ−Ｓｉ膜の導電率を測定した結果を示した図で
ある。

【００３１】（１）放電周波数が１３．５６ＭＨｚの場
合、カソード電極に発生したセルフバイアス電位は−３
５Ｖであった。カソード電極にＤＣバイアスを印加し
て、カソード電極の電位を−１３５Ｖから＋２１５Ｖま
で変化させたところ、図９に示す通り、カソード電極の
電位が−５０Ｖの場合におけるａ−Ｓｉ膜の光導電率／
暗導電率の比率は最大値を示し９０００程度であった。
また、カソード電極の電位が−３５Ｖの場合は７０００
程度であった。

【００３２】（２）放電周波数が４０ＭＨｚの場合、カ
ソード電極に発生したセルフバイアス電位は−１０Ｖで
あった。カソード電極にＤＣバイアスを印加して、カソ
ード電極の電位を−１１０Ｖから＋２４０Ｖまで変化さ
せたところ、図５に示す通り、カソード電極の電位が＋
８０Ｖの場合におけるａ−Ｓｉ膜の光導電率／暗導電率
の比率は最大値を示し１２０００程度であった。また、
カソード電極の電位が−１０Ｖの場合は６０００程度で
あった。

【００３３】（３）放電周波数が１００ＭＨｚの場合、
カソード電極に発生したセルフバイアス電位は−５Ｖで
あった。カソード電極にＤＣバイアスを印加して、カソ
ード電極の電位を−１０５Ｖから＋２４５Ｖまで変化さ
せたところ、図６に示す通り、カソード電極の電位が＋
１４０Ｖの場合におけるａ−Ｓｉ膜の光導電率／暗導電
率の比率は最大値を示し７００００程度であった。ま
た、カソード電極の電位が−５Ｖの場合は４０００程度
であった。

【００３４】（４）放電周波数が２００ＭＨｚの場合、
カソード電極に発生したセルフバイアス電位は−２Ｖで
あった。カソード電極にＤＣバイアスを印加して、カソ
ード電極の電位を−１０２Ｖから＋２４８Ｖまで変化さ
せたところ、図７に示す通り、カソード電極の電位が＋
１７０Ｖの場合におけるａ−Ｓｉ膜の光導電率／暗導電
率の比率は最大値を示し１０００００程度であった。ま
た、カソード電極の電位が−５Ｖの場合は２０００程度
であった。

【００３５】（５）放電周波数が３００ＭＨｚの場合、
カソード電極に発生したセルフバイアス電位は０Ｖであ
った。カソード電極にＤＣバイアスを印加して、カソー
ド電極の電位を−１００Ｖから＋２５０Ｖまで変化させ
たところ、図８に示す通り、カソード電極の電位が＋１
８０Ｖの場合におけるａ−Ｓｉ膜の光導電率／暗導電率
の比率は最大値を示し１０００００程度であった。ま
た、カソード電極の電位が０Ｖの場合は１０００程度で
あった。

【００３６】以上の実施例の結果から明らかなように、
カソード電極にバイアス電圧を印加しない場合、即ちカ
ソード電極がセルフバイアス電位の場合は放電周波数の
増加と供に、ａ−Ｓｉ膜の導電率の比率は減少し、膜質
は悪化する傾向を示した。一方、バイアス電圧を印加し
た場合は膜質悪化の傾向がみられなかった。放電周波数
が１３．５６ＭＨｚより大きい場合、導電率の比率は、
カソード電極の電位がセルフバイアス電位〜セルフバイ
アス電位＋２００Ｖ程度の範囲内の場合に４桁以上の最
大値を示し、膜質は良好であった。

【００３７】図１０、図１１、図１２は、図１の装置を
用いて、ａ−Ｓｉ膜を形成し、得られた膜の光導電率及
び暗導電率を示したグラフである。成膜に際しては、カ
ソード電極に、セルフバイアス電位を基準にして＋５０
Ｖ〜＋２００ＶのＤＣバイアス電圧を印加し、放電周波
数を１３．５６ＭＨｚから３００ＭＨｚまで変化させ
た。成膜条件は表−１のとおりとした。図１０、図１
１、図１２はカソード電極に印加するバイアス電圧をそ
れぞれ、＋５０Ｖ、＋１００Ｖ、＋２００Ｖとした場合
の導電率の測定結果を示している。

【００３８】図１０乃至図１２に示す通り、放電周波数
を１３．５６ＭＨｚから増加していくと、４０ＭＨｚ程
度までは光導電率／暗導電率の比率は著しく増加し、４
０ＭＨｚ以上では緩やかに増加または減少した。

【００３９】また、堆積速度は図示していないが、放電
周波数の増加とともに減少し、特に２５０ＭＨｚ以上で
急激に減少した。

【００４０】即ち、放電周波数が４０ＭＨｚ〜２５０Ｍ
Ｈｚの範囲において、ａ−Ｓｉ膜の膜質は非常に良好で
あり、堆積速度の急激な減少はなかった。

【００４１】以上の実施例でのバイアス電圧は直流電圧
であったが、被成膜基体の表面上に形成されるプラズマ
のシース領域において、シースの電界変動に対してプラ
ズマ中のイオンが追随できる上限周波数である２ＭＨｚ
以下の交流バイアス電圧をカソード電極に印加した場合
に、放電周波数を１３．５６ＭＨｚより大きくしても膜
質の悪化は直流バイアス印加時と同様に防止できた。ま
た、直流バイアス電圧と周波数が２ＭＨｚ以下の交流バ
イアス電圧を同時に印加し、放電周波数を１３．５６Ｍ
Ｈｚより大きくしても膜質の悪化は、直流ハイアス印加
時と同様に防止できた。このとき、交流電圧の波形は、
正弦波、半波整流正弦波、方形波、三角波及びそれらの
合成波であった。特に、カソード電極の電位が、セルフ
バイアス電位〜セルフバイアス電圧＋２００Ｖの範囲に
なるように交流バイアス電圧または交流バイアス電圧と
直流バイアス電圧を印加した場合に、放電周波数を１
３．５６ＭＨｚより大きくしても、ａ−Ｓｉ膜の導電率
の比率は最大で４桁以上を示し、膜質は良好であった。

【００４２】（実施例２）図２は本発明のプラズマＣＶ
Ｄ装置の別の一例を示す模式図である。同図において
は、図１と同一符号は図１に示した装置と同一につき詳
細な説明は省略する。図２に示した装置においては、図
１の装置とは異なって、絶縁材料１４を介してプラズマ
空間のフローティング電位計測電極１５が反応容器１内
に設けられており、フローティング電位計測電極１５は
フローティング電位計測手段１６を介してバイアス電圧
制御手段１７に接続されている。バイアス電圧制御手段
１７はバイアス電圧印加手段１３に接続されている。バ
イアス電圧制御手段１７はフローティング電位計測手段
１６からの信号に基づいてバイアス電圧印加手段１３を
制御できるよう構成されている。図２の装置を使用した
成膜は次のようにして行われる。

【００４３】まず、反応容器１内を真空排気手段９によ
って高真空まで排気した後、ガス供給手段１０によって
シランガス、ジシランガスなどの所望する原料ガスを導
入し、数ミリトールから数トールの圧力に維持する。高
周波電源７より周波数が１３．５６ＭＨｚより大きい所
望の高周波電力の整合回路８を介してカソード電極２に
供給する。これに際して、プラズマ空間のフローティン
グ電位が所望する一定値になるようにバイアス電圧制御
手段１７を設定し、直流または／及び周波数が２ＭＨｚ
以下の交流バイアス電圧印加手段１３よりバイアス電圧
をローパスフィルター１２を介してカソード電極２に印
加する。このようにしてカソード電極２と被成膜基体３
との間にプラズマを発生させ、原料ガスを分解すること
により、被成膜基体３上に機能性堆積膜を形成する。

【００４４】図１の装置を用いて、表−２に示す条件で
放電を行い、プラズマ空間電位とプラズマ空間のフロー
ティング電位を測定した。その経時変化を示したグラフ
が図１３である。プラズマ電位の測定は一般的な単探針
プローグ法を用いた。プラズマ空間電位の変動に追随し
てフローティング電位も変動し、その差はほぼ一定に保
たれた。

【００４５】図１４は、図２の装置を用いて、放電を生
起させた場合の電位の経時変化を示したグラフである。
ここでプラズマ空間のフローティング電位が１５Ｖにな
るようにバイアス電圧制御手段１７を設定し、表−２に
示す条件で放電を行なった。図１４よりプラズマ空間電
位はほぼ一定に保たれていた。

【００４６】図１３と図１４の結果より、プラズマ空間
のフローティング電位が一定になるように、カソード電
極に印加するバイアズ電圧を制御することによりプラズ
マ空間電位をほぼ一定に保つことができることがわか
る。その結果、一定電位に保たれた基体表面を加速衝撃
するプラズマ中のイオンのエネルギーの変動を小さくで
きると推測できる。プラズマ空間電位を検出してプラズ
マ空間電位が一定になるようにカソード電極に印加する
バイアス電圧を制御する方がより直接的ではあるが、一
般的なプラズマ空間電位検出手段である単探針静電プロ
ーブ法では、プラズマ内に金属針を挿入し、プラズマと
接触する真空容器との間にある電圧（Ｖ）を加えて金属
針に流れる電流（Ｉ）を測定し、Ｖ−Ｉ特性から算出し
てプラズマ空間電位を求めるため、瞬時にプラズマ空間
電位を検出することは困難であり、また測定システムが
高価であるため必ずしも実用的であるとはいえない。

【００４７】図１５は、図２の装置を用いて成膜を行な
い、得られた膜についての導電率を示したグラフであ
る。ここで、プラズマ空間のフローティング電位が２０
Ｖになるようバイアス電圧制御手段１７を設定し、表−
３に示す成膜条件でａ−Ｓｉ膜の形成を行なった。ａ−
Ｓｉ膜の形成は１０回行ない、それぞれの成膜により得
られたサンプルを試料１〜試料１０とした。

【００４８】図１６は、図１の装置を用いて、成膜を行
ない、得られた膜についての導電率を示したグラフであ
る。ここでは、放電初期のプラズマ空間のフローティン
グ電位が２０Ｖになるように、バイアス電圧印加手段に
よりカソード電極に一定のバイアス電圧を印加し、表−
３に示す成膜条件で成膜を行なった。ａ−Ｓｉ膜の形成
は１０回行ない、それぞれの成膜により得られたサンプ
ルを試料１１〜試料２０とした。

【００４９】図１５と図１６より、プラズマ空間のフロ
ーティング電位が一定になるようにカソード電極に印加
するバイアス電圧を制御することにより、ａ−Ｓｉ膜の
膜質を向上でき、再現性も著しく向上できることが理解
される。

【００５０】（実施例３）図３は本発明のプラズマＣＶ
Ｄ装置の更に別の一例を示す模式図である。同図におい
ては、従来の装置を示す図２２と同一符号はこれと同一
につき詳細な説明は省略するが、図３に示した装置は、
図２２の装置とは以下の点で異なっている。即ち、図３
の装置においては、カソード電極２は絶縁材料１１によ
り反応容器１とは電気的に絶縁されて減圧可能な反応容
器の一部を構成している。発振周波数が１３．５６ＭＨ
ｚより大きい高周波電源７が整合回路８を介して接続さ
れている。またアースシールド６はカソード電極２とは
３ｍｍよりも大きい距離を隔てて外側（大気側）に配置
されている。また、カソード電極２には、ローパスフィ
ルター１２を介して直流または／及び周波数が２ＭＨｚ
以下の交流のバイアス電圧印加手段１３が接続され、ま
た、カソード電極２には、整合回路８を介して、発振周
波数が１３．５６ＭＨｚより大きい高周波電源が接続さ
れている。図３の装置を使用した成膜は次のようにして
行われる。即ち、反応容器１内を真空排気手段９によっ
て高真空まで排気した後、ガス供給手段１０によってシ
ランガス、ジシランガスなどの所望の原料ガスを反応容
器１内に導入し、数ミリトールから数トールの圧力に維
持する。高周波電源７より周波数が１３．５６ＭＨｚよ
り大きい所望の高周波電力を整合回路８を介してカソー
ド電極２に供給する。これに際して直流または／及び周
波数が２ＭＨｚ以下の交流バイアス電圧印加手段１３よ
り所望のバイアス電圧をローパスフィルター１２を介し
てカソード電極２に印加する。こうしてカソード電極２
と被成膜基体３との間にプラズマを発生させ、原料ガス
を分解することにより、被成膜基体３上に機能性堆積膜
を形成する。

【００５１】従来装置との比較のため、図３の装置を用
いて、放電周波数を１３．５６ＭＨｚから３００ＭＨｚ
まで変化させると共に、カソード電極２とアースシール
ド６との間隔を１ｍｍから１５０ｍｍまで変化させてａ
−Ｓｉ膜の形成を行なった。ここで、カソード電極にセ
ルフバイアス電位を基準に＋１００Ｖのバイアス電圧を
印加し、表−４に示す成膜条件で成膜を行なった。

【００５２】図１７に堆積速度を測定した結果をグラフ
化して示す。図１７においてａ，ｂ，ｃ，ｄ，ｅ，ｆ，
ｇ，ｈはそれぞれ、カソード電極２とアースシールド６
との間隔が、１ｍｍ、３ｍｍ、５ｍｍ、１０ｍｍ、５０
ｍｍ、１００ｍｍ、１１０ｍｍ、１５０ｍｍである場合
の堆積速度特性曲線を表している。カソード電極２とア
ースシールド６との間隔が従来の３ｍｍ以下である場
合、放電周波数を１３．５６ＭＨｚから増加していく
と、４０ＭＨｚ程度までは堆積速度にあまり変化はない
が、４０ＭＨｚ以上になると放電周波数の増加と供に堆
積速度は減少する傾向があり、特に２５０ＭＨｚ以上で
急激に減少した。ところが、カソード電極２とアースシ
ールド６との間隔を３ｍｍより大きくすると、３ｍｍ以
下の場合と比べて、全体的に堆積速度は大きく、高周波
電力の損失が減少した。また、間隔を３ｍｍより大きく
した場合、放電周波数を増加しても、２５０ＭＨｚ程度
までは堆積速度は増加し、２５０ＭＨｚ以上で減少し
た。この減少の原因は、放電周波数の増加に伴い整合回
路８等での高周波電力の損失が増加したためと推測され
る。また、間隔を３ｍｍから大きくしていくと、１０ｍ
ｍ程度までは、堆積速度は著しく増加し、１０ｍｍから
１００ｍｍ程度までは、緩やかに増加または減少した。
更に、１００ｍｍ以上にすると堆積速度は減少した。こ
の減少の原因は、カソード電極２と整合回路８との距離
が１００ｍｍ以上と大きくなるため、カソード電極２と
整合回路８との接続線路の誘導性インピーダンスの増大
及びそれに伴う整合回路８内の容量性インピーダンスの
増大により高周波損失が増加したためと推測される。図
１７の結果より、放電周波数を１３．５６ＭＨｚより大
きくしても、カソード電極とアースシールドとの間隔を
３ｍｍより大きくすることにより堆積速度の減少を防止
でき、特に放電周波数が４０ＭＨｚ〜２５０Ｍｚの場合
に高周波電力の損失防止効果が顕著であることがわか
る。また、カソード電極とアースシールドとの間隔が１
０ｍｍ〜１００ｍｍの場合に高周波電力の損失防止効果
が顕著であった。

【００５３】図１８は、図３の装置を用いて、ａ−Ｓｉ
膜を形成し、得られた膜の光導電率及び暗導電率につい
て示したグラフである。ここでカソード電極とアースシ
ールドとの間隔を５０ｍｍとし、カソード電極にセルフ
バイアス電位を基準にして０Ｖから＋２００Ｖの範囲で
ＤＣバイアス電圧を印加した。成膜条件は表−５に示す
とおりであった。このとき、カソード電極に発生したセ
ルフバイアス電位は−３Ｖであった。カソード電極にＤ
Ｃバイアスを印加して、カソード電極の電位を−３Ｖか
ら＋１９７Ｖまで変化させたところ、図１８に示す通
り、カソード電極の電位を＋１２０Ｖとして形成したａ
−Ｓｉ膜の光導電率／暗導電率の比率は最大値を示し、
７００００程度であった。

【００５４】そして、堆積速度はカソード電極のバイア
ス電位にかかわらず１９（μｍ／時間）程度であった。

【００５５】図３の装置を用いて、カソード電極とアー
スシールドとの間隔を２０ｍｍとしてａ−Ｓｉ膜の形成
を行った。この際カソード電極の電位が、セルフバイア
ス電位〜セルフバイアス電位＋２００Ｖの範囲になるよ
うに周波数が２ＭＨｚ以下の交流バイアス電圧または交
流バイアスと直流バイアス電圧を印加した。他の成膜条
件は表−６のとおりである。得られたａ−Ｓｉ膜の光導
電率及び暗導電率を測定したところ、ａ−Ｓｉ膜の光導
電率／暗導電率の比率は、最大で１０００００程度であ
った。

【００５６】堆積速度についてはカソード電極のバイア
ス電位にかかわらず１５（μｍ／時間）程度であった。

【００５７】図１９はカソード電極とアースシールドと
の間隔を９０ｍｍとし、放電周波数を１３．５６ＭＨｚ
から３０ＭＨｚまで変化させた場合の光導電率及び暗導
電率の変化を示すグラフである。ここで、カソード電極
にセルフバイアス電位を基準にして＋１００ＶでＤＣバ
イアス電圧を印加し、表−７に示す成膜条件で成膜を行
った。図１９に示す通り、放電周波数を１３．５６ＭＨ
ｚから増加しいくと、４０ＭＨｚ程度までは光導電率／
暗導電率の比率は著しく増加し、４０ＭＨｚ以上では緩
やかに増加または減少した。

【００５８】そして、堆積速度は１６（μｍ／時間）以
上であった。

【００５９】（実施例４）図４は本発明のプラズマＣＶ
Ｄ装置の更に別の一例を示す模式図である。同図におい
て、図３と同一符号はこれと同一につき詳細な説明は省
略する。図４に示した装置は図３の装置とは異なって、
絶縁材料１４を介してプラズマ空間のフローティング電
位計測電極１５が反応容器１内に設けられており、フロ
ーティング電位計測電極１５はフローティング電位計測
手段１６を介してバイアス電圧制御手段１７に接続され
ている。また、バイアス電圧制御手段１７はバイアス電
圧印加手段１３に接続されている。バイアス電圧制御手
段１７はフローティング電位計測手段１６からの信号に
基づいてバイアス電圧印加手段１３を制御できるよう構
成されている。図４の装置を用いた成膜は次のようにし
て行われる。

【００６０】反応容器１内を真空排気手段９によって高
真空まで排気した後、ガス供給手段１０によってシラン
ガス、ジシランガスなどの所望の原料ガスを反応容器１
内に導入し、数ミリトールから数トールの圧力に維持す
る。高周波電源７より周波数が１３．５６ＭＨｚより大
きい所望する高周波電力を整合回路８を介してカソード
電極２に供給する。この際、プラズマ空間のフローティ
ング電位が所望する一定値になるようにバイアス電圧制
御手段１７を設定し、直流または／及び周波数が２ＭＨ
ｚ以下の交流のバイアス電圧印加手段１３よりバイアス
電圧をローパスフィルター１２を介してカソード電極２
に印加する。こうすることによりカソード電極２と被成
膜基体３との間にプラズマを発生させ、原料ガスを分解
して被成膜基体３上に機能性堆積膜を形成する。

【００６１】図２０は、図４の装置を用いて、ａ−Ｓｉ
膜を形成し、得られた膜の導電率について示したグラフ
である。ここでは、カソード電極とアースシールドとの
間隔を３０ｍｍとし、プラズマ空間のフローティング電
位が５０Ｖになるようバイアス電圧制御手段１７を設定
し、表−８に示す成膜条件成膜を行った。ａ−Ｓｉ膜の
形成は１０回行ない、得られたそれぞれのサンプルを試
料３１〜試料４０とした。このとき堆積速度は１５（μ
ｍ／時間）であった。

【００６２】図２１は、図３の装置を用いて、ａ−Ｓｉ
膜を形成し、得られた膜の導電率について示したグラフ
である。ここでは、カソード電極とアースシールドとの
間隔を３０ｍｍとし、放電初期のフローティング電位が
５０Ｖになるように、バイアス電圧印加手段によりカソ
ード電極に一定のバイアス電圧を印加した。表−８に示
す成膜条件で、ａ−Ｓｉ膜の形成を１０回行ない、得ら
れたそれぞれのサンプルを試料４１〜試料５０とした。
このとき、堆積速度は１５（μｍ／時間）であった。

【００６３】図２０と図２１の結果から明らかなよう
に、プラズマ空間のフローティング電位が一定になるよ
うにカソード電極に印加するバイアス電圧を制御するこ
とにより、ａ−Ｓｉ膜の膜質を向上でき、再現性も著し
く向上できた。

【００６４】以上の実施例１〜実施例４の説明から明ら
かなように、本発明のプラズマＣＶＤ装置により、高速
で高品質な膜の堆積を、再現性よく安定して行なうこと
が可能となった。

【００６５】

【表１】

【００６６】

【表２】

【００６７】

【表３】

【００６８】

【表４】

【００６９】

【表５】

【００７０】

【表６】

【００７１】

【表７】

【００７２】

【表８】

【００７３】

【発明の効果】本発明によれば、放電周波数を１３．５
６ＭＨｚより大きくしても、堆積粒子に十分なアシスト
エネルギーを制御性よく付与することができ、また、高
周波電力の損失を防止できるため、高品質の堆積膜を高
速で、しかも安定して形成することができる。

【図面の簡単な説明】

【図１】本発明のプラズマＣＶＤ装置の一例を示す模式
図である。

【図２】本発明のプラズマＣＶＤ装置の一例を示す模式
図である。

【図３】本発明のプラズマＣＶＤ装置の一例を示す模式
図である。

【図４】本発明のプラズマＣＶＤ装置の一例を示す模式
図である。

【図５】導電率のカソード電極電位依存性を示すグラフ
である。

【図６】導電率のカソード電極電位依存性を示すグラフ
である。

【図７】導電率のカソード電極電位依存性を示すグラフ
である。

【図８】導電率のカソード電極電位依存性を示すグラフ
である。

【図９】導電率のカソード電極電位依存性を示すグラフ
である。

【図１０】導電率の放電周波数依存性を示すグラフであ
る。

【図１１】導電率の放電周波数依存性を示すグラフであ
る。

【図１２】導電率の放電周波数依存性を示すグラフであ
る。

【図１３】プラズマ空間電位とフローティング電位の経
時変化を示したグラフである。

【図１４】プラズマ空間電位とフローティング電位の経
時変化を示したグラフである。

【図１５】導電率についての再現性を示したグラフであ
る。

【図１６】導電率についての再現性を示したグラフであ
る。

【図１７】堆積速度を示すグラフである。

【図１８】導電率のカソード電極電位依存性を示すグラ
フである。

【図１９】導電率の放電周波数依存性を示すグラフであ
る。

【図２０】導電率についての再現性を示したグラフであ
る。

【図２１】導電率についての再現性を示したグラフであ
る。

【図２２】従来のプラズマＣＶＤ装置の一例を示す模式
図である。

【符号の説明】

１反応容器２カソード電極３被成膜基板４回転機構５加熱ヒータ６アースシールド７高周波電源８整合回路９真空排気手段１０ガス供給手段１１絶縁材料１２ローパスフィルター１３バイアス電圧印加手段１４絶縁材料１５フローティング電位計測電極１６フローティング電位計測手段１７バイアス電圧制御手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/205

Claims

(57)【特許請求の範囲】

【請求項１】減圧可能な反応容器内で高周波放電により
プラズマを発生させ被処理基板上に薄膜を堆積するプラ
ズマＣＶＤ装置において、カソード電極に高周波電力を供給する為の、発振周波数
が１３．５６ＭＨｚより大きい高周波電源と、前記カソード電極に、直流のバイアス電圧及び／又は周
波数が２ＭＨｚ以下の交流のバイアス電圧を印加する為
の手段と、を具備し、前記高周波電力が供給され且つ前記バイアス電圧が印加
されて高周波放電している時の前記カソード電極のバイ
アス電位をＶ１、前記高周波電力が供給されているが前
記バイアス電圧が印加されることなく高周波放電してい
る時の前記カソード電極のセルフバイアス電位をＶ２と
したとき、０Ｖ＜Ｖ１−Ｖ２≦２００Ｖを満たすように、前記カソ
ード電極に前記バイアス電圧を印加することを特徴とす
るプラズマＣＶＤ装置。
【請求項２】前記プラズマが形成されるプラズマ空間の
フローティング電位を検出する手段と、前記カソード電
極に印加する前記バイアス電圧を前記プラズマ空間のフ
ローティング電位に基いて制御する手段を具備した請求
項１記載のプラズマＣＶＤ装置。
【請求項３】前記カソード電極の形状を円筒状とし、該
カソード電極が前記反応容器の一部を構成するととも
に、該カソード電極の内側に対向電極を配し、該カソー
ド電極の外側に該カソード電極との間隔を３ｍｍ以上と
したシールド部材を配した請求項１あるいは２記載のプ
ラズマＣＶＤ装置。
【請求項４】前記カソード電極と前記シールド部材との
間隔が１ｃｍ〜１０ｃｍの範囲にある請求項３記載のプ
ラズマＣＶＤ装置。
【請求項５】前記高周波電源の発振周波数が４０ＭＨｚ
〜２５０ＭＨｚの範囲にある請求項１又は２記載のプラ
ズマＣＶＤ装置。
【請求項６】請求項１記載のプラズマＣＶＤ装置を用い
て、基板上に堆積膜を形成する堆積膜形成方法。
【請求項７】請求項１記載のプラズマＣＶＤ装置を用い
て、基板上にａ−Ｓｉ系堆積膜を形成する堆積膜形成
法。