JP2922198B2 - 半導体装置製造用の重ね合わせ精度測定マークの製造方法。 - Google Patents

半導体装置製造用の重ね合わせ精度測定マークの製造方法。

Info

Publication number
JP2922198B2
JP2922198B2 JP10140301A JP14030198A JP2922198B2 JP 2922198 B2 JP2922198 B2 JP 2922198B2 JP 10140301 A JP10140301 A JP 10140301A JP 14030198 A JP14030198 A JP 14030198A JP 2922198 B2 JP2922198 B2 JP 2922198B2
Authority
JP
Japan
Prior art keywords
photosensitive material
region
material pattern
opening
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10140301A
Other languages
English (en)
Other versions
JPH1140495A (ja
Inventor
幸司 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10140301A priority Critical patent/JP2922198B2/ja
Publication of JPH1140495A publication Critical patent/JPH1140495A/ja
Application granted granted Critical
Publication of JP2922198B2 publication Critical patent/JP2922198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置を製造
する際のフォトマスクの重ね合わせ工程におけるフォト
マスクの重ね合わせ精度を測定するための半導体装置製
造用の重ね合わせ精度測定マークおよびその製造方法に
関するものである。
【0002】
【従来の技術】回路パターンをシリコン基板上に転写す
るフォトリソグラフィー工程は、シリコン基板上に感光
性材料を塗布して乾燥する膜形成工程と、フォトマスク
の位置合わせマークを用いて、前工程で形成した感光性
材料上の被重ね合わせ領域にフォトマスクを重ね合わせ
る工程と、このフォトマスクを介して前記感光性膜に光
または電子線またはX線の照射を行って露光させる工程
と、露光後に不要な部分の感光性材料を除去する工程と
からなり、感光性材料パターンをシリコン基板上に形成
するものである。
【0003】半導体装置を製造する際には、前記のよう
にフォトマスクの重ね合わせ工程が実施される。従来、
前記フォトマスクの重ね合わせ工程における、被重ね合
わせ領域に対するフォトマスクの重ね合わせ精度は、半
導体装置を構成する本パターン部を直接光学顕微鏡によ
り目視観察することによって測定していた。
【0004】
【発明が解決しようとする課題】しかし、微細化が進む
半導体装置では、上記の目視観察ではフォトマスクの重
ね合わせ精度を正確に測定することができなくなってい
る。特に、本パターン部により重ね合わせ精度を測定す
ることは、この本パターン部が本来測定を目的としたパ
ターンではないために、正確さを期待できないという欠
点がある。
【0005】さらに、たとえばフォトマスクの重ね合わ
せ工程時に、不純物注入工程や不純物拡散工程などの不
純物導入工程により、基板に不純物導入領域を形成する
場合に、この不純物導入領域に対するフォトマスクの重
ね合わせ精度を測定しようとすると、この場合は被重ね
合わせ領域と周辺領域とはコントラストがなく、フォト
マスクの重ね合わせ精度を直接的に測定をすることはで
きなかった。
【0006】これを解決する手法として、特開平8−2
93448号公報に示されているような測定マークによ
り、電流測定による被重ね合わせ領域の位置認識とコン
トラストによる感光性材料パターンの位置認識とを組み
合わせて、重ね合わせ精度を測定する方法がある。
【0007】一方、本発明は、上記従来の問題点に鑑
み、不純物導入領域へのフォトマスクの重ね合わせ工程
時に、被重ね合わせ領域と感光性材料パターンとの重ね
合わせ測定をコントラストにより行えるようにして、求
める被重ね合わせ領域の重ね合わせ精度をより正確に測
定可能な測定マークおよびその製造方法を提供するもの
である。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項1に記載の発明は、半導体基板上に所定領
域に開口部を持つ第1の感光性材料パターンを前記半導
体基板上に形成する工程と、前記第1の感光性材料パタ
ーンが形成された前記半導体基板における特定の所定領
域の開口部に不純物を導入して不純物導入領域を形成す
る工程と、前記不純物導入領域に前記第1の感光性材料
パターンの開口部よりも大きな開口部を持ち、前記第1
の感光性材料パターンとは光反応が起きる選択波長領域
が異なる第2の感光性材料パターンを前記第1の感光性
材料パターンの上に形成する工程と、基板を前記第1お
よび第2の感光性材料パターンで被覆した状態で前記不
純物導入領域の表面部をエッチングする工程と、を有し
ている。
【0009】前記構成によって、同一の感光性材料を用
いた場合のように、第1の感光性材料パターンとその上
の第2の感光性パターンとの開口の大きさの違いのため
に、光または電子線またはX線の照射を行ったときに第
1の感光性材料パターンの一部が除去されて不純物導入
領域と段差部が整合しなくなるといったことを、確実に
防止することができる。
【0010】請求項2に記載の発明は、半導体基板上に
所定領域に開口部を持つ第1の感光性材料パターンを前
記半導体基板上に形成する工程と、第1の感光性材料パ
ターンを形成後、加熱処理によりその感光性を低下また
は消去させる工程と、前記第1の感光性材料パターンが
形成された前記半導体基板における特定の所定領域の開
口部に不純物を導入して不純物導入領域を形成する工程
と、前記不純物導入領域に第1の感光性材料パターンの
開口部よりも大きな開口部を持つ第2の感光性材料パタ
ーンを前記第1の感光性材料パターンの上に形成する工
程と、基板を前記第1および第2の感光性材料パターン
で被覆した状態で前記不純物導入領域の表面部をエッチ
ングする工程と、を有している。
【0011】前記構成によっても、第1の感光性材料パ
ターンとその上の第2の感光性パターンとの開口の大き
さの違いのために、光または電子線またはX線の照射を
行ったときに第1の感光性材料パターンの一部が除去さ
れて不純物導入領域と段差部が整合しなくなることを、
確実に防止することができる。
【0012】
【0013】
【0014】
【0015】
【0016】
【発明の実施の形態】図1は、露光装置の模式図であっ
て、図において1はXYステージを示し、このXYステ
ージ1の上にウェーハ2が乗せられている。ランプ3か
ら出た光は、集光レンズ4、レチクル(フォトマスク)
5、縮小投影レンズ6を通って前記ウェーハ2のチップ
7上に投影される。チップ7上に投影された光は、チッ
プ7に塗布された感光性材料を感光する。感光した感光
性材料を薬品で処理することにより、感光性材料パター
ンがチップ7に形成される。そして、さらに、複雑な工
程を経てチップ7上に半導体回路パターンが形成され
る。
【0017】次に、本発明の実施例について、図面を参
照しながら説明する。図2は、チップ(以下、基板7と
言う)に形成された、本発明の実施例における重ね合わ
せ精度測定マークの部分拡大断面図である。この重ね合
わせ精度測定マークは、基板7上の本パターン部の外周
部、例えばスクライブ領域8に形成される。図中の9は
精度測定マークの被重ね合わせ領域、10は感光性材料
パターン、11は基準位置、12は不純物導入領域、1
3は段差部である。
【0018】重ね合わせ精度測定マークの被重ね合わせ
領域9では、図2に示すように、不純物導入領域12の
上面が基板7の上面より下部に位置し、凹状に形成され
た被重ね合わせ領域9の外周縁部に段差が形成されてい
る。即ち、段差部13は、基板7の不純物導入領域12
の上部周辺部との境界の位置に形成されている。
【0019】被重ね合わせ領域9は、不純物導入領域で
あるため、境界の判別が不可能でありながら、段差部1
3の形成によるコントラストにより基準位置11に対す
る位置の認識をすることができる。被重ね合わせ領域9
および感光性材料パターン10については膜質の差によ
るコントラストにより位置の認識をすることができる。
そして、同一の基準位置11に対する被重ね合わせ領域
9の位置認識をすることにより、被重ね合わせ領域9に
対する感光性材料パターン10の相対位置を計算する。
そして、最終的に被重ね合わせ領域9に対するフォトマ
スクの重ね合わせ精度を直接に測定することができる。
【0020】次に、重ね合わせ精度測定マークの製造方
法を、図3(a)〜(e)を用いて説明する。はじめ
に、図3(a)に示すように、基板7の表面上に感光性
材料の層を形成した後、半導体装置を構成する本パター
ン部14と、精度測定マークの被重ね合わせ領域となる
部分、すなわち被重ね合わせ領域形成部15との感光性
材料を除去する。これによって、本パターン部14およ
び被重ね合わせ領域形成部15に開口を持つ第1の感光
性材料パターン16を形成する。
【0021】次に、図3(b)に示すように、本パター
ン部14および被重ね合わせ領域形成部15に不純物導
入工程により不純物導入領域12を形成する。次に、図
3(c)に示すように、第1の感光性材料パターン16
の上に第2の感光性材料パターン18を形成する。この
第2の感光性材料パターン18は、本パターン部14の
表面上はすべて感光性材料により覆うように、また被重
ね合わせ領域形成部15の表面上はマスク(図示せず)
で覆って、開口を持つようにする。
【0022】第1の感光性材料パターン16の開口部
と、第2の感光性材料パターン18の開口部を同じ大き
さにすることが好ましい。しかし、開口部を同じ大きさ
にするのは極めて困難であるため、被重ね合わせ領域形
成部15の表面上においては、図示のように第1の感光
性材料パターン16よりも感光性材料を除去する領域を
拡大させ、第2の感光性材料パターン18の開口部の大
きさが、第1の感光性材料パターン16の開口部の大き
さよりも大きくなるようにする。
【0023】すなわち基板上面から見ると、第2の感光
性材料パターン18の開口部が、第1の感光性材料パタ
ーン16の開口部を囲むように形成する。これにより、
後のエッチング処理等の段差形成工程により不純物導入
領域12と基板7との間に形成される段差部13が、被
重ね合わせ領域形成部15の上の第1の感光性材料パタ
ーン16の開口部により決定され、不純物導入領域12
と整合した段差部13が形成される。
【0024】ただし、第1と第2の感光性材料パターン
16、18が同一の感光性材料の場合、第2の感光性材
料パターン18の開口部の大きさが、第1の感光性材料
パターン16の開口部の大きさよりも大きいために、光
または電子線またはX線の照射を行うと、感光性材料パ
ターン16の一部が除去される領域、すなわち感光性材
料除去領域19で感光性材料が除去される可能性があ
る。感光性材料が除去されると、第1の感光性材料パタ
ーン16の開口部が拡大して、不純物導入領域12に整
合した形状の段差部が形成されなくなる。
【0025】そこで、この感光性材料除去領域19の発
生を防止するために、感光性材料パターン16を形成す
る感光性材料と、感光性材料パターン18を形成する感
光性材料とで、それぞれ光反応が起きる選択波長領域の
異なる材料を用い、異なる波長でそれぞれのパターンを
形成することが好ましい。
【0026】また、他の方法として、第1の感光性材料
パターン16を形成した後に、加熱処理等の特殊処理に
よりその感光性を低下または消去させて、感光性材料除
去領域19が発生しないようにしてもよい。この方法
は、第1の感光性材料パターン16と第2の感光性材料
パターン18とを形成するために同一の感光性材料を用
いることが可能となる。
【0027】次に、図3(d)に示すように、被重ね合
わせ領域形成部15にエッチング処理等の段差形成工程
を施すことにより不純物導入領域12を掘り下げ、不純
物導入領域12と基板7との間に段差を形成する。即
ち、エッチング処理では感光性材料パターン16と被重
ね合わせ領域形成部15との接触位置20に段差が形成
される。エッチング処理は、不純物導入領域12から外
れた位置に段差が形成されることはない。またこのと
き、本パターン部14の表面上は第2の感光性材料パタ
ーン18にて覆われているため、被重ね合わせ領域形成
部15以外の部分ではエッチング処理による段差形成は
行われない。
【0028】さらに、図3(e)に示すように、第1お
よび第2の感光性材料パターン16、18を除去する。
上述のように、半導体装置を構成する本パターン部14
では、不純物導入領域12の面と基板7の面とが同一平
面であって、段差は形成されていない。このため、基板
7のどの位置に不純物が導入されたのかわからない。し
かし、被重ね合わせ領域9は、エッチングされることに
より段差部13が形成されている。感光性材料パターン
16の開口によって、被重ね合わせ領域9の不純物導入
領域と段差部13とに位置ずれは全く発生しない。
【0029】最後に、図3(e)の基板7上に新しい感
光性材料を塗布し(図示せず)、フォトマスクを重ね合
わせて露光する。そして、感光性材料を除去して、図2
のように不純物導入領域12上に感光性材料パターン1
0を形成する。
【0030】上記の構成によって、基準位置11に対す
る被重ね合わせ領域9の位置を、段差部13によるコン
トラストにより認識できることになり、不純物導入領域
である本パターン部14の位置を正確に測定することが
できる。また感光性材料パターン10については、被重
ね合わせ領域9との膜質の差によるコントラストにより
基準位置11に対する位置を認識できる。即ち、被重ね
合わせ領域9および感光性材料パターン10は、それぞ
れ同一の基準位置11によって位置認識をしている。さ
らに、被重ね合わせ領域9に対する感光性材料パターン
10の相対位置を計算することにより、不純物導入領域
に対するフォトマスクの重ね合わせ精度を直接に測定す
ることができる。
【0031】本発明によれば、被重ね合わせ領域9が不
純物導入領域であるにもかかわらず、フォトマスクの重
ね合わせ工程時のマスクの重ね合わせ精度の測定を行う
ことができる。このため、任意枚数のウェハーの先行処
理を行い、重ね合わせ精度を先行測定することにより、
残りのウェハーを処理するときに先行測定から得られた
重ね合わせずれの補正を行うことができる。
【0032】また、フォトマスクの重ね合わせずれによ
り半導体装置の特性低下が発生すると判断された場合
は、感光性材料パターン10を除去して再度フォトマス
クの重ね合わせ工程を実施することもできる。したがっ
て、フォトマスクの重ね合わせずれによる半導体装置の
特性低下をフォトマスクの重ね合わせ工程時に防止し
て、半導体装置の良品率を高めることができる。
【0033】特に、固体撮像装置用の半導体装置の場合
は、転送チャンネル領域、フォトダイオード領域、分離
領域等の不純物導入工程により形成された領域は、不純
物導入領域の相対位置が変化すると固体撮像装置の特性
低下が生じる。このため、フォトマスクの重ね合わせ工
程では、転送チャンネル領域またはフォトダイオード領
域または分離領域を被重ね合わせ領域として、他の領域
の重ね合わせを行わなければならない。
【0034】この点は、バイポーラトランジスタにおい
ても同様である。バイポーラトランジスタは、フォトマ
スクの重ね合わせの工程と不純物導入工程とにより形成
されたベース領域中にエミッタ領域を形成しなければな
らない。この場合、ベース領域に対するエミッタ領域の
相対的位置が変化すると、バイポーラトランジスタの特
性低下が生じる。
【0035】したがって、固体撮像装置用の半導体装置
やバイポーラトランジスタのように、互いに異なる不純
物導入領域どうしの重ね合わせ精度が必要な半導体装置
には、本発明の重ね合わせ精度の測定マークが特に有用
である。
【0036】なお、上記においては本発明の理解を明瞭
にするために特定の図および例にもとづいて詳細に説明
したが、特許請求の範囲に記載された技術的範囲内での
変化および変形を行い得ることは明かである。すなわ
ち、半導体基板の主面上における段差部の位置が半導体
基板の主面上における不純物導入領域の境界の位置と一
致し、感光性材料が不純物導入領域の主面上にあるなら
ば、複数の段差部が不純物導入領域にあってもよいこと
は明かである。
【0037】
【発明の効果】以上、詳細に説明したように、本発明の
構成によって、被重ね合わせ領域が不純物導入領域であ
るにもかかわらず、フォトマスクの重ね合わせ工程時の
マスクの重ね合わせ精度の測定を行うことができる。こ
のため、被重ね合わせ領域が不純物導入領域であるウェ
ハーの重ね合わせ精度を先行測定することにより、残り
のウェハーを処理するときに先行測定から得られた重ね
合わせずれの補正を行うことができる。
【0038】また、かかるウェハーにおいて、フォトマ
スクの重ね合わせずれにより半導体装置の特性低下が発
生すると判断された場合は、感光性材料パターンを除去
して再度フォトマスクの重ね合わせ工程を実施すること
もできる。したがって、フォトマスクの重ね合わせずれ
による半導体装置の特性低下をフォトマスクの重ね合わ
せ工程時に防止して、半導体装置の良品率を高めること
ができる。
【図面の簡単な説明】
【図1】露光装置の模式図である。
【図2】本発明の実施例における重ね合わせ精度測定マ
ークの部分拡大断面図である。
【図3】図2の重ね合わせ精度測定マークの製造方法を
示す概略図である。
【符号の説明】
7 半導体基板 9 被重ね合わせ領域 12 不純物導入領域 13 段差部 16 第1の感光性材料パターン 18 第2の感光性材料パターン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に所定領域に開口部を持つ
    第1の感光性材料パターンを前記半導体基板上に形成す
    る工程と、 前記第1の感光性材料パターンが形成された前記半導体
    基板における特定の所定領域の開口部に不純物を導入し
    て不純物導入領域を形成する工程と、 前記不純物導入領域に前記第1の感光性材料パターンの
    開口部よりも大きな開口部を持ち、前記第1の感光性材
    料パターンとは光反応が起きる選択波長領域が異なる
    2の感光性材料パターンを前記第1の感光性材料パター
    ンの上に形成する工程と、 基板を前記第1および第2の感光性材料パターンで被覆
    した状態で前記不純物導入領域の表面部をエッチングす
    る工程と を有していることを特徴とする半導体装置製造用の重ね
    合わせ精度測定マークの製造方法。
  2. 【請求項2】 半導体基板上に所定領域に開口部を持つ
    第1の感光性材料パターンを前記半導体基板上に形成す
    る工程と、第1の感光性材料パターンを形成後、加熱処理によりそ
    の感光性を低下または消去させる工程と、 前記第1の感光性材料パターンが形成された前記半導体
    基板における特定の所定領域の開口部に不純物を導入し
    て不純物導入領域を形成する工程と、 前記不純物導入領域に第1の感光性材料パターンの開口
    部よりも大きな開口部を持つ第2の感光性材料パターン
    を前記第1の感光性材料パターンの上に形成する工程
    と、 基板を前記第1および第2の感光性材料パターンで被覆
    した状態で前記不純物導入領域の表面部をエッチングす
    る工程と を有していることを特徴とする半導体装置製造用の重ね
    合わせ精度測定マークの製造方法。
JP10140301A 1997-05-23 1998-05-22 半導体装置製造用の重ね合わせ精度測定マークの製造方法。 Expired - Fee Related JP2922198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10140301A JP2922198B2 (ja) 1997-05-23 1998-05-22 半導体装置製造用の重ね合わせ精度測定マークの製造方法。

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13269397 1997-05-23
JP9-132693 1997-05-23
JP10140301A JP2922198B2 (ja) 1997-05-23 1998-05-22 半導体装置製造用の重ね合わせ精度測定マークの製造方法。

Publications (2)

Publication Number Publication Date
JPH1140495A JPH1140495A (ja) 1999-02-12
JP2922198B2 true JP2922198B2 (ja) 1999-07-19

Family

ID=26467206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10140301A Expired - Fee Related JP2922198B2 (ja) 1997-05-23 1998-05-22 半導体装置製造用の重ね合わせ精度測定マークの製造方法。

Country Status (1)

Country Link
JP (1) JP2922198B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959032B2 (ja) 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JPH1140495A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
US7241541B2 (en) Method of the adjustable matching map system in lithography
JP3575871B2 (ja) フォトマスクの製造方法およびそのフォトマスクを用いた半導体集積回路装置の製造方法
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
KR20140088485A (ko) 리소그래피 얼라인먼트를 위한 시스템 및 방법
JP2001022051A (ja) レチクル及び半導体装置の製造方法
JP2004226717A (ja) マスクの製造方法および半導体集積回路装置の製造方法
JPH0616476B2 (ja) パターン露光方法
WO2001051993A1 (en) System, method and photomask for compensating aberrations in a photolithography patterning system
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
US7349070B2 (en) Multiple level photolithography
JP2922198B2 (ja) 半導体装置製造用の重ね合わせ精度測定マークの製造方法。
JP2009003074A (ja) 露光方法およびイメージセンサの製造方法
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US6537709B2 (en) Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device
KR20010028305A (ko) 위치정합 보정 방법
US6784070B2 (en) Intra-cell mask alignment for improved overlay
KR100545208B1 (ko) 반도체 소자 제조장치 및 제조 방법
JP2002072447A (ja) 半導体装置の製造方法
JPH11150259A (ja) 固体撮像素子の製造方法および固体撮像素子
JP2001044092A (ja) 半導体集積回路装置の製造方法
KR20030059377A (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
JP2720873B2 (ja) 位置合わせ装置及び方法
JPH06347215A (ja) 位置検出装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees