JP2920832B2 - 光トリガ・光クエンチ静電誘導サイリスタ - Google Patents
光トリガ・光クエンチ静電誘導サイリスタInfo
- Publication number
- JP2920832B2 JP2920832B2 JP59175734A JP17573484A JP2920832B2 JP 2920832 B2 JP2920832 B2 JP 2920832B2 JP 59175734 A JP59175734 A JP 59175734A JP 17573484 A JP17573484 A JP 17573484A JP 2920832 B2 JP2920832 B2 JP 2920832B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- gate
- electrostatic induction
- quench
- induction thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光だけでターン・オン、ターン・オフでき
る静電誘導サイリスタに関し、産業上、中小電力から大
電力の変換装置として利用されるものである。 〔従来の技術〕 SIサイリスタの光によるオン・オフ動作に関しては、
本願発明者によって既に提案され、「静電誘導サイリス
タを含む半導体装置」（特公平１−3069号、特許第1534
149号）及び、「光トリガ・光クエンチ可能なサイリス
タ装置」（特願昭59−54937号，特開昭60−198779号）
に開示されている。 第１図には、上述の特公平１−3069号（特許第153414
9号）の回路構成例を示す。第１図のSIサイリスタSI Th
y.1のアノードA2は負荷抵抗RL9を介してＶ′AK10にバイ
アスされている。SI Thy.1のゲートG4は、光トリガ用光
感応素子TD5を介して正の電圧Vt7にバイアスされている
と共に、光クエンチ用光感応素子QD6を介して負の電圧V
q8にバイアスされている。SI Thy.1のカソードは接地さ
れている。TD5、TD6は、光を照射することにより抵抗が
小さくなる光感応素子である。ここで、光が照射されて
いない状態でのTD5の抵抗をRTD（OFF）、LT11が照射さ
れている状態でのTD5の抵抗をRTD（ON）、光が照射され
ていない状態でのQD6の抵抗をRQD（OFF）、LQ12が照射
されている状態でのQD6の抵抗をRQD（ON）とする。LT1
1、LQ12共に切れている状態において、SI Thy.1のゲー
トG4は、RTD（OFF）を介してVt7にバイアスされている
と同時にRQD（OFF）を介してVq8にバイアスされてい
る。この状態でのG4の電位が、SI Thy.1がＶ′AKをブロ
ックできる値になる様に、TD5、QD6の特性及びVt7、Vq8
は選ばれる。次にLT11がTD5に照射されるとG4は、R
TD（ON）を通してVt7にバイアスされ、アノードA2及び
カソードK3からのキャリアの注入が励起され、SI Thy.1
はオンする。G4の電位変化の速度は、TD5の光応答速度
と、RTD（ON）を通してSI Thy.1のゲートG4の入力容量
が充電される時定数で決まる。よって、高速ターン・オ
ンを実現するには、TD5は高速で高感度であることが要
求される。SI Thy.1がオンしている状態でQD6にLQ12が
照射されると、SI Thy.1のゲートに蓄積されている正孔
がRQD（ON）を通して引き抜かれることにより、SI Thy.
1はオフする。ターン・オフ速度は、QD6の光応答速度
と、RQD（ON）を通してゲートの容量に蓄積されている
正孔を引き抜く時定数及び、SI Thy.1の第２ベースに蓄
積している電子の寿命で決まる。このため、高速光クエ
ンチを実現するためにはQD6は高速、高感度であること
が要求される。 第２図には、前述の特願昭59−54937号（特開昭60−1
98779号）の回路構成例を示す。第２図のSIサイリスタS
I Thy.21のアノードA22は、負荷抵抗RL27を介してＶ′
AK28にバイアスされている。SI Thy.21のゲートG24は、
光クエンチ用光感応素子QD25を介して負の電圧Vq26にバ
イアスされている。SI Thy.21のカソードK23は、接地さ
れている。LT29はトリガ用光パルスで、LQ30はクエンチ
用光パルスである。LT29とLQ30は、第１図のLT11とLQ12
の駆動パルスVLT13、VLQ14と同じタイミングで駆動され
る。ここで、光が入射していない状態でのQD25の抵抗を
RQD（OFF）、LQ30が照射されている状態でのQD25の抵抗
をRQD（ON）とする。LT29、LQ30とも切れている状態で
は、SI Thy.21のゲートG24はRQD（OFF）を介してVq26に
バイアスされている。この状態でG24の電位が、SI Thy.
21がＶ′AK28をブロックできる値になる様に、QD25の特
性及びVq26の値は選ばれる。次に、LT29がSI Thy.21に
照射されると、SI Thy.21の内部で発生した正孔によりS
I Thy.21のゲートは正方向の電位にバイアスされる。こ
のことで、カソード23からの電子の注入及びアノード22
からの正孔の注入が励起されSI Thy.21はオンする。高
速ターン・オンを実現するためには、SI Thy.21は高
速、高感度であることが必要である。ターン・オフの過
程は第１図の動作原理と同じであるから、QD25の特性は
高速、高感度であることが必要である。 〔発明が解決しようとする問題点〕 上述の特公平１−3069号（特許第1534149号）の方法
で大電力高速動作を実現するためには、第１図で説明し
た様に光トリガ用光感応素子TD5、光クエンチ用光感応
素子QD6は高速、高感度である必要がある。上述の特公
平１−3069号（特許第1534149号）では、光感応素子と
してホトダイオード、バイポーラトランジスタ、ショッ
トキーダイオード、サイリスタが用いられているが、上
述の光感応素子はいづれも静電誘導型素子（静電誘導ホ
トトランジスタ、ホトサイリスタ）に比べ、光感度が小
さいので大電力を高速でスイッチするには、より高電力
な光源を必要としていた。 光クエンチ用光感応素子として静電誘導ホトトランジ
スタを用い、しかもSI Thy.21を直接光でトリガする構
成が上述の特願昭59−54937号（特開昭60−198779号）
に開示されている。この方法はSI Thy.21を直接光でト
リガするため構成が簡単であるが、SI Thy.を直接光で
トリガする際のターン・オン遅延時間をより短くするた
めには、より大きな電力の光源を必要としていた。 さらに、単一ゲート型SIサイリスタは、第２ベースに
蓄積した電子の寿命は第２ベース領域での再結合または
アノードへの拡散で決まるので、高速クエンチがむずか
しい。 〔問題点を解決するための手段〕 以上述べた問題点を解決するために、本発明では第１
図に示す回路の光感応素子として、高速・高感度の静電
誘導ホトトランジスタ（SIPT）、静電誘導ホトサイリス
タ（SIP Thy.）、及びSIPTとSIP Thy.の複合回路を用い
る。その他、光感応素子としてHEMT、MODFET、PBT、HEM
T型SIT、MOSSIT、MOSSI Thy.等もあり得る。上述の方法
により、従来の光トリガ・光クエンチ動作よりも高速か
つ比較的低電力の光源でのスイッチングが実現できる。 単一ゲート型SIサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オン速度を向上させ効率よいスイッチングを実現する
ため、ホールの注入を制御し電子を吸い出すためのn+ゲ
ートを設けたものをダブルゲート型SIサイリスタとい
う。本発明は、ダブルゲート型SIサイリスタに上述した
高速光オン・オフが実現できる回路を応用することによ
り、さらに高速なスイッチングが実現できる。 〔実 施 例〕 以下、図面を参照して本発明の実施例を説明する。第
３図（ａ）、（ｂ）は、本願発明による単一ゲート型SI
サイリスタの光トリガ・光クエンチ回路の実施例の１つ
である。第３図（ａ）でSI Thy.31は単一ゲート型SIサ
イリスタである。SI Thy.31のアノードA32は、負荷抵抗
RL43を介してＶ′AK44にバイアスされている。SI Thy.3
1のゲートG34は、光トリガ用ｐ−ch.SIPT TT35のドレイ
ン及び、光クエンチ用ｐ−ch.SIPT QT36のソースに接続
されている。SI Thy.31のカソードK33は接地されてい
る。光トリガ用ｐ−ch.SIPT TT35のソースは、正の電圧
VSt37にバイアスされていて、TT35のゲートは、RGt39を
介してVGt41にバイアスされている。光クエンチ用SIPT
QT36のドレインは、負の電圧VDq38にバイアスされてい
て、QT36のゲートは、RGq40を介してVGq42にバイアスさ
れている。LT45は、トリガ用光パルス、LQ46は、クエン
チ用光パルスである。第３図（ｂ）において、VLT47
は、LT45の駆動波形であり、LLQ48は、LQ48の駆動波形
である。VAK49は、SI Thy.31のアノードA32の電位波形
を示している。 LT45、LQ46ともに切れている状態では、TT35のゲート
は、RGt39を介してVGt41が加えられていて逆バイアスさ
れているので、TT35は、オフしている。同様にQT36もオ
フしている。この状態でのTT35、及びQT36のソース・ド
レイン間の抵抗をそれぞれRTT（OFF）、RQT（OFF）とす
る。この時、SI Thy.31のゲートG34は、RTT（OFF）を介
してVSt37にバイアスされていると共に、RQT（OFF）を
介してVDq38にバイアスされている。G34のバイアス点
は、SI Thy.31がＶ′AKをブロックできる様に選ばれ
る。次に、LT45がTT35に照射されると、TT35内に入射し
た光によってTT35内の空乏層及び空乏層の端から電子の
拡散距離以内の領域で発生する電子は、TT35のゲートに
引き寄せられRGt39を通して外部に流れる。この光によ
る電子電流をiephとし、TT35のゲート内に流れる方向を
正とする。iephによりRGt39の両端ではieph×RGtの電圧
降下が起こりTT35のゲート電位はieph×RGtだけ負の方
向に動く。ゲートの逆バイアスが小さくなるためTT35の
ソース・ドレイン間の抵抗が小くなりVSt37によりG34は
正方向の電圧にバイアスされる。LT45が照射された状態
でのTT35のソーソ・ドレイン間の抵抗をRTT（ON）とす
れば、G34は、RTT（ON）を介してVSt37にバイアスされ
る。G34が正方向の電圧にバイアスされることにより、S
I Thy.31のサソードK33から電子の注入が起こり、アノ
ードA32から正孔の注入が起き、SI Thy.31はオンする。
SIサイリスタは、ポテンシャル制御であり、ゲートの入
力容量も小さいので、非常に小さな電流を流し込むだけ
でオンさせることができる。このことによりSIPTは小面
積の素子でよい。さらに、SIPTは、光利得が非常に大き
く、また応答速度も速くできることから、第３図（ａ）
の回路形式では高速は光トリガが実現できる。一度オン
すればLT45が切れてTT45がオフ状態になってもSI Thy.3
1は、オン状態を保つ。 次にLQ46がQT36に照射されると、QT36がオン状態にな
り、ゲートG34から正孔が引き抜かれ、G34は逆バイアス
されSI Thy.31はオフする。高速・高感度のSIPTを光ク
エンチ用光感応素子として用いることにより、短かい時
間で正孔を引き抜くことができるので、高速な孔クエン
チが実現できる。 第４図は、本願発明による単一ゲート型SIサイリスタ
の光トリガ・光クエンチ回路の他の実施例の１つであ
る。第４図の回路の特徴は、光トリガ用光感応素子とし
てSI Thy.を用いていることであり、バイアス電源の数
も低減されている。 第４図のSIサイリスタSI Thy.50のアノードA51は、負
荷抵抗RL60を介してＶ′AK61にバイアスされている。SI
Thy.50のゲートG53は、光トリガ用SI Thy.T.Thy.54の
カソードと光クエンチ用ｐ−ch.SIPT QT55のソース、及
びRGt57に接続されている。T Thy.54のアノードは、SI
Thy.50のアノードA51と共通にされている。T.Thy.54の
ゲートは、RGt57を介してカソードに接続されている。
光クエンチ用ｐ−ch.SIPT QT55のドレインは、負の電圧
VDq56にバイアスされている。QT55のゲートは、RGq58を
介してVGq59にバイアスされている。LT62は、トリガ用
光パルスで、LQ63は、クエンチ用光パルスである。LT6
2、LQ63は、第３図の実施例のLT45、LQ46と同じタイミ
ングで駆動される。 第５図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第５図の回路の特徴は、光トリガ用光感応素子と
してSIサイリスタを用いていることと、光クエンチ用光
感応素子としてもSIサイリスタを用いていることであ
る。より大電流のスイッチング動作では、クエンチ用光
感応素子としてSIサイリスタを用いていることは有効と
なる。第５図のSIサイリスタSI Thy.64のアノードA65
は、負荷抵抗RL76を介してＶ′AK77にバイアスされてい
る。SI Thy.64のゲートG67は、光トリガ用SI Thy.T Th
y.68のカソードと光クエンチ用SI Thy.Q Thy.69のアノ
ード、及びRGt71に接続されている。T Thy.68のアノー
ドは、SI Thy.64のアノードA65と共通にされている。T
Thy.68のゲートは、RGt71を介してT Thy.68のカソード
に接続されている。Q Thy.69のゲートは、Q Thy.69をオ
フをするためのｐ−ch.SIPT TT′72のソースに接続され
ている。Q Thy.69のカソードは、負の電圧VKq70にバイ
アスされている。TT′72のゲートは、Ｒ′Gt74を介して
Ｖ′Gt75にバイアスされていて、TT72のドレインは負の
電圧Ｖ′Dt73にバイアスされている。LT78は、トリガ用
光パルス、LQ79はクエンチ用光パルス、LT′80はQ Thy.
69をクエンチするためのｐ−ch.SIPT TT′72に照射され
る光パルスである。第５図（ａ）は、LT78、LQ79、LT′
80のそれぞれの駆動波形VLT80、VLT′81、VLQ82と、SI
Thy.64のアノードA65の電位波形VAKを示している。 SI Thy.64をクエンチするために、Q Thy.69にLQ79が
照射されると、Q Thy.69はオンしてSI Thy.64がオフす
る。Q Thy.69は、一度オンするとその状態を保つので、
Q Thy.69をオフするために、LT78と同期したLT′80がT
T′72に照射される。 第６図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路の別の実施例の１つである。
第６図の回路の１つの特徴は、光トリガ用光感応素子と
してｐ−ch.SIPTを用いることである。第６図の回路の
もう１つの特徴は、クエンチ用素子としてｐ−ch.SITを
用いて、クエンチ用ｐ−ch.SITのドライブを高速、高感
度のｐ−ch.SIPTで行なうことである。このことによ
り、第６図の回路では第３図の回路の動作よりも高速の
光クエンチが実現できる。 第６図のSIサイリスタSI Thy.85のアノードA86は、負
荷抵抗RLを介してＶ′AK102にバイアスされている。SI
Thy.85のゲートG88は、光トリガ用ｐ−ch.SIPT TT89の
ドレイン、及び光クエンチ用ｐ−ch.SIT QT90のソース
に接続されている。SI Thy.64のカソードK66は、接地さ
れている。TT89のソースは、正の電圧VSt91にバイアス
されていて、TT89のゲートはRGt93を介してVGt95にバイ
アスされている。QT90のドレインは、負の電圧VDq92に
バイアスされている。QT90のゲートは、RGq94を介してV
Gq96にバイアスされていると共に、QT90をドライブする
ための高速、高感度のｐ−ch.SIPT QT′97のソースに接
続されている。QT′97のドレインは、VDq98にバイアス
されていて、QT′97のゲートは、Ｒ′Gq99を介してＶ′
Gq100にバイアスされている。LT103は、トリガ用光パル
ス、LQ104は、クエンチ用パルスである。LT103、LQ104
は、第３図の実施例のLT45、LQ46と同じタイミングで駆
動される。 SIサイリスタを短時間でオフさせるためには、SIサイ
リスタのゲートから速く正孔を引き抜かなければならな
い。このために、第３図（ａ）の実施例のQT36、及び第
６図の実施例のQT90には瞬間的に大電流が流れる。よっ
てQT36、QT90は、ある程度の大面積化が必要となる。と
ころが、同じ光エネルギーで駆動する場合には、面積の
大きな素子の応答速度は遅くなってしまう。第６図の実
施例は、上述の問題を解決する手段としてQT′97を採用
している。QT90をドライブするには微弱な電流しか必要
としないからQT′97は小さなｐ−ch.SIPTを用いればよ
い。すなわち、QT90は、高速、高感度のｐ−ch.SIPTに
よりドライブされるから、SI Thy.85は高速光クエンチ
が実現できる。 第７図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第７図の回路の特徴の１つは、光トリガ用光感応
素子としてSI Thy.を用いることである。第７図の回路
のもう１つの特徴は、クエンチ用素子としてSI Thy.を
用いてクエンチ用SI Thy.の光トリガ、光クエンチを高
速、高感度のｐ−ch.SIPTで行なうことである。このこ
とにより、第７図の回路では、第５図の回路の動作より
も拘束の光クエンチが実現できる。 第７図のSIサイリスタSI Thy.105のアノードA106は、
負荷抵抗RL121を介してＶ′AK122にバイアスされてい
る。SI Thy.105のゲートG108は、光トリガ用SI Thy.T.T
hy.109のカソードとクエンチ用SI Thy.Q.Thy.110のアノ
ード、及びRGt112に接続されている。SI Thy.105のカソ
ードは、接地されている。T.Thy.109のアノードは、SI
Thy.105のアノードA106と共通に接続されていて、T Th
y.109のゲートは、RGt112を介してT.Thy.109のカソード
に接続されている。Q Thy.110のゲートは、Q Thy.110を
トリガするためのｐ−ch.SIPT QT113のドレイン、及びQ
Thy.110をクエンチするためのｐ−ch.SIPT T′T114の
ソースに接続されている。Q Thy.110のカソードは、負
の電圧VDq111にバイアスされている。QT113のソースはV
Sq115にバイアスされていて、QT113のゲートは、RGq117
を介してVGq119にバイアスされている。Ｔ′T114のドレ
インは、ＶDt′116にバイアスされていて、Ｔ′T114の
ゲートは、ＲGt′118を介してＶGt′120にバイアスされ
ている。LT123は、トリガ用光パルス、LQ124は、QT113
をドライブするための光パルス、LT′125は、Ｔ′T114
をドライブするための光パルスである。LT.123、LT′12
5、及びLQ124は、第５図（ａ）の実施例のLT78、LT′8
0、及びLQ79と同じタイミングで駆動される。 第８図（ａ）は、本発明による相補形MOSSITを用いる
単一ゲート形SIサイリスタの光トリガ・光クエンチ回路
の実施例の１つである。第８図（ａ）の回路の特徴は、
光トリガ・光クエンチ回路に、相補形MOSSIT（CMOSSI
T）と接合形SIPTの混合回路を用いることである。低消
費電力のCMOSSITと高光感度のSIPTを組み合わせること
により、微弱な光パワーで、光トリガ・光クエンチが実
現できる。 第８図（ａ）のSIサイリスタSI Thy.300のアノードA3
01は負荷抵抗RL314を介してＶ′AK315にバイアスされて
いて、カソードK302は接地されている。SI Thy.300のゲ
ートG303は、ｐ−ch.MOS304とｎ−ch.MOS305で構成され
るCMOSインバータの出力に接続されている。ｐ−ch.MOS
304のソースはVt308にバイアスされていて、ｎ−ch.MOS
305のソースはVq309にバイアスされている。CMOSインバ
ータの入力は、光トリガ用ｐ−ch.SIPT TT306のソー
ス、及び光クエンチ用ｐ−ch.SIPT QT307のドレインに
接続されている。TT306のドレインは、Vq309にバイアス
されていて、TT306のゲートはRGt310を介してVGt312に
バイアスされている。QT307のソースは、Vt308にバイア
スされていて、QT307のゲートは、RGq311を介してVGq31
3にバイアスされている。LT316は、トリガ用光パルス、
LQ317は、クエンチ用光パルスを示している。第８図
（ｂ）は、LT316、LQ317のそれぞれの駆動パルス波形V
LT318、VLQ319とSI Thy.300のアノード電位波形VAK320
を示している。 SI Thy.300が、Ｖ′AK315をブロックしている状態
で、TT306にLT316が照射されると、CMOSインバータの入
力は、Vq309により負にバイアスされ、ｐ−ch.MOS304は
オンしてｎ−ch.MOS305はオフする。このことにより、S
I Thy.300のゲートG303は、Vt308により正にバイアスさ
れて、SI Thy.300はオンする。次にSI Thy.300がオンし
ている状態でQT307にLQ317が照射されると、CMOSインバ
ータの入力は、Vt208により正にバイアスされ、ｐ−ch.
MOS304はオフしてｎ−ch.MOS305はオンする。このためS
I Thy.300のゲートG303はVq209により負にバイアスさ
れ、SI Thy.300はオフする。CMOSインバータの駆動は、
ｐ−ch.MOS304、ｎ−ch.MOS305のゲートMOSキャパシタ
の微小なキャリアの充放電により行なわれるので、第８
図（ａ）、（ｂ）の動作方式では、微弱光での動作が実
現できる。 第９図（ａ）は、本発明によるダブルゲート型SIサイ
リスタの光トリガ・光クエンチ回路の実施例の１つであ
る。第９図（ａ）の回路の特徴の１つは、ダブルゲート
型SIサイリスタを主サイリスタとして用いていることで
ある。第９図（ａ）の回路のもう１つの特徴は、第７図
の実施例に示した高速光トリガ・光クエンチを実現する
回路を、第１ゲート及び第２ゲートに応用していること
である。上述の特徴により第９図（ａ）の回路では、単
一ゲート型SIサイリスタまたは従来のサイリスタ、GTO
で見られたテイリング電流のない高速クエンチが実現で
きる。また、単一ゲート型SIサイリスタの高速光トリガ
・光クエンチ回路よりもさらに高速の光トリガ・光クエ
ンチが実現できる。 第９図（ａ）のDGSI Thy.126は、ダブルゲート型SI T
hy.である。DGSI Thy.126のアノード127は、負荷抵抗RL
155を介してＶ′AK156にバイアスされている。DGSI Th
y.126の第１ゲートG1 129は、第１ゲートの光トリガ用
ｐ−ch.SIPT TT1 131のドレイン、及び第１ゲートの光
クエンチ用ｐ−ch.SIT QT1 135のソースに接続されてい
る。DGSI Thy.126の第２ゲートG2 130は、第２の光トリ
ガ用ｐ−ch.SIPT TT2 143のソース、及び第２ゲートの
光クエンチ用ｐ−ch.SIT QT2 147のドレインに接続され
ている。DGSI Thy.126のカソードK128は、接地されてい
る。TT1 131のソースは、正の電圧VSt1 132にバイアス
されていて、TT1 131のゲートは、RGt1133を介してVGt1
134にバイアスされている。QT1 135のドレインは、負の
電圧VSq1136にバイアスされている。QT1 135のゲート
は、RGq1137を介してVGq1138にバイアスされていると共
に、QT1 135をドライブするためのｐ−ch.SIPT Q′T1 1
39のソースに接続されている。Ｑ′T1 139のドレイン
は、ＶDq′１140にバイアスされていて、Ｑ′T1 139の
ゲートは、ＲGq′１を介してＶGq′１142にバイアスさ
れている。TT2 143のドレインは、負の電圧VDt2144にバ
イアスされていて、TT2 143のゲートは、RGt2145を介し
てVGt2146にバイアスされている。QT2 147のソースは、
正の電圧VSq148にバイアスされている。QT2 147のゲー
トは、RGq2149を介してVGq2150にバイアスされていると
共に、QT2 147をドライブするためのｐ−ch.SIPT Q′T2
151のソースに接続されている。Ｑ′T2 151のドレイン
は、ＶDq′２152にバイアスされていて、Ｑ′T2 151の
ゲートは、ＲGq′２を介してＶGq′２154にバイアスさ
れている。LT1 157及びLT2 159は、それそれTT1 131及
びTT2 143をドライブするためのトリガ用光パルスであ
る。また、LQ1 158及びLQ2 160は、それぞれＱ′T1 139
及びＱ′T2 151をドライブするためのクエンチ用光パル
スである。第９図（ｂ）には、LT1 157、LT2 159、LQ1
158、LQ2 160のそれぞれの駆動波形VLT1161、VLT2163、
VLQ1162、VLQ2164と、DGSI Thy.126のアノードA127の電
位波形VAK165を示している。 DGSI Thy.126のゲートG1 129、G2 130に接続される回
路は、第３図乃至第８図の実施例に示した回路中の単一
ゲート型SI Thy.のゲートに接続されている回路のいづ
れであってもよい。 さらに、第３図乃至第９図の実施例に示した回路中の
ｐ−ch.SIPT、ｐ−ch.SITは、ノーマリオンでもノーマ
リオフのどちらでもよいし、ｎチャンネルでもよい。ま
た、第３図乃至第９図の実施例に示した回路中のSI Th
y.は、ノードマリオンでもノーマリオフでもよい。 さらには、HEMT、MODFET、PBT、HEMT型SIT、MOSSIT、
MOSSI Thy.等を光感応素子、及びクエンチ用素子として
用いる回路もある。 〔発明の効果〕 以上説明した本発明の実施態様のうち、最も基本的な
部分であるところの第３図（ａ）、（ｂ）、第４図、第
６図の実施例の実験結果を説明する。 第10図及び第11図には、第３図（ａ）、（ｂ）の実施
例の実験結果を示す。 第３図（ａ）中のSI Thy.31としては、ノーマリオフ
型SIサイリスタを用いている。素子の面積は、1.0×10
-1cm2で開口面積は1.8×10-3cm2である。光トリガ用ｐ
−ch.SIPT TT35としては、面積2.95mm2、開口面積1.01m
m2のノーマリオン型ｐ−ch.SIPTを用いている。光クエ
ンチ用ｐ−ch.SIPT QT36としては、面積55.38mm2、開口
面積6.38mm2のノーマリオン型ｐ−ch.SIPTを用いてい
る。第３図（ａ）中の各回路パラメータは、VSt＝5.0
V、VDq＝−27.0V、RGt＝100KΩ、RGq＝1MΩ、VGt＝8.0
V、VGq＝8.5V、LTの光電力は123μＷ、LQの光電力は1.1
5mWである。第10図は、VAK＝540V、IAK＝1Aのスイッチ
ング波形の写真である。第10図中にはアノード電位波形
VAK、アノード電流波形IAK、トリガ用光パルス駆動波形
LT、クエンチ用光パルス駆動波形LQが示してある。VLT1
3が入ってからVAK15が全体の90％の値まで変化する時間
をTdon16、90％から10％まで変化する時間をTr17、VLQ1
4が入ってからVAK15が全波高値の10％になるまでの時間
をTdoff18、10％から、ターン・オフ波形の変曲点が現
われるまでの時間をTf19、及び変曲点から90％まで変化
する時間をTtl20とする。第10図に示す実験結果では、T
don＝320n sec、Tr＝225n sec、Tdoff＝1.15μsec、Tf
＝1.3μsec、Ttl＝4.7μsecであった。第11図は、ブロ
ック電圧をパラメータとして、Tdon、Trのトリガ用光パ
ルスの光電力密度PLT（mW/cm2）依存性を示している。
横軸には、光トリガ用SIPTに実際に入射した光電力PLT
（μＷ）も同時に示してある。第11図には、Tdoff、T
f、Ttlも示してある。クエンチ用光パルスの光電力密度
PLQ＝16mW/cm2、光クエンチ用ｐ−ch.SIPTに入射してい
る光電力は、1.02mWである。以上の結果から第３図
（ａ）、（ｂ）の回路構成と光パルスで、540V、1Aが光
だけで高速スイッチングされていることがわかる。 次に、第12図は、第４図の実施例の実験結果を示すオ
シロ波形の写真である。第４図のSI Thy.50としては、
面積1.0cm2、開口面積4.63×10-3cm2、実効チャンネル
領域7.13×10-3cm2のノーマリオフ型SIサイリスタを用
いている。光トリガ用SI Thy.T.Thy.54としては、面積
1.0cm2、開口面積2.79×10-3cm2、実効チャンネル領域
2.79×10-3cm2のノーマリオフ型SIサイリスタを用い、
光クエンチ用ｐ−ch.SIPTとしては、面積55.38mm2、開
口面積6.38mm2のノーマリオン型ｐ−ch.SIPTを用いてい
る。第４図中の各回路パラメータは、RGt＝０Ω、VDq＝
−20V、RGq＝1MΩ、VGq＝7.7V、トリガ用光パルス電力
密度は、15mW/cm2、クエンチ用光パルス電力密度は、16
mW/cm2である。第12図には、アノード電位波形VAK、ア
ノード電流波形IAK、トリガ用光パルスの駆動波形LT、
クエンチ用光パルスの駆動波形LQを示してある。この実
験結果から、第４図の回路形式で500V、1Aが、Tdon＝56
0n sec、Tr＝270n sec、Tdoff＝1.15μsec、Tf＋Ttl＝2
8μsecで、光だけでスイッチングしていることがわか
る。 第13図乃至第16図には、第６図（ａ）、（ｂ）に示す
実施例の実験結果を説明する。第６図中のSI Thy.85と
しては、第４図の実施例の実験で用いたSI Thy.を用い
た。第６図（ａ）中のTT89、QT90には第３図の実施例の
実験で用いた光トリガ用ｐ−ch.SIPT、光クエンチ用ｐ
−ch.SIPTをそれぞれ用いた。Ｑ′T97としては、TT89と
同じｐ−ch.SIPTを用いた。第６図（ａ）中の各回路パ
ラメータは、VSt＝7.0V、VDq＝−18.0V、RGt＝100KΩ、
RGq＝100KΩ、VGt＝12.0V、VGq＝5.9V、ＲGq′＝100K
Ω、ＶGq′＝11.3Vである。 第13図は、第６図（ａ）、（ｂ）の実施例での400V、
1Aスイッチングの動作波形を示しているオシロ波形の写
真である。第13図中には、アノード電位波形VAK、アノ
ード電流波形IAK、トリガ用光パルスの駆動波形LT及び
クエンチ用光パルスの駆動波形QTを同時に示してある。
トリガ用光パルス、及びクエンチ用光パルスの光電力密
度は、それぞれ9.5mW/cm2、11.0mW/cm2である。第13図
の動作波形からTdon＝330n sec、Tr＝300n sec、Tdoff
＝660n sec、Tdoff＋Tf＝22μsecでスイッチングしてい
ることがわかる。第３図（ａ）、（ｂ）、及び第４図の
実施例の実験結果と比較してターン・オフ、遅れ時間Td
offが大きく改善されている。 第14図は、アノード阻止電圧VAKをパラメータとし
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流IAK＝1A、PLQ＝11mW/cm2で、回
路は、第13図の実験と同一である。さらに第15図は、ア
ノード阻止電圧VAKをパラメータとしたターン・オフ速
度のクエンチ用光パルス電力密度依存性（IAK＝1A、PLT
＝9.5mW/cm2）第16図は、動作速度のアノード電流依存
性（VAK＝400V、RLT＝9.5mW/cm2、PLQ＝11mW/cm2）の測
定結果である。 第13図乃至第16図の実験結果から、第６図（ａ）、
（ｂ）の回路と光パルスで、400V、1Aが光のみで高速ス
イッチングされていることがわかる。 本発明による光トリガ・光クエンチ静電誘導サイリス
タを用いれば、光だけ高速、高効率な直交変換が実現で
きる。 大電力部分と制御回路を電気的に完全に分離すること
ができるために大電力の高効率な直交変換装置として、
極めて利用価値が高い。その他、中小電力用としても広
く応用できるものである。 他の実施例についても同様の結果が得られる。 以上説明した実施例は、個別部品で構成されてもよい
し、また、本発明の実施例を構成するサイリスタ、トラ
ンジスタの一部もしくは全部が同一半導体基板上に集積
化されていてもよい。
る静電誘導サイリスタに関し、産業上、中小電力から大
電力の変換装置として利用されるものである。 〔従来の技術〕 SIサイリスタの光によるオン・オフ動作に関しては、
本願発明者によって既に提案され、「静電誘導サイリス
タを含む半導体装置」（特公平１−3069号、特許第1534
149号）及び、「光トリガ・光クエンチ可能なサイリス
タ装置」（特願昭59−54937号，特開昭60−198779号）
に開示されている。 第１図には、上述の特公平１−3069号（特許第153414
9号）の回路構成例を示す。第１図のSIサイリスタSI Th
y.1のアノードA2は負荷抵抗RL9を介してＶ′AK10にバイ
アスされている。SI Thy.1のゲートG4は、光トリガ用光
感応素子TD5を介して正の電圧Vt7にバイアスされている
と共に、光クエンチ用光感応素子QD6を介して負の電圧V
q8にバイアスされている。SI Thy.1のカソードは接地さ
れている。TD5、TD6は、光を照射することにより抵抗が
小さくなる光感応素子である。ここで、光が照射されて
いない状態でのTD5の抵抗をRTD（OFF）、LT11が照射さ
れている状態でのTD5の抵抗をRTD（ON）、光が照射され
ていない状態でのQD6の抵抗をRQD（OFF）、LQ12が照射
されている状態でのQD6の抵抗をRQD（ON）とする。LT1
1、LQ12共に切れている状態において、SI Thy.1のゲー
トG4は、RTD（OFF）を介してVt7にバイアスされている
と同時にRQD（OFF）を介してVq8にバイアスされてい
る。この状態でのG4の電位が、SI Thy.1がＶ′AKをブロ
ックできる値になる様に、TD5、QD6の特性及びVt7、Vq8
は選ばれる。次にLT11がTD5に照射されるとG4は、R
TD（ON）を通してVt7にバイアスされ、アノードA2及び
カソードK3からのキャリアの注入が励起され、SI Thy.1
はオンする。G4の電位変化の速度は、TD5の光応答速度
と、RTD（ON）を通してSI Thy.1のゲートG4の入力容量
が充電される時定数で決まる。よって、高速ターン・オ
ンを実現するには、TD5は高速で高感度であることが要
求される。SI Thy.1がオンしている状態でQD6にLQ12が
照射されると、SI Thy.1のゲートに蓄積されている正孔
がRQD（ON）を通して引き抜かれることにより、SI Thy.
1はオフする。ターン・オフ速度は、QD6の光応答速度
と、RQD（ON）を通してゲートの容量に蓄積されている
正孔を引き抜く時定数及び、SI Thy.1の第２ベースに蓄
積している電子の寿命で決まる。このため、高速光クエ
ンチを実現するためにはQD6は高速、高感度であること
が要求される。 第２図には、前述の特願昭59−54937号（特開昭60−1
98779号）の回路構成例を示す。第２図のSIサイリスタS
I Thy.21のアノードA22は、負荷抵抗RL27を介してＶ′
AK28にバイアスされている。SI Thy.21のゲートG24は、
光クエンチ用光感応素子QD25を介して負の電圧Vq26にバ
イアスされている。SI Thy.21のカソードK23は、接地さ
れている。LT29はトリガ用光パルスで、LQ30はクエンチ
用光パルスである。LT29とLQ30は、第１図のLT11とLQ12
の駆動パルスVLT13、VLQ14と同じタイミングで駆動され
る。ここで、光が入射していない状態でのQD25の抵抗を
RQD（OFF）、LQ30が照射されている状態でのQD25の抵抗
をRQD（ON）とする。LT29、LQ30とも切れている状態で
は、SI Thy.21のゲートG24はRQD（OFF）を介してVq26に
バイアスされている。この状態でG24の電位が、SI Thy.
21がＶ′AK28をブロックできる値になる様に、QD25の特
性及びVq26の値は選ばれる。次に、LT29がSI Thy.21に
照射されると、SI Thy.21の内部で発生した正孔によりS
I Thy.21のゲートは正方向の電位にバイアスされる。こ
のことで、カソード23からの電子の注入及びアノード22
からの正孔の注入が励起されSI Thy.21はオンする。高
速ターン・オンを実現するためには、SI Thy.21は高
速、高感度であることが必要である。ターン・オフの過
程は第１図の動作原理と同じであるから、QD25の特性は
高速、高感度であることが必要である。 〔発明が解決しようとする問題点〕 上述の特公平１−3069号（特許第1534149号）の方法
で大電力高速動作を実現するためには、第１図で説明し
た様に光トリガ用光感応素子TD5、光クエンチ用光感応
素子QD6は高速、高感度である必要がある。上述の特公
平１−3069号（特許第1534149号）では、光感応素子と
してホトダイオード、バイポーラトランジスタ、ショッ
トキーダイオード、サイリスタが用いられているが、上
述の光感応素子はいづれも静電誘導型素子（静電誘導ホ
トトランジスタ、ホトサイリスタ）に比べ、光感度が小
さいので大電力を高速でスイッチするには、より高電力
な光源を必要としていた。 光クエンチ用光感応素子として静電誘導ホトトランジ
スタを用い、しかもSI Thy.21を直接光でトリガする構
成が上述の特願昭59−54937号（特開昭60−198779号）
に開示されている。この方法はSI Thy.21を直接光でト
リガするため構成が簡単であるが、SI Thy.を直接光で
トリガする際のターン・オン遅延時間をより短くするた
めには、より大きな電力の光源を必要としていた。 さらに、単一ゲート型SIサイリスタは、第２ベースに
蓄積した電子の寿命は第２ベース領域での再結合または
アノードへの拡散で決まるので、高速クエンチがむずか
しい。 〔問題点を解決するための手段〕 以上述べた問題点を解決するために、本発明では第１
図に示す回路の光感応素子として、高速・高感度の静電
誘導ホトトランジスタ（SIPT）、静電誘導ホトサイリス
タ（SIP Thy.）、及びSIPTとSIP Thy.の複合回路を用い
る。その他、光感応素子としてHEMT、MODFET、PBT、HEM
T型SIT、MOSSIT、MOSSI Thy.等もあり得る。上述の方法
により、従来の光トリガ・光クエンチ動作よりも高速か
つ比較的低電力の光源でのスイッチングが実現できる。 単一ゲート型SIサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オン速度を向上させ効率よいスイッチングを実現する
ため、ホールの注入を制御し電子を吸い出すためのn+ゲ
ートを設けたものをダブルゲート型SIサイリスタとい
う。本発明は、ダブルゲート型SIサイリスタに上述した
高速光オン・オフが実現できる回路を応用することによ
り、さらに高速なスイッチングが実現できる。 〔実 施 例〕 以下、図面を参照して本発明の実施例を説明する。第
３図（ａ）、（ｂ）は、本願発明による単一ゲート型SI
サイリスタの光トリガ・光クエンチ回路の実施例の１つ
である。第３図（ａ）でSI Thy.31は単一ゲート型SIサ
イリスタである。SI Thy.31のアノードA32は、負荷抵抗
RL43を介してＶ′AK44にバイアスされている。SI Thy.3
1のゲートG34は、光トリガ用ｐ−ch.SIPT TT35のドレイ
ン及び、光クエンチ用ｐ−ch.SIPT QT36のソースに接続
されている。SI Thy.31のカソードK33は接地されてい
る。光トリガ用ｐ−ch.SIPT TT35のソースは、正の電圧
VSt37にバイアスされていて、TT35のゲートは、RGt39を
介してVGt41にバイアスされている。光クエンチ用SIPT
QT36のドレインは、負の電圧VDq38にバイアスされてい
て、QT36のゲートは、RGq40を介してVGq42にバイアスさ
れている。LT45は、トリガ用光パルス、LQ46は、クエン
チ用光パルスである。第３図（ｂ）において、VLT47
は、LT45の駆動波形であり、LLQ48は、LQ48の駆動波形
である。VAK49は、SI Thy.31のアノードA32の電位波形
を示している。 LT45、LQ46ともに切れている状態では、TT35のゲート
は、RGt39を介してVGt41が加えられていて逆バイアスさ
れているので、TT35は、オフしている。同様にQT36もオ
フしている。この状態でのTT35、及びQT36のソース・ド
レイン間の抵抗をそれぞれRTT（OFF）、RQT（OFF）とす
る。この時、SI Thy.31のゲートG34は、RTT（OFF）を介
してVSt37にバイアスされていると共に、RQT（OFF）を
介してVDq38にバイアスされている。G34のバイアス点
は、SI Thy.31がＶ′AKをブロックできる様に選ばれ
る。次に、LT45がTT35に照射されると、TT35内に入射し
た光によってTT35内の空乏層及び空乏層の端から電子の
拡散距離以内の領域で発生する電子は、TT35のゲートに
引き寄せられRGt39を通して外部に流れる。この光によ
る電子電流をiephとし、TT35のゲート内に流れる方向を
正とする。iephによりRGt39の両端ではieph×RGtの電圧
降下が起こりTT35のゲート電位はieph×RGtだけ負の方
向に動く。ゲートの逆バイアスが小さくなるためTT35の
ソース・ドレイン間の抵抗が小くなりVSt37によりG34は
正方向の電圧にバイアスされる。LT45が照射された状態
でのTT35のソーソ・ドレイン間の抵抗をRTT（ON）とす
れば、G34は、RTT（ON）を介してVSt37にバイアスされ
る。G34が正方向の電圧にバイアスされることにより、S
I Thy.31のサソードK33から電子の注入が起こり、アノ
ードA32から正孔の注入が起き、SI Thy.31はオンする。
SIサイリスタは、ポテンシャル制御であり、ゲートの入
力容量も小さいので、非常に小さな電流を流し込むだけ
でオンさせることができる。このことによりSIPTは小面
積の素子でよい。さらに、SIPTは、光利得が非常に大き
く、また応答速度も速くできることから、第３図（ａ）
の回路形式では高速は光トリガが実現できる。一度オン
すればLT45が切れてTT45がオフ状態になってもSI Thy.3
1は、オン状態を保つ。 次にLQ46がQT36に照射されると、QT36がオン状態にな
り、ゲートG34から正孔が引き抜かれ、G34は逆バイアス
されSI Thy.31はオフする。高速・高感度のSIPTを光ク
エンチ用光感応素子として用いることにより、短かい時
間で正孔を引き抜くことができるので、高速な孔クエン
チが実現できる。 第４図は、本願発明による単一ゲート型SIサイリスタ
の光トリガ・光クエンチ回路の他の実施例の１つであ
る。第４図の回路の特徴は、光トリガ用光感応素子とし
てSI Thy.を用いていることであり、バイアス電源の数
も低減されている。 第４図のSIサイリスタSI Thy.50のアノードA51は、負
荷抵抗RL60を介してＶ′AK61にバイアスされている。SI
Thy.50のゲートG53は、光トリガ用SI Thy.T.Thy.54の
カソードと光クエンチ用ｐ−ch.SIPT QT55のソース、及
びRGt57に接続されている。T Thy.54のアノードは、SI
Thy.50のアノードA51と共通にされている。T.Thy.54の
ゲートは、RGt57を介してカソードに接続されている。
光クエンチ用ｐ−ch.SIPT QT55のドレインは、負の電圧
VDq56にバイアスされている。QT55のゲートは、RGq58を
介してVGq59にバイアスされている。LT62は、トリガ用
光パルスで、LQ63は、クエンチ用光パルスである。LT6
2、LQ63は、第３図の実施例のLT45、LQ46と同じタイミ
ングで駆動される。 第５図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第５図の回路の特徴は、光トリガ用光感応素子と
してSIサイリスタを用いていることと、光クエンチ用光
感応素子としてもSIサイリスタを用いていることであ
る。より大電流のスイッチング動作では、クエンチ用光
感応素子としてSIサイリスタを用いていることは有効と
なる。第５図のSIサイリスタSI Thy.64のアノードA65
は、負荷抵抗RL76を介してＶ′AK77にバイアスされてい
る。SI Thy.64のゲートG67は、光トリガ用SI Thy.T Th
y.68のカソードと光クエンチ用SI Thy.Q Thy.69のアノ
ード、及びRGt71に接続されている。T Thy.68のアノー
ドは、SI Thy.64のアノードA65と共通にされている。T
Thy.68のゲートは、RGt71を介してT Thy.68のカソード
に接続されている。Q Thy.69のゲートは、Q Thy.69をオ
フをするためのｐ−ch.SIPT TT′72のソースに接続され
ている。Q Thy.69のカソードは、負の電圧VKq70にバイ
アスされている。TT′72のゲートは、Ｒ′Gt74を介して
Ｖ′Gt75にバイアスされていて、TT72のドレインは負の
電圧Ｖ′Dt73にバイアスされている。LT78は、トリガ用
光パルス、LQ79はクエンチ用光パルス、LT′80はQ Thy.
69をクエンチするためのｐ−ch.SIPT TT′72に照射され
る光パルスである。第５図（ａ）は、LT78、LQ79、LT′
80のそれぞれの駆動波形VLT80、VLT′81、VLQ82と、SI
Thy.64のアノードA65の電位波形VAKを示している。 SI Thy.64をクエンチするために、Q Thy.69にLQ79が
照射されると、Q Thy.69はオンしてSI Thy.64がオフす
る。Q Thy.69は、一度オンするとその状態を保つので、
Q Thy.69をオフするために、LT78と同期したLT′80がT
T′72に照射される。 第６図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路の別の実施例の１つである。
第６図の回路の１つの特徴は、光トリガ用光感応素子と
してｐ−ch.SIPTを用いることである。第６図の回路の
もう１つの特徴は、クエンチ用素子としてｐ−ch.SITを
用いて、クエンチ用ｐ−ch.SITのドライブを高速、高感
度のｐ−ch.SIPTで行なうことである。このことによ
り、第６図の回路では第３図の回路の動作よりも高速の
光クエンチが実現できる。 第６図のSIサイリスタSI Thy.85のアノードA86は、負
荷抵抗RLを介してＶ′AK102にバイアスされている。SI
Thy.85のゲートG88は、光トリガ用ｐ−ch.SIPT TT89の
ドレイン、及び光クエンチ用ｐ−ch.SIT QT90のソース
に接続されている。SI Thy.64のカソードK66は、接地さ
れている。TT89のソースは、正の電圧VSt91にバイアス
されていて、TT89のゲートはRGt93を介してVGt95にバイ
アスされている。QT90のドレインは、負の電圧VDq92に
バイアスされている。QT90のゲートは、RGq94を介してV
Gq96にバイアスされていると共に、QT90をドライブする
ための高速、高感度のｐ−ch.SIPT QT′97のソースに接
続されている。QT′97のドレインは、VDq98にバイアス
されていて、QT′97のゲートは、Ｒ′Gq99を介してＶ′
Gq100にバイアスされている。LT103は、トリガ用光パル
ス、LQ104は、クエンチ用パルスである。LT103、LQ104
は、第３図の実施例のLT45、LQ46と同じタイミングで駆
動される。 SIサイリスタを短時間でオフさせるためには、SIサイ
リスタのゲートから速く正孔を引き抜かなければならな
い。このために、第３図（ａ）の実施例のQT36、及び第
６図の実施例のQT90には瞬間的に大電流が流れる。よっ
てQT36、QT90は、ある程度の大面積化が必要となる。と
ころが、同じ光エネルギーで駆動する場合には、面積の
大きな素子の応答速度は遅くなってしまう。第６図の実
施例は、上述の問題を解決する手段としてQT′97を採用
している。QT90をドライブするには微弱な電流しか必要
としないからQT′97は小さなｐ−ch.SIPTを用いればよ
い。すなわち、QT90は、高速、高感度のｐ−ch.SIPTに
よりドライブされるから、SI Thy.85は高速光クエンチ
が実現できる。 第７図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第７図の回路の特徴の１つは、光トリガ用光感応
素子としてSI Thy.を用いることである。第７図の回路
のもう１つの特徴は、クエンチ用素子としてSI Thy.を
用いてクエンチ用SI Thy.の光トリガ、光クエンチを高
速、高感度のｐ−ch.SIPTで行なうことである。このこ
とにより、第７図の回路では、第５図の回路の動作より
も拘束の光クエンチが実現できる。 第７図のSIサイリスタSI Thy.105のアノードA106は、
負荷抵抗RL121を介してＶ′AK122にバイアスされてい
る。SI Thy.105のゲートG108は、光トリガ用SI Thy.T.T
hy.109のカソードとクエンチ用SI Thy.Q.Thy.110のアノ
ード、及びRGt112に接続されている。SI Thy.105のカソ
ードは、接地されている。T.Thy.109のアノードは、SI
Thy.105のアノードA106と共通に接続されていて、T Th
y.109のゲートは、RGt112を介してT.Thy.109のカソード
に接続されている。Q Thy.110のゲートは、Q Thy.110を
トリガするためのｐ−ch.SIPT QT113のドレイン、及びQ
Thy.110をクエンチするためのｐ−ch.SIPT T′T114の
ソースに接続されている。Q Thy.110のカソードは、負
の電圧VDq111にバイアスされている。QT113のソースはV
Sq115にバイアスされていて、QT113のゲートは、RGq117
を介してVGq119にバイアスされている。Ｔ′T114のドレ
インは、ＶDt′116にバイアスされていて、Ｔ′T114の
ゲートは、ＲGt′118を介してＶGt′120にバイアスされ
ている。LT123は、トリガ用光パルス、LQ124は、QT113
をドライブするための光パルス、LT′125は、Ｔ′T114
をドライブするための光パルスである。LT.123、LT′12
5、及びLQ124は、第５図（ａ）の実施例のLT78、LT′8
0、及びLQ79と同じタイミングで駆動される。 第８図（ａ）は、本発明による相補形MOSSITを用いる
単一ゲート形SIサイリスタの光トリガ・光クエンチ回路
の実施例の１つである。第８図（ａ）の回路の特徴は、
光トリガ・光クエンチ回路に、相補形MOSSIT（CMOSSI
T）と接合形SIPTの混合回路を用いることである。低消
費電力のCMOSSITと高光感度のSIPTを組み合わせること
により、微弱な光パワーで、光トリガ・光クエンチが実
現できる。 第８図（ａ）のSIサイリスタSI Thy.300のアノードA3
01は負荷抵抗RL314を介してＶ′AK315にバイアスされて
いて、カソードK302は接地されている。SI Thy.300のゲ
ートG303は、ｐ−ch.MOS304とｎ−ch.MOS305で構成され
るCMOSインバータの出力に接続されている。ｐ−ch.MOS
304のソースはVt308にバイアスされていて、ｎ−ch.MOS
305のソースはVq309にバイアスされている。CMOSインバ
ータの入力は、光トリガ用ｐ−ch.SIPT TT306のソー
ス、及び光クエンチ用ｐ−ch.SIPT QT307のドレインに
接続されている。TT306のドレインは、Vq309にバイアス
されていて、TT306のゲートはRGt310を介してVGt312に
バイアスされている。QT307のソースは、Vt308にバイア
スされていて、QT307のゲートは、RGq311を介してVGq31
3にバイアスされている。LT316は、トリガ用光パルス、
LQ317は、クエンチ用光パルスを示している。第８図
（ｂ）は、LT316、LQ317のそれぞれの駆動パルス波形V
LT318、VLQ319とSI Thy.300のアノード電位波形VAK320
を示している。 SI Thy.300が、Ｖ′AK315をブロックしている状態
で、TT306にLT316が照射されると、CMOSインバータの入
力は、Vq309により負にバイアスされ、ｐ−ch.MOS304は
オンしてｎ−ch.MOS305はオフする。このことにより、S
I Thy.300のゲートG303は、Vt308により正にバイアスさ
れて、SI Thy.300はオンする。次にSI Thy.300がオンし
ている状態でQT307にLQ317が照射されると、CMOSインバ
ータの入力は、Vt208により正にバイアスされ、ｐ−ch.
MOS304はオフしてｎ−ch.MOS305はオンする。このためS
I Thy.300のゲートG303はVq209により負にバイアスさ
れ、SI Thy.300はオフする。CMOSインバータの駆動は、
ｐ−ch.MOS304、ｎ−ch.MOS305のゲートMOSキャパシタ
の微小なキャリアの充放電により行なわれるので、第８
図（ａ）、（ｂ）の動作方式では、微弱光での動作が実
現できる。 第９図（ａ）は、本発明によるダブルゲート型SIサイ
リスタの光トリガ・光クエンチ回路の実施例の１つであ
る。第９図（ａ）の回路の特徴の１つは、ダブルゲート
型SIサイリスタを主サイリスタとして用いていることで
ある。第９図（ａ）の回路のもう１つの特徴は、第７図
の実施例に示した高速光トリガ・光クエンチを実現する
回路を、第１ゲート及び第２ゲートに応用していること
である。上述の特徴により第９図（ａ）の回路では、単
一ゲート型SIサイリスタまたは従来のサイリスタ、GTO
で見られたテイリング電流のない高速クエンチが実現で
きる。また、単一ゲート型SIサイリスタの高速光トリガ
・光クエンチ回路よりもさらに高速の光トリガ・光クエ
ンチが実現できる。 第９図（ａ）のDGSI Thy.126は、ダブルゲート型SI T
hy.である。DGSI Thy.126のアノード127は、負荷抵抗RL
155を介してＶ′AK156にバイアスされている。DGSI Th
y.126の第１ゲートG1 129は、第１ゲートの光トリガ用
ｐ−ch.SIPT TT1 131のドレイン、及び第１ゲートの光
クエンチ用ｐ−ch.SIT QT1 135のソースに接続されてい
る。DGSI Thy.126の第２ゲートG2 130は、第２の光トリ
ガ用ｐ−ch.SIPT TT2 143のソース、及び第２ゲートの
光クエンチ用ｐ−ch.SIT QT2 147のドレインに接続され
ている。DGSI Thy.126のカソードK128は、接地されてい
る。TT1 131のソースは、正の電圧VSt1 132にバイアス
されていて、TT1 131のゲートは、RGt1133を介してVGt1
134にバイアスされている。QT1 135のドレインは、負の
電圧VSq1136にバイアスされている。QT1 135のゲート
は、RGq1137を介してVGq1138にバイアスされていると共
に、QT1 135をドライブするためのｐ−ch.SIPT Q′T1 1
39のソースに接続されている。Ｑ′T1 139のドレイン
は、ＶDq′１140にバイアスされていて、Ｑ′T1 139の
ゲートは、ＲGq′１を介してＶGq′１142にバイアスさ
れている。TT2 143のドレインは、負の電圧VDt2144にバ
イアスされていて、TT2 143のゲートは、RGt2145を介し
てVGt2146にバイアスされている。QT2 147のソースは、
正の電圧VSq148にバイアスされている。QT2 147のゲー
トは、RGq2149を介してVGq2150にバイアスされていると
共に、QT2 147をドライブするためのｐ−ch.SIPT Q′T2
151のソースに接続されている。Ｑ′T2 151のドレイン
は、ＶDq′２152にバイアスされていて、Ｑ′T2 151の
ゲートは、ＲGq′２を介してＶGq′２154にバイアスさ
れている。LT1 157及びLT2 159は、それそれTT1 131及
びTT2 143をドライブするためのトリガ用光パルスであ
る。また、LQ1 158及びLQ2 160は、それぞれＱ′T1 139
及びＱ′T2 151をドライブするためのクエンチ用光パル
スである。第９図（ｂ）には、LT1 157、LT2 159、LQ1
158、LQ2 160のそれぞれの駆動波形VLT1161、VLT2163、
VLQ1162、VLQ2164と、DGSI Thy.126のアノードA127の電
位波形VAK165を示している。 DGSI Thy.126のゲートG1 129、G2 130に接続される回
路は、第３図乃至第８図の実施例に示した回路中の単一
ゲート型SI Thy.のゲートに接続されている回路のいづ
れであってもよい。 さらに、第３図乃至第９図の実施例に示した回路中の
ｐ−ch.SIPT、ｐ−ch.SITは、ノーマリオンでもノーマ
リオフのどちらでもよいし、ｎチャンネルでもよい。ま
た、第３図乃至第９図の実施例に示した回路中のSI Th
y.は、ノードマリオンでもノーマリオフでもよい。 さらには、HEMT、MODFET、PBT、HEMT型SIT、MOSSIT、
MOSSI Thy.等を光感応素子、及びクエンチ用素子として
用いる回路もある。 〔発明の効果〕 以上説明した本発明の実施態様のうち、最も基本的な
部分であるところの第３図（ａ）、（ｂ）、第４図、第
６図の実施例の実験結果を説明する。 第10図及び第11図には、第３図（ａ）、（ｂ）の実施
例の実験結果を示す。 第３図（ａ）中のSI Thy.31としては、ノーマリオフ
型SIサイリスタを用いている。素子の面積は、1.0×10
-1cm2で開口面積は1.8×10-3cm2である。光トリガ用ｐ
−ch.SIPT TT35としては、面積2.95mm2、開口面積1.01m
m2のノーマリオン型ｐ−ch.SIPTを用いている。光クエ
ンチ用ｐ−ch.SIPT QT36としては、面積55.38mm2、開口
面積6.38mm2のノーマリオン型ｐ−ch.SIPTを用いてい
る。第３図（ａ）中の各回路パラメータは、VSt＝5.0
V、VDq＝−27.0V、RGt＝100KΩ、RGq＝1MΩ、VGt＝8.0
V、VGq＝8.5V、LTの光電力は123μＷ、LQの光電力は1.1
5mWである。第10図は、VAK＝540V、IAK＝1Aのスイッチ
ング波形の写真である。第10図中にはアノード電位波形
VAK、アノード電流波形IAK、トリガ用光パルス駆動波形
LT、クエンチ用光パルス駆動波形LQが示してある。VLT1
3が入ってからVAK15が全体の90％の値まで変化する時間
をTdon16、90％から10％まで変化する時間をTr17、VLQ1
4が入ってからVAK15が全波高値の10％になるまでの時間
をTdoff18、10％から、ターン・オフ波形の変曲点が現
われるまでの時間をTf19、及び変曲点から90％まで変化
する時間をTtl20とする。第10図に示す実験結果では、T
don＝320n sec、Tr＝225n sec、Tdoff＝1.15μsec、Tf
＝1.3μsec、Ttl＝4.7μsecであった。第11図は、ブロ
ック電圧をパラメータとして、Tdon、Trのトリガ用光パ
ルスの光電力密度PLT（mW/cm2）依存性を示している。
横軸には、光トリガ用SIPTに実際に入射した光電力PLT
（μＷ）も同時に示してある。第11図には、Tdoff、T
f、Ttlも示してある。クエンチ用光パルスの光電力密度
PLQ＝16mW/cm2、光クエンチ用ｐ−ch.SIPTに入射してい
る光電力は、1.02mWである。以上の結果から第３図
（ａ）、（ｂ）の回路構成と光パルスで、540V、1Aが光
だけで高速スイッチングされていることがわかる。 次に、第12図は、第４図の実施例の実験結果を示すオ
シロ波形の写真である。第４図のSI Thy.50としては、
面積1.0cm2、開口面積4.63×10-3cm2、実効チャンネル
領域7.13×10-3cm2のノーマリオフ型SIサイリスタを用
いている。光トリガ用SI Thy.T.Thy.54としては、面積
1.0cm2、開口面積2.79×10-3cm2、実効チャンネル領域
2.79×10-3cm2のノーマリオフ型SIサイリスタを用い、
光クエンチ用ｐ−ch.SIPTとしては、面積55.38mm2、開
口面積6.38mm2のノーマリオン型ｐ−ch.SIPTを用いてい
る。第４図中の各回路パラメータは、RGt＝０Ω、VDq＝
−20V、RGq＝1MΩ、VGq＝7.7V、トリガ用光パルス電力
密度は、15mW/cm2、クエンチ用光パルス電力密度は、16
mW/cm2である。第12図には、アノード電位波形VAK、ア
ノード電流波形IAK、トリガ用光パルスの駆動波形LT、
クエンチ用光パルスの駆動波形LQを示してある。この実
験結果から、第４図の回路形式で500V、1Aが、Tdon＝56
0n sec、Tr＝270n sec、Tdoff＝1.15μsec、Tf＋Ttl＝2
8μsecで、光だけでスイッチングしていることがわか
る。 第13図乃至第16図には、第６図（ａ）、（ｂ）に示す
実施例の実験結果を説明する。第６図中のSI Thy.85と
しては、第４図の実施例の実験で用いたSI Thy.を用い
た。第６図（ａ）中のTT89、QT90には第３図の実施例の
実験で用いた光トリガ用ｐ−ch.SIPT、光クエンチ用ｐ
−ch.SIPTをそれぞれ用いた。Ｑ′T97としては、TT89と
同じｐ−ch.SIPTを用いた。第６図（ａ）中の各回路パ
ラメータは、VSt＝7.0V、VDq＝−18.0V、RGt＝100KΩ、
RGq＝100KΩ、VGt＝12.0V、VGq＝5.9V、ＲGq′＝100K
Ω、ＶGq′＝11.3Vである。 第13図は、第６図（ａ）、（ｂ）の実施例での400V、
1Aスイッチングの動作波形を示しているオシロ波形の写
真である。第13図中には、アノード電位波形VAK、アノ
ード電流波形IAK、トリガ用光パルスの駆動波形LT及び
クエンチ用光パルスの駆動波形QTを同時に示してある。
トリガ用光パルス、及びクエンチ用光パルスの光電力密
度は、それぞれ9.5mW/cm2、11.0mW/cm2である。第13図
の動作波形からTdon＝330n sec、Tr＝300n sec、Tdoff
＝660n sec、Tdoff＋Tf＝22μsecでスイッチングしてい
ることがわかる。第３図（ａ）、（ｂ）、及び第４図の
実施例の実験結果と比較してターン・オフ、遅れ時間Td
offが大きく改善されている。 第14図は、アノード阻止電圧VAKをパラメータとし
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流IAK＝1A、PLQ＝11mW/cm2で、回
路は、第13図の実験と同一である。さらに第15図は、ア
ノード阻止電圧VAKをパラメータとしたターン・オフ速
度のクエンチ用光パルス電力密度依存性（IAK＝1A、PLT
＝9.5mW/cm2）第16図は、動作速度のアノード電流依存
性（VAK＝400V、RLT＝9.5mW/cm2、PLQ＝11mW/cm2）の測
定結果である。 第13図乃至第16図の実験結果から、第６図（ａ）、
（ｂ）の回路と光パルスで、400V、1Aが光のみで高速ス
イッチングされていることがわかる。 本発明による光トリガ・光クエンチ静電誘導サイリス
タを用いれば、光だけ高速、高効率な直交変換が実現で
きる。 大電力部分と制御回路を電気的に完全に分離すること
ができるために大電力の高効率な直交変換装置として、
極めて利用価値が高い。その他、中小電力用としても広
く応用できるものである。 他の実施例についても同様の結果が得られる。 以上説明した実施例は、個別部品で構成されてもよい
し、また、本発明の実施例を構成するサイリスタ、トラ
ンジスタの一部もしくは全部が同一半導体基板上に集積
化されていてもよい。
【図面の簡単な説明】
第１図は従来形光トリガ・光クエンチSIサイリスタの回
路構成例、第２図は従来形光トリガ・光クエンチSIサイ
リスタの別な回路構成例、第３図は本願発明の光トリガ
・光クエンチSIサイリスタでトリガ用光感応素子として
ｐ−ch.SIPT、クエンチ用光感応素子として同じくｐ−c
h.SIPTを用いる回路例、第４図は本発明による光トリガ
・光クエンチSIサイリスタでトリガ用光感応素子として
SIP Thy.を用い、クエンチ用光感応素子としてｐ−ch.S
IPTを用いる回路例、第５図（ａ）は本発明による光ト
リガ・光クエンチSIサイリスタで、トリガ用光感応素子
としてSI Thy.を用い、クエンチ用回路にSIP Thy.とｐ
−ch.SIPTの混合回路を用いる回路例、第５図（ｂ）は
第５図（ａ）の回路を駆動するための光パルスと動作波
形例、第６図は本発明による光トリガ・光クエンチSIサ
イリスタで、トリガ用光感応素子としてSIPTを用い、ク
エンチ用回路にSITとSITをドライブするためのSIPTを用
いる回路例、第７図は本発明による光トリガ・光クエン
チSIサイリスタでトリガ用光感応素子としてSIP Thy.を
用い、クエンチ用回路として、SI Thy.とSI Thy.をドラ
イブするためのSIPT、SI Thy.をクエンチするためのSIP
Tを用いる回路例、第８図（ａ）は本発明による光トリ
ガ・光クエンチSIサイリスタで光トリガ・光クエンチ用
回路としてMOSSITと接合形SIPTの混合回路を用いる回路
例、第８図（ｂ）は第８図（ａ）の回路を駆動するため
の光パルスと動作波形例、第９図（ａ）は本発明による
光トリガ・光クエンチダブルゲート形SIサイリスタの回
路例、第９図（ｂ）は第９図（ａ）の回路を駆動するた
めの光パルスと動作波形例、第10図は第３図の実験結果
を示すオシロ波形の写真、第11図は第３図の実験結果、
第12図は第４図の実施例の実験結果を示すオシロ波形の
写真、第13図は第６図の実施例の実験結果を示すオシロ
波形の写真、第14図乃至第16図は第６図の実施例の実験
結果である。 １、21、31、50、64、85、105、300、……単一ゲート形
静電誘導サイリスタ、２、22、32、51、65、86、106、3
01、……単一ゲート形静電誘導サイリスタのアノード、
３、23、33、52、66、87、107、302、……単一ゲート形
静電誘導サイリスタのカソード、４、24、34、53、67、
88、108、303、……単一ゲート形静電誘導サイリスタの
ゲート、５……光トリガ用光感応素子、６、25……光ク
エンチ用光感応素子、35、72、89、114、306、131、14
3、……光トリガ用ｐチャンネル静電誘導ホトトランジ
スタ、36、55、97、113、307、139、151、……光クエン
チ用ｐチャンネル静電誘導ホトトランジスタ、54、68、
109、……光トリガ用静電誘導ホトサイリスタ、69、…
…光クエンチ用静電誘導ホトサイリスタ、90、135、14
7、……光クエンチ用ｐチャンネル静電誘導トランジス
タ、110……光クエンチ用静電誘導サイリスタ、304……
光トリガ用ｐチャンネルMOS形静電誘導トランジスタ、3
05……光クエンチ用ｎチャンネルMOS形静電誘導トラン
ジスタ、127……ダブルゲート形SI Thy.のアノード、12
8……ダブルゲート形SI Thy.のカソード、129……ダブ
ルゲート形SI Thy.の第一ゲート、130……ダブルゲート
形SI Thy.の第二ゲート、11、29、45、62、78、80、10
3、123、125、157、159、316……トリガ用光パルス、1
2、30、46、63、79、104、124、158、160、317……クエ
ンチ用光パルス。
路構成例、第２図は従来形光トリガ・光クエンチSIサイ
リスタの別な回路構成例、第３図は本願発明の光トリガ
・光クエンチSIサイリスタでトリガ用光感応素子として
ｐ−ch.SIPT、クエンチ用光感応素子として同じくｐ−c
h.SIPTを用いる回路例、第４図は本発明による光トリガ
・光クエンチSIサイリスタでトリガ用光感応素子として
SIP Thy.を用い、クエンチ用光感応素子としてｐ−ch.S
IPTを用いる回路例、第５図（ａ）は本発明による光ト
リガ・光クエンチSIサイリスタで、トリガ用光感応素子
としてSI Thy.を用い、クエンチ用回路にSIP Thy.とｐ
−ch.SIPTの混合回路を用いる回路例、第５図（ｂ）は
第５図（ａ）の回路を駆動するための光パルスと動作波
形例、第６図は本発明による光トリガ・光クエンチSIサ
イリスタで、トリガ用光感応素子としてSIPTを用い、ク
エンチ用回路にSITとSITをドライブするためのSIPTを用
いる回路例、第７図は本発明による光トリガ・光クエン
チSIサイリスタでトリガ用光感応素子としてSIP Thy.を
用い、クエンチ用回路として、SI Thy.とSI Thy.をドラ
イブするためのSIPT、SI Thy.をクエンチするためのSIP
Tを用いる回路例、第８図（ａ）は本発明による光トリ
ガ・光クエンチSIサイリスタで光トリガ・光クエンチ用
回路としてMOSSITと接合形SIPTの混合回路を用いる回路
例、第８図（ｂ）は第８図（ａ）の回路を駆動するため
の光パルスと動作波形例、第９図（ａ）は本発明による
光トリガ・光クエンチダブルゲート形SIサイリスタの回
路例、第９図（ｂ）は第９図（ａ）の回路を駆動するた
めの光パルスと動作波形例、第10図は第３図の実験結果
を示すオシロ波形の写真、第11図は第３図の実験結果、
第12図は第４図の実施例の実験結果を示すオシロ波形の
写真、第13図は第６図の実施例の実験結果を示すオシロ
波形の写真、第14図乃至第16図は第６図の実施例の実験
結果である。 １、21、31、50、64、85、105、300、……単一ゲート形
静電誘導サイリスタ、２、22、32、51、65、86、106、3
01、……単一ゲート形静電誘導サイリスタのアノード、
３、23、33、52、66、87、107、302、……単一ゲート形
静電誘導サイリスタのカソード、４、24、34、53、67、
88、108、303、……単一ゲート形静電誘導サイリスタの
ゲート、５……光トリガ用光感応素子、６、25……光ク
エンチ用光感応素子、35、72、89、114、306、131、14
3、……光トリガ用ｐチャンネル静電誘導ホトトランジ
スタ、36、55、97、113、307、139、151、……光クエン
チ用ｐチャンネル静電誘導ホトトランジスタ、54、68、
109、……光トリガ用静電誘導ホトサイリスタ、69、…
…光クエンチ用静電誘導ホトサイリスタ、90、135、14
7、……光クエンチ用ｐチャンネル静電誘導トランジス
タ、110……光クエンチ用静電誘導サイリスタ、304……
光トリガ用ｐチャンネルMOS形静電誘導トランジスタ、3
05……光クエンチ用ｎチャンネルMOS形静電誘導トラン
ジスタ、127……ダブルゲート形SI Thy.のアノード、12
8……ダブルゲート形SI Thy.のカソード、129……ダブ
ルゲート形SI Thy.の第一ゲート、130……ダブルゲート
形SI Thy.の第二ゲート、11、29、45、62、78、80、10
3、123、125、157、159、316……トリガ用光パルス、1
2、30、46、63、79、104、124、158、160、317……クエ
ンチ用光パルス。
フロントページの続き
(72)発明者 野中 賢一
仙台市川内三十人町49番地の15 みちの
く佐藤寮207号室
(56)参考文献 特開 昭55−128870（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．単一又はダブルゲート形静電誘導サイリスタと、そ
の又はそれぞれのゲートに接続された第一及び第二の光
感応素子と、第一の光感応素子へ第一の光トリガ信号を
照射する光源及び伝送媒体手段と第二の光感応素子へ第
二の光クエンチ信号を照射する光源及び伝送媒体手段と
から構成され、 第一の光トリガ信号によって該単一又はダブルゲート形
静電誘導サイリスタのゲートにトリガパルスが与えられ
てターン・オンされ、第二の光クエンチ信号によって該
単一又はダブルゲート形静電誘導サイリスタのゲートに
クエンチパルスが与えられてターン・オフされることを
特徴とする光トリガ・光クエンチ静電誘導サイリスタ。 ２．第一及び第二の光感応素子がそれぞれ、第一及び第
二の静電誘導ホトトランジスタで構成されたことを特徴
とする前記請求の範囲第１項記載の光トリガ・光クエン
チ静電誘導サイリスタ。 ３．第一の光感応素子が静電誘導ホトサイリスタ、第二
の光感応素子が静電誘導ホトトランジスタで構成された
ことを特徴とする前記特許請求の範囲第１項記載の光ト
リガ・光クエンチ静電誘導サイリスタ。 ４．単一又はダブルゲート形静電誘導サイリスタと、そ
の又はそれぞれのゲートに接続された第一及び第二の光
感応素子と、さらに第二の光感応素子の制御電極に接続
された第三の光感応素子と、第一及び第三の光感応素子
へ第一及び第三の光信号をほぼ同時に照射する複数もし
くは単一の光源及び伝送媒体手段と、第二の光感応素子
へ第二の光信号を照射する光源及び伝送媒体手段とから
構成され、第一及び第三の光信号によって該単一又はダ
ブルゲート形静電誘導サイリスタがターン・オンされ、
第二の光信号によって該単一又はダブルゲート形静電誘
導サイリスタがターン・オフされることを特徴とする光
トリガ・光クエンチ静電誘導サイリスタ。 ５．第一及び第二の光感応素子がそれぞれ第一及び第二
の静電誘導ホトサイリスタ、第三の光感応素子が静電誘
導ホトトランジスタで構成されたことを特徴とする前記
特許請求の範囲第４項記載の光トリガ・光クエンチ静電
誘導サイリスタ。 ６．単一又はダブルゲート形静電誘導サイリスタと、そ
の又はそれぞれのゲートに接続された第一の光感応素子
及び増幅素子と、その増幅素子のゲートに接続された第
二の光感応素子と、第一の光感応素子へ第一の光信号を
照射する光源及び伝送媒体手段と、第二の光感応素子へ
第二の光信号を照射する光源及び伝送媒体手段とから構
成され、第一の光信号によって該単一又はダブルゲート
形静電誘導サイリスタがターン・オンされ、第二の光信
号によって該単一又はダブルゲート形静電誘導サイリス
タがターン・オフされることを特徴とする光トリガ・光
クエンチ静電誘導サイリスタ。 ７．第一の光感応素子が第一の静電誘導ホトトランジス
タ、第二の光感応素子が第二の静電誘導ホトトランジス
タ、前記増幅素子が静電誘導トランジスタで構成された
ことを特徴とする前記特許請求の範囲第６項記載の光ト
リガ・光クエンチ静電誘導サイリスタ。 ８．単一又はダブルゲート形静電誘導サイリスタと、そ
の又はそれぞれのゲートに接続された第一の光感応素子
及び増幅素子と、その増幅素子のゲートに接続された第
二及び第三の光感応素子と、第一及び第三の光感応素子
へ第一及び第三の光信号をほぼ同時に照射する複数若し
くは単一の光源及び伝送媒体手段と、第二の光感応素子
へ第二の光信号を照射する光源及び伝送媒体手段とから
構成され、第一及び第三の光信号によって該単一又はダ
ブルゲート形静電誘導サイリスタがターン・オンされ、
第二の光信号によって該単一又はダブルゲート形静電誘
導サイリスタがターン・オフされることを特徴とする光
トリガ・光クエンチ静電誘導サイリスタ。 ９．第一の光感応素子及び増幅素子がそれぞれ静電誘導
ホトサイリスタ、静電誘導サイリスタで構成され、第二
及び第三の光感応素子がそれぞれ静電誘導ホトトランジ
スタで構成されたことを特徴とする前記特許請求の範囲
第８項記載の光トリガ・光クエンチ静電誘導サイリス
タ。 １０．単一又はダブルゲート形静電誘導サイリスタと、
その又はそれぞれのゲートに接続された第一及び第二の
増幅素子と、該第一及び第二の増幅素子のゲートに接続
された第一及び第二の光感応素子と、第一の光感応素子
へ第一の光信号を照射する光源及び伝送媒体手段と、第
二の光感応素子へ第二の光信号を照射する光源及び伝送
媒体手段とから構成され、第二の光信号によって該単一
又はダブルゲート形静電誘導サイリスタがターン・オン
され、第一の光信号によって該単一又はダブルゲート形
静電誘導サイリスタがターン・オフされることを特徴と
する光トリガ・光クエンチ静電誘導サイリスタ。 １１．第一の増幅素子がｐチャンネルMOS形静電誘導ト
ランジスタ、第二の増幅素子がｎチャンネルMOS形静電
誘導トランジスタ、第一及び第二の光感応素子が静電誘
導ホトトランジスタで構成されたことを特徴とする前記
特許請求の範囲第10項記載の光トリガ・光クエンチ静電
誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6154871A JPS6154871A (ja) | 1986-03-19 |
| JP2920832B2 true JP2920832B2 (ja) | 1999-07-19 |
Family
ID=16001304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175734A Expired - Fee Related JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920832B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
-
1984
- 1984-08-22 JP JP59175734A patent/JP2920832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6154871A (ja) | 1986-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777387A (en) | Fast turn-off circuit for photovoltaic driven MOSFET | |
| US3824447A (en) | Booster circuit | |
| US4888504A (en) | Bidirectional MOSFET switching circuit with single gate bias | |
| CA1275708C (en) | Semiconductor switching circuit | |
| US4400812A (en) | Laser drive circuits | |
| US4634904A (en) | CMOS power-on reset circuit | |
| US4806798A (en) | Output circuit having a broad dynamic range | |
| JP2567179B2 (ja) | レベル変換回路 | |
| US4259686A (en) | Circuit for producing a polarity-reversed voltage with opposite polarity to that of a power supply voltage | |
| EP0503803B1 (en) | Switching circuit | |
| KR100622773B1 (ko) | 집적 회로 장치 | |
| KR890005995A (ko) | 바이폴라-상보형 금속 산화물 반도체 인버터 | |
| JP2920832B2 (ja) | 光トリガ・光クエンチ静電誘導サイリスタ | |
| US4349776A (en) | DC-to-DC Converters utilizing FET devices | |
| JPH0481894B2 (ja) | ||
| CN110061727B (zh) | 单光子雪崩二极管探测器的快速淬灭/复位电路及其方法 | |
| SU1582352A1 (ru) | Логический элемент | |
| JPS6154870A (ja) | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ | |
| JPH10308529A (ja) | 半導体リレー | |
| SU1385288A1 (ru) | Аналоговый переключатель | |
| SU1598152A1 (ru) | Транзисторное реле | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| RU2034399C1 (ru) | Генератор тестовых последовательностей | |
| SU1723667A1 (ru) | Многоканальный коммутатор | |
| JPH0456511A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |