JPS6154870A - 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ - Google Patents
光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタInfo
- Publication number
- JPS6154870A JPS6154870A JP17573384A JP17573384A JPS6154870A JP S6154870 A JPS6154870 A JP S6154870A JP 17573384 A JP17573384 A JP 17573384A JP 17573384 A JP17573384 A JP 17573384A JP S6154870 A JPS6154870 A JP S6154870A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate
- light
- turn
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
〔産業上の利用分野〕
本発明は光だけでターン・オン、ターン・オフできるゲ
ート・ターン・オフ・サイリスタに関し、産業上、中小
電力の変換位置のみならず、大電力の変換装置まで利用
されるものである〔従来の技術〕 従来のサイリスタとしては、ターン・オンはできるが、
ゲートによるターン・オフのできないｐｎｐｎ四層構造
サイリスタ、ゲート・ターン・オフ・サイリスタ（ＧＴ
Ｏ）及び静電誘導すイリスタが（８１サイリスタ）が知
られている。
ート・ターン・オフ・サイリスタに関し、産業上、中小
電力の変換位置のみならず、大電力の変換装置まで利用
されるものである〔従来の技術〕 従来のサイリスタとしては、ターン・オンはできるが、
ゲートによるターン・オフのできないｐｎｐｎ四層構造
サイリスタ、ゲート・ターン・オフ・サイリスタ（ＧＴ
Ｏ）及び静電誘導すイリスタが（８１サイリスタ）が知
られている。
また、サイリスクを光でトリガすることを特徴とする光
トリガサイリスタも知られている。この光トリガサイリ
スタは、構造的には、従来型ｐｎｐｎ四層構造であり、
光によるトリガは可能であるが、ターン・オフは電気的
にアノード・カソード間の電位を反転させる転流ターン
・オフによって行なわれているため、ターン・オフ時間
は数百μｓと非常に長い欠点がある。一方、８１サイリ
スタを光でトリガする光トリガＳ■サイリスクについて
は、既に一例として特願昭５１−９５５８５号（特開昭
５３−２０８８５号）に開示されている。またＳ１サイ
リスタのゲー１−に光感応素子を接続し、この光感応素
子ヘクエンチ光を照射することで、光によるゲート・タ
ーン・オフを行なう光クエンチＳｌサイリスタについて
は特願Ｄａ ５４−３６０７９号（特開昭５５−１２８
８７０号）に開示されている。特願昭５４−３６０７９
号の開示内容では、Ｓｌサイリスタのゲートにクエンチ
用光感応素子とは別の光感応素子を接続して、その光感
応素子ヘトリガ光を照射することで、間接的にＳｌサイ
リスタを光トリガする動作が開示されている。さらに特
願昭５９−５４９３７号においては、直接的にＳ【サイ
リスクに光照射することで光トリガを行ない、かつその
Ｓｌサイリスタのゲートに接続される光感応素子として
特に光感度の良好な静電誘導ホトトランジスタを用い、
この静電誘導ホトトランジスタヘクエンチ光を照射する
ことでＳｌサイリスタを光クエンチする、光トリガ・光
クエンチＳｌサイリスタが、その回路及び溝道とともに
開示されている。
トリガサイリスタも知られている。この光トリガサイリ
スタは、構造的には、従来型ｐｎｐｎ四層構造であり、
光によるトリガは可能であるが、ターン・オフは電気的
にアノード・カソード間の電位を反転させる転流ターン
・オフによって行なわれているため、ターン・オフ時間
は数百μｓと非常に長い欠点がある。一方、８１サイリ
スタを光でトリガする光トリガＳ■サイリスクについて
は、既に一例として特願昭５１−９５５８５号（特開昭
５３−２０８８５号）に開示されている。またＳ１サイ
リスタのゲー１−に光感応素子を接続し、この光感応素
子ヘクエンチ光を照射することで、光によるゲート・タ
ーン・オフを行なう光クエンチＳｌサイリスタについて
は特願Ｄａ ５４−３６０７９号（特開昭５５−１２８
８７０号）に開示されている。特願昭５４−３６０７９
号の開示内容では、Ｓｌサイリスタのゲートにクエンチ
用光感応素子とは別の光感応素子を接続して、その光感
応素子ヘトリガ光を照射することで、間接的にＳｌサイ
リスタを光トリガする動作が開示されている。さらに特
願昭５９−５４９３７号においては、直接的にＳ【サイ
リスクに光照射することで光トリガを行ない、かつその
Ｓｌサイリスタのゲートに接続される光感応素子として
特に光感度の良好な静電誘導ホトトランジスタを用い、
この静電誘導ホトトランジスタヘクエンチ光を照射する
ことでＳｌサイリスタを光クエンチする、光トリガ・光
クエンチＳｌサイリスタが、その回路及び溝道とともに
開示されている。
Ｇ’ＴＯを直接的にであれ、間接的にであれ、光でドラ
イブする動作は従来行なわれていない。ざらにＧＴＯの
ゲートに本発明で示されるような、光感応素子を接続し
、その光感応素子へサイリスタをターン・オフさせるた
めのクエンチ用光信号を照射することで、ＧＴＯを光で
クエンチする動作も従来行なわれていなかったことであ
る。従来、ＧＴＯの動作においては、ターン・オフ時に
破壊されやすいことから、安全動作領域を設定し、その
領域内で動作するように、電気的トリガ回路、電気的タ
ーン・オフ回路が設計され、スナバ回路や保護回路が設
けられ、制御回路部がかなり複雑なものとなるという欠
点がある。従来のＧＴＯではさらに制御回路部と大電力
部分が電気的に結合されていることから、外部雑音等で
誤点弧あるいは誤消弧といった誤動作の危険性が高く、
特に複数のＧＴＯを直並列接続して溝成される電力変換
ｖ；、置においては、このような誤動作を回避するため
の制御回路部分の占める割合が増大し、装置全体の重量
、体積が非常に大きなものとなっている。従来ＧＴＯを
光だけでトリガ・クエンチすることは行なわれていない
ことであり、本発明により、ＧＴＯの制御回路部と大電
力部分を完全に電気的に分離することができ、中小の電
力変換装置のみならず、大電力の変換装置まで、その有
用性は非常に大きなものである。しかるに、本発明者ら
は、ＧＴＯを直接光トリガすべく、０１０表面に一様に
光（λ＝８８０ｎｍ）を照射した所、数ｉ ｏｍ Ｗ／
ｃｍ２の光強度では、ＧＴｏのゲート電位は高々０．６
８ Ｖしか上昇せず、ターン・オンさせるまでには至ら
なかった。ＧＴＯを直接光トリガするためには、かなり
高光出力の光源が必要と思われ、直接光トリガ光をＧＴ
Ｏに照射することは実用性に乏しい。
イブする動作は従来行なわれていない。ざらにＧＴＯの
ゲートに本発明で示されるような、光感応素子を接続し
、その光感応素子へサイリスタをターン・オフさせるた
めのクエンチ用光信号を照射することで、ＧＴＯを光で
クエンチする動作も従来行なわれていなかったことであ
る。従来、ＧＴＯの動作においては、ターン・オフ時に
破壊されやすいことから、安全動作領域を設定し、その
領域内で動作するように、電気的トリガ回路、電気的タ
ーン・オフ回路が設計され、スナバ回路や保護回路が設
けられ、制御回路部がかなり複雑なものとなるという欠
点がある。従来のＧＴＯではさらに制御回路部と大電力
部分が電気的に結合されていることから、外部雑音等で
誤点弧あるいは誤消弧といった誤動作の危険性が高く、
特に複数のＧＴＯを直並列接続して溝成される電力変換
ｖ；、置においては、このような誤動作を回避するため
の制御回路部分の占める割合が増大し、装置全体の重量
、体積が非常に大きなものとなっている。従来ＧＴＯを
光だけでトリガ・クエンチすることは行なわれていない
ことであり、本発明により、ＧＴＯの制御回路部と大電
力部分を完全に電気的に分離することができ、中小の電
力変換装置のみならず、大電力の変換装置まで、その有
用性は非常に大きなものである。しかるに、本発明者ら
は、ＧＴＯを直接光トリガすべく、０１０表面に一様に
光（λ＝８８０ｎｍ）を照射した所、数ｉ ｏｍ Ｗ／
ｃｍ２の光強度では、ＧＴｏのゲート電位は高々０．６
８ Ｖしか上昇せず、ターン・オンさせるまでには至ら
なかった。ＧＴＯを直接光トリガするためには、かなり
高光出力の光源が必要と思われ、直接光トリガ光をＧＴ
Ｏに照射することは実用性に乏しい。
前述のＧＴＯを直接光トリガすることが困難であるとい
う問題点を解決するために、本発明では第１図＜ａ ）
に示す増幅ゲート方式を提案する。つまり、ＧＴＯｌの
ゲートＧ４を、光を照射することにより導電率が増加す
る光感応素子５を介して、正の電圧Ｖｔにバイアスして
おき、光感応索子５に光トリガ用光パルスＬＴ９を照射
することにより、ＧＴＯｌのゲートＧ４をターン・オン
するのに充分なだけ正にバイアスすることにより、光で
ＧＴＯ１を光トリガすることができる。
う問題点を解決するために、本発明では第１図＜ａ ）
に示す増幅ゲート方式を提案する。つまり、ＧＴＯｌの
ゲートＧ４を、光を照射することにより導電率が増加す
る光感応素子５を介して、正の電圧Ｖｔにバイアスして
おき、光感応索子５に光トリガ用光パルスＬＴ９を照射
することにより、ＧＴＯｌのゲートＧ４をターン・オン
するのに充分なだけ正にバイアスすることにより、光で
ＧＴＯ１を光トリガすることができる。
また、光によるＧＴＯのクエンチは、これまで例がない
。本発明では、第１図（ａ）に示す様に、ＧＴＯｌのゲ
ートＧ４を、光照射することにより導電率が増加する光
感応素子６を介して、負の電圧Ｖ、８にバイアスしてお
き、光感応索子６に、光クエンチ用光パルスＬＱ１０を
照射することで、ＧＴＯｌのゲートＧ４が負にバイアス
されることにより、光でＧＴＯ１をクエンチすることが
できる。
。本発明では、第１図（ａ）に示す様に、ＧＴＯｌのゲ
ートＧ４を、光照射することにより導電率が増加する光
感応素子６を介して、負の電圧Ｖ、８にバイアスしてお
き、光感応索子６に、光クエンチ用光パルスＬＱ１０を
照射することで、ＧＴＯｌのゲートＧ４が負にバイアス
されることにより、光でＧＴＯ１をクエンチすることが
できる。
以上に説明した様に本発明の回路構成では、ＧＴＯによ
り直流を光のみでオン・オフすることができる。
り直流を光のみでオン・オフすることができる。
（実施例）
以下、図面を参照して本発明の詳細な説明する。
第１図（ａ ）は、本発明によるゲート・ターン・オフ
・サイリスタ（ＧＴＯ）の光トリガ・光クエンチ動作の
回路溝或例を示す。第１図ａ）において、１はゲート・
ターン・オフ・サイリスタで、アノードΔ２は負荷抵抗
ＲＬを介してｖ′ＡＫ１２にバイアスされている。ゲー
トＧ４は、光トリガのための光感応素子５及び光クエン
チのための光感応素子６に接続されていて、カソードに
３は接地されている。５及び６は、光を照射することに
より導電率が増加する光感応素子で、５は光トリガ用光
感応素子で正の電源■尤７に接続されており、６は、光
クエンチ用光感応素子で負の電源Ｖ ＞ ８に接続され
ている。ＬＴ９は、トリガ用光パルス、ＬＱｌ ０は、
クエンチ用光パルスである。第１図（ｂ）は、第１図（
ａ ）に示す回路構成によるゲート・ターン・オフ・サ
イリスタ（ＧＴＯ）の光トリガ・光クエンチ動作での、
トリガ用光パルスＬＴ９の駆動波形■、工１３及び、ク
エンチ用光バ／ｌｚスＬＱ１０（７）駆動波形ｖＬＱ１
４と、ＧＴＯのアノードＡ２の電位波形■ＡＫ１５を示
しているトリガ用光パルスＬＴ９及び、クエンチ用光パ
ルスＬＱ１０が切れている場合は、トリガ用光感応素子
５及び、クエンチ用光感応素子６は、高抵抗状態にある
ために、ＧＴＯｌのゲートＧ４の電位は、高抵抗状態に
あるトリガ用光感応索子５を介してゲートＧ４に加えら
れている正のバイアスＶ尤７と、高抵抗状態にあるクエ
ンチ用光感応素子６を介してゲートＧ４に加えられてい
る負のバイアスＶ、８により決定される。この場合の光
感応素子５及び・６の特性、バイアス電圧ＶｌＳＶ３の
値は、ＧＴＯｌが７ノード電圧Ｖ薫１２をブロックでき
るようなゲート電位にゲートＧ４がバイアスされるよう
に決められる。
・サイリスタ（ＧＴＯ）の光トリガ・光クエンチ動作の
回路溝或例を示す。第１図ａ）において、１はゲート・
ターン・オフ・サイリスタで、アノードΔ２は負荷抵抗
ＲＬを介してｖ′ＡＫ１２にバイアスされている。ゲー
トＧ４は、光トリガのための光感応素子５及び光クエン
チのための光感応素子６に接続されていて、カソードに
３は接地されている。５及び６は、光を照射することに
より導電率が増加する光感応素子で、５は光トリガ用光
感応素子で正の電源■尤７に接続されており、６は、光
クエンチ用光感応素子で負の電源Ｖ ＞ ８に接続され
ている。ＬＴ９は、トリガ用光パルス、ＬＱｌ ０は、
クエンチ用光パルスである。第１図（ｂ）は、第１図（
ａ ）に示す回路構成によるゲート・ターン・オフ・サ
イリスタ（ＧＴＯ）の光トリガ・光クエンチ動作での、
トリガ用光パルスＬＴ９の駆動波形■、工１３及び、ク
エンチ用光バ／ｌｚスＬＱ１０（７）駆動波形ｖＬＱ１
４と、ＧＴＯのアノードＡ２の電位波形■ＡＫ１５を示
しているトリガ用光パルスＬＴ９及び、クエンチ用光パ
ルスＬＱ１０が切れている場合は、トリガ用光感応素子
５及び、クエンチ用光感応素子６は、高抵抗状態にある
ために、ＧＴＯｌのゲートＧ４の電位は、高抵抗状態に
あるトリガ用光感応索子５を介してゲートＧ４に加えら
れている正のバイアスＶ尤７と、高抵抗状態にあるクエ
ンチ用光感応素子６を介してゲートＧ４に加えられてい
る負のバイアスＶ、８により決定される。この場合の光
感応素子５及び・６の特性、バイアス電圧ＶｌＳＶ３の
値は、ＧＴＯｌが７ノード電圧Ｖ薫１２をブロックでき
るようなゲート電位にゲートＧ４がバイアスされるよう
に決められる。
次に、トリガ用光感応索子５にトリか用光パルスＬＴ９
が照射されると、トリガ用光感応素子５は低抵抗状態に
なり、ゲートＧ４は、正の電圧Ｖ、７により正にバイア
スされＧＴＯｌはオンする。トリガ用光パルスＬＴ９が
切れて、トリガ用光感応素子５が高抵抗状態になっても
、ゲートＧ４はアノードＡ２から流れ込む正孔により正
にバイアスされ続けるからＧＴＯＩはオン状態に保たれ
る。オン状態において、クエンチ用光感応素子６にクエ
ンチ用光パルスＬＱ１０を照射すると、光感応素子６は
、低抵抗状態になり、ゲートＧ４は、負の電圧Ｖｚ８に
より負にバイアスされ、ゲートＧ４から正孔が引き扱か
れＧＴＯｌはオフする。一度オフすれば、クエンチ用光
パルスＬＱ１０が切れてクエンチ用光感応素子６が高抵
抗状態になっても、ＧＴＯ１はオフ状態を保つ。以上の
プロセスでＧ ・Ｔｏを光のみでオン・オフすることが
できる。
が照射されると、トリガ用光感応素子５は低抵抗状態に
なり、ゲートＧ４は、正の電圧Ｖ、７により正にバイア
スされＧＴＯｌはオンする。トリガ用光パルスＬＴ９が
切れて、トリガ用光感応素子５が高抵抗状態になっても
、ゲートＧ４はアノードＡ２から流れ込む正孔により正
にバイアスされ続けるからＧＴＯＩはオン状態に保たれ
る。オン状態において、クエンチ用光感応素子６にクエ
ンチ用光パルスＬＱ１０を照射すると、光感応素子６は
、低抵抗状態になり、ゲートＧ４は、負の電圧Ｖｚ８に
より負にバイアスされ、ゲートＧ４から正孔が引き扱か
れＧＴＯｌはオフする。一度オフすれば、クエンチ用光
パルスＬＱ１０が切れてクエンチ用光感応素子６が高抵
抗状態になっても、ＧＴＯ１はオフ状態を保つ。以上の
プロセスでＧ ・Ｔｏを光のみでオン・オフすることが
できる。
光感応素子としては、ｐｉｎダイオード、シッヨトキー
ダイオード、バイポーラトランジスタ、Ｊ ＦＥＴ５Ｍ
０８ＦＥＴ、ＨＥＭＴ１ヘテロ接合トランジスタ、ＳＩ
Ｔ１ＨＥＭＴ型ＳＩＴ、Ｍｏ５ｓ ＩＴ、Ｓ Ｉサイリ
スタ、ｐｎｐｎサイリスタ、アモルファス光導電膜等が
考えられる。
ダイオード、バイポーラトランジスタ、Ｊ ＦＥＴ５Ｍ
０８ＦＥＴ、ＨＥＭＴ１ヘテロ接合トランジスタ、ＳＩ
Ｔ１ＨＥＭＴ型ＳＩＴ、Ｍｏ５ｓ ＩＴ、Ｓ Ｉサイリ
スタ、ｐｎｐｎサイリスタ、アモルファス光導電膜等が
考えられる。
第２図（ａ）は、光トリガ用及び光クエンチ用光感応素
子としてｐチャンネル静電誘導ホトトランジスタ（ｐ
−ａｈ、 Ｓ Ｉ ＰＴ）を用いる本発明による、ゲー
ト・ターン・オフ・サイリスタ（ＧＴＯ）の光トリガ・
光クエンチ動作の回路構成例を示す。第２図（ａ ）に
おいて、１６はゲート・ターン・オフ・サイリスタ（Ｇ
ＴＯｌで、アノードＡ１７は負荷抵抗ＲＬ２８を介して
ｖ′ＡＫ２９にバイアスされている。ゲートＧ１９は、
光トリガ用ｐチャンネル静電誘導ホトトランジスタ（１
）−ａｈ、Ｓ ｒＰＴ）ＴＴ２０のドレイン及び、光ク
エンチ用ｐ−ａｈ、Ｓ Ｉ ＰＴ、ＱＴ２１のソースに
接続されている。０丁０１６のカソードに１８は、接地
されている。光トリガ用０−ｃｈ、５ＩＰＴ ＴＴ２
０のソースは正の電圧ｖ５工２２にバイアスされていて
、光トリガ用ｏ−ａｈ、５ＩＰＴ ＴＴ２０のゲート
は、抵抗Ｒに２４を介してＶｃＴヵ２６にバイアスされ
ている。光クエンチ用ｐ −ａｈ、 Ｓ Ｉ ＰＴＱＴ
２１のドレインは負の電圧Ｖ、、２３にバイアスされて
いて、光クエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１の
ゲートは、抵抗Ｒ４２５を介して■。、２７にバイアス
されている。光トリガ用ｐ−ｃｈ、５ＩＰＴ ＴＴ２
０及び、光クエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１
は、オプティカルゲインが大きいので、微弱な光パルス
で、大電圧、大電流をオン・オフすることができる。
子としてｐチャンネル静電誘導ホトトランジスタ（ｐ
−ａｈ、 Ｓ Ｉ ＰＴ）を用いる本発明による、ゲー
ト・ターン・オフ・サイリスタ（ＧＴＯ）の光トリガ・
光クエンチ動作の回路構成例を示す。第２図（ａ ）に
おいて、１６はゲート・ターン・オフ・サイリスタ（Ｇ
ＴＯｌで、アノードＡ１７は負荷抵抗ＲＬ２８を介して
ｖ′ＡＫ２９にバイアスされている。ゲートＧ１９は、
光トリガ用ｐチャンネル静電誘導ホトトランジスタ（１
）−ａｈ、Ｓ ｒＰＴ）ＴＴ２０のドレイン及び、光ク
エンチ用ｐ−ａｈ、Ｓ Ｉ ＰＴ、ＱＴ２１のソースに
接続されている。０丁０１６のカソードに１８は、接地
されている。光トリガ用０−ｃｈ、５ＩＰＴ ＴＴ２
０のソースは正の電圧ｖ５工２２にバイアスされていて
、光トリガ用ｏ−ａｈ、５ＩＰＴ ＴＴ２０のゲート
は、抵抗Ｒに２４を介してＶｃＴヵ２６にバイアスされ
ている。光クエンチ用ｐ −ａｈ、 Ｓ Ｉ ＰＴＱＴ
２１のドレインは負の電圧Ｖ、、２３にバイアスされて
いて、光クエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１の
ゲートは、抵抗Ｒ４２５を介して■。、２７にバイアス
されている。光トリガ用ｐ−ｃｈ、５ＩＰＴ ＴＴ２
０及び、光クエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１
は、オプティカルゲインが大きいので、微弱な光パルス
で、大電圧、大電流をオン・オフすることができる。
第２図（ｂ）は、第２図（ａ）に示す回路構成によるゲ
ート・ターン・オフ・サイリスタ（ＧＴＯ）の光トリガ
・光クエンチ動作での、トリガ用光パルスＬＴ３０の駆
動波形ｖＬ工３２及び、クエンチ用光パルスＬＱ３１の
駆動波形ＶＬＱ３３と、ＧＴＯのアノードＡ１７の電位
波形■ＡＫ３４を示している。
ート・ターン・オフ・サイリスタ（ＧＴＯ）の光トリガ
・光クエンチ動作での、トリガ用光パルスＬＴ３０の駆
動波形ｖＬ工３２及び、クエンチ用光パルスＬＱ３１の
駆動波形ＶＬＱ３３と、ＧＴＯのアノードＡ１７の電位
波形■ＡＫ３４を示している。
トリガ用光パルスＬＴ３０及び、クエンチ用光パルスＬ
Ｑ３１が切れている場合は、トリガ用ｐ−ｃｈ、５ＩＰ
Ｔ ＴＴ２０及び、クエンチ用９−ｃｈ、５ＩＰＴ
ＱＴ２１のゲートは逆バイアスが加わり、トリガ用ｐ
−ａｈ、 Ｓ Ｉ ＰＴＴＴ２０及び、クエンチ用ｐ
−ａｈ、 Ｓ Ｉ ＰＴＱＴ２１は、オフ状態になる
様に、ゲート抵抗Ｒ，ｉ、２４、Ｒ，，２５、ゲートバ
イアス電圧ｖＩｌｘＥ２６、Ｖ（、ｇ２７は、決められ
る。また、ゲート抵抗Ｒ轄２４、ＲｃＴ、２５の値によ
り、トリガ用ｐ −ａｈ、 Ｓ （ＰＴ ＴＴ２０及
び、クエンチ用１） −ｅｌｌ、 Ｓ Ｉ ＰＴ ＱＴ
２１のオプティカルゲインと動作速度が変わるので、Ｇ
ＴＯｌ６の動作電圧、電流及び動作周波数によりゲート
抵抗ＲＣＴｔ２４、Ｒｃｒ、２５は決められる。トリガ
用ｐ−ｃｈ、Ｓ Ｉ ＰＴ ＴＴ２０にトリガ用光パ
ルスＬＴ３０が照射されると、トリガ用ｐ −ｃｈ、
５ＩＰＴ ＴＴ２０は、低抵抗状態になりＧＴＯｌ６
のゲートＧ１９には正のバイアス電圧ＶＳｆ。
Ｑ３１が切れている場合は、トリガ用ｐ−ｃｈ、５ＩＰ
Ｔ ＴＴ２０及び、クエンチ用９−ｃｈ、５ＩＰＴ
ＱＴ２１のゲートは逆バイアスが加わり、トリガ用ｐ
−ａｈ、 Ｓ Ｉ ＰＴＴＴ２０及び、クエンチ用ｐ
−ａｈ、 Ｓ Ｉ ＰＴＱＴ２１は、オフ状態になる
様に、ゲート抵抗Ｒ，ｉ、２４、Ｒ，，２５、ゲートバ
イアス電圧ｖＩｌｘＥ２６、Ｖ（、ｇ２７は、決められ
る。また、ゲート抵抗Ｒ轄２４、ＲｃＴ、２５の値によ
り、トリガ用ｐ −ａｈ、 Ｓ （ＰＴ ＴＴ２０及
び、クエンチ用１） −ｅｌｌ、 Ｓ Ｉ ＰＴ ＱＴ
２１のオプティカルゲインと動作速度が変わるので、Ｇ
ＴＯｌ６の動作電圧、電流及び動作周波数によりゲート
抵抗ＲＣＴｔ２４、Ｒｃｒ、２５は決められる。トリガ
用ｐ−ｃｈ、Ｓ Ｉ ＰＴ ＴＴ２０にトリガ用光パ
ルスＬＴ３０が照射されると、トリガ用ｐ −ｃｈ、
５ＩＰＴ ＴＴ２０は、低抵抗状態になりＧＴＯｌ６
のゲートＧ１９には正のバイアス電圧ＶＳｆ。
２２から正孔が供給され、ゲートＧ１９の電位が正にバ
イアスされＧＴＯｌ６はオンする。トリガ用光パルスＬ
Ｔ３０が切れて、トリガ用ｐ−ａｈ、 Ｓ Ｉ ＰＴ
ＴＴ２０がオフしても、ゲートＧ１９にはアノード１
７から正孔が供給されてゲートＧ１９は正にバイアスさ
れ続けるからＧＴＯｌはオン状態に保たれる。オン状態
においてクエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１に
クエンチ用光パルスＬＱ３１が照射されると、クエンチ
用ｐ−ａｈ、Ｓ ｔＰＴ ＱＴ２１は低抵抗状態にな
り、ゲートＧ１９は負のバイアス電圧Ｖ、、２３によっ
て負にバイアスされ、ゲートＧ１９から正孔が引き抜か
れＧＴＯＩはオフする。一度オフすれば、クエンチ用光
パルスＬＱ ・３１が切れて、クエンチ用ｐ −
ａｈ、 Ｓ Ｉ ＰＴＱＴ２１が高抵抗状態になっても
、ＧＴＯＩはオフ状態を保つ。以上のプロセスでＧＴＯ
ｌ６を光のみでオン・オフすることができる。
イアスされＧＴＯｌ６はオンする。トリガ用光パルスＬ
Ｔ３０が切れて、トリガ用ｐ−ａｈ、 Ｓ Ｉ ＰＴ
ＴＴ２０がオフしても、ゲートＧ１９にはアノード１
７から正孔が供給されてゲートＧ１９は正にバイアスさ
れ続けるからＧＴＯｌはオン状態に保たれる。オン状態
においてクエンチ用ｐ−ｃｈ、５ＩＰＴ ＱＴ２１に
クエンチ用光パルスＬＱ３１が照射されると、クエンチ
用ｐ−ａｈ、Ｓ ｔＰＴ ＱＴ２１は低抵抗状態にな
り、ゲートＧ１９は負のバイアス電圧Ｖ、、２３によっ
て負にバイアスされ、ゲートＧ１９から正孔が引き抜か
れＧＴＯＩはオフする。一度オフすれば、クエンチ用光
パルスＬＱ ・３１が切れて、クエンチ用ｐ −
ａｈ、 Ｓ Ｉ ＰＴＱＴ２１が高抵抗状態になっても
、ＧＴＯＩはオフ状態を保つ。以上のプロセスでＧＴＯ
ｌ６を光のみでオン・オフすることができる。
第２図（ａ ）のトリガ用ｐ−ａｈ、Ｓ Ｉ ＰＴＴＴ
２０は、ノーマリオン型ｐチャンネルに限らず、ノーマ
リオフ型でもよいし、ｎチャンネルであってもよい。ク
エンチ用ｐ−ｃｈ、５ｒＰＴ ＱＴ２１も同様に、ノ
ーマリオフ型でもよいし、ｎチャンネルでもよい。ノー
マリオフ型５ＩＰＴを使用すれば、ゲート抵抗Ｒ吋２４
、Ｒ２５、ゲートバイアス電圧Ｖ ２６、Ｖ６ｇＣｒ
Ｓ
牡２７は不必要になるので回路溝或は簡単になる第３図
は、第２図の回路構成のトリガ用ｐ−ｃｈ、 Ｓ、Ｉ
ＰＴ ＴＴ ２０のかわりにノーマリオフ型ＳＩホト
サイリスタ（Ｓ Ｉ ＰＴｈｙ、 ＞丁丁ｈｙ、３９を
用いる回路構成を示す。第３図において、３５はＧＴＯ
で、アノードＡ３６は負荷抵抗Ｒ４５を介して■／ＡＫ
５０にバイアスされし ている。ゲートＧ３８は、光トリガ用ＳＩホトサイリス
タ（Ｓ ［ＰＴｈｙ、）ＴＴｈｙ、３９のソースと、光
トリガ用Ｓ Ｉ ＰＴｈｙ、 ３９のゲート抵抗Ｒ，工
４２、及び、光クエンチ用ｐ −ａｈ、 ５ＩＰＴ
ＱＴ４０のソースに接続されている。
２０は、ノーマリオン型ｐチャンネルに限らず、ノーマ
リオフ型でもよいし、ｎチャンネルであってもよい。ク
エンチ用ｐ−ｃｈ、５ｒＰＴ ＱＴ２１も同様に、ノ
ーマリオフ型でもよいし、ｎチャンネルでもよい。ノー
マリオフ型５ＩＰＴを使用すれば、ゲート抵抗Ｒ吋２４
、Ｒ２５、ゲートバイアス電圧Ｖ ２６、Ｖ６ｇＣｒ
Ｓ
牡２７は不必要になるので回路溝或は簡単になる第３図
は、第２図の回路構成のトリガ用ｐ−ｃｈ、 Ｓ、Ｉ
ＰＴ ＴＴ ２０のかわりにノーマリオフ型ＳＩホト
サイリスタ（Ｓ Ｉ ＰＴｈｙ、 ＞丁丁ｈｙ、３９を
用いる回路構成を示す。第３図において、３５はＧＴＯ
で、アノードＡ３６は負荷抵抗Ｒ４５を介して■／ＡＫ
５０にバイアスされし ている。ゲートＧ３８は、光トリガ用ＳＩホトサイリス
タ（Ｓ ［ＰＴｈｙ、）ＴＴｈｙ、３９のソースと、光
トリガ用Ｓ Ｉ ＰＴｈｙ、 ３９のゲート抵抗Ｒ，工
４２、及び、光クエンチ用ｐ −ａｈ、 ５ＩＰＴ
ＱＴ４０のソースに接続されている。
ＧＴＯ３５のカソードに３７は、接地されている。光ト
リガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９のアノー
ドは、ＧＴＯのアノードＡ３６に接続されていて、光ト
リガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９のゲート
は、抵ＪＡＲ，，４２を介して光トリガ用Ｓ Ｉ ＰＴ
ｈｙ、 ＴＴｈｙ、 ３９のソースに接続されている。
リガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９のアノー
ドは、ＧＴＯのアノードＡ３６に接続されていて、光ト
リガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９のゲート
は、抵ＪＡＲ，，４２を介して光トリガ用Ｓ Ｉ ＰＴ
ｈｙ、 ＴＴｈｙ、 ３９のソースに接続されている。
光クエンチ用０−ｃｈ、 Ｓ ＩＰＴ ＱＴ４０のド
レインは負の電圧ＶＤ、 ４１にバイアスされていて、
光クエンチ用ｐ −ｃｈ、 Ｓ Ｉ ＰＴＱＴ４０のゲ
ートは、抵抗Ｒ，，，４３を介して■（１７，４４にバ
イアスされている。しＴ５１はトリガ用光パルス、ＬＱ
５２はクエンチ用光パルスである。第３図の回路構成で
は、光トリガ用光感応素子に高耐圧の素子を用いて、Ｇ
ＴＯ３５のアノードＡ３６−ゲートＧ３８ｆｌに光トリ
ガ用光感応素子を接続できるので回路構成形式が簡単に
なる。ＲＣｒ、４２は、光トリガ用５ＩＰＴｈＶ、 Ｔ
Ｔｈｙ、 ３９の光感度を決めるとともに、光トリガ用
Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９の自己ターン・
オンを防ぐためのものである。第３図の回路構成におい
て、光クエンチ用ｐ −ａｈ、 Ｓ ＩＰＴは、ノーマ
リオン型でもノーマリオフ型でもよい。また、ｎチャン
ネルでもよい。さらにＳＩサイリスタを用いても可能で
ある。
レインは負の電圧ＶＤ、 ４１にバイアスされていて、
光クエンチ用ｐ −ｃｈ、 Ｓ Ｉ ＰＴＱＴ４０のゲ
ートは、抵抗Ｒ，，，４３を介して■（１７，４４にバ
イアスされている。しＴ５１はトリガ用光パルス、ＬＱ
５２はクエンチ用光パルスである。第３図の回路構成で
は、光トリガ用光感応素子に高耐圧の素子を用いて、Ｇ
ＴＯ３５のアノードＡ３６−ゲートＧ３８ｆｌに光トリ
ガ用光感応素子を接続できるので回路構成形式が簡単に
なる。ＲＣｒ、４２は、光トリガ用５ＩＰＴｈＶ、 Ｔ
Ｔｈｙ、 ３９の光感度を決めるとともに、光トリガ用
Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、 ３９の自己ターン・
オンを防ぐためのものである。第３図の回路構成におい
て、光クエンチ用ｐ −ａｈ、 Ｓ ＩＰＴは、ノーマ
リオン型でもノーマリオフ型でもよい。また、ｎチャン
ネルでもよい。さらにＳＩサイリスタを用いても可能で
ある。
第４図（ａ）は、第３図の回路構成の光クエンチ用ｐ−
ｃｈ、Ｓ ＩＰＴ ＱＴ４０のかわりにノーマリオフ
型ＳＩホトサイリスタを用いる回路溝或例を示す。クエ
ンチ用光感応素子としてＳｒホトサイリスタを用いるこ
とにより、より大電流をスイッチングすることができる
。第４図（ａ）において、５３はＧＴＯで、アノードＡ
５４は負荷抵抗ＲＬ６５を介してＶ′ＡＫ６６にバイア
スされている。ゲートＧ５６は、光トリガ用Ｓ Ｉ Ｐ
Ｔｌ）ｙ、 ＴＴｈｙ、 ５７のソースと、光トリガ用
Ｓ ｒ ＰＴｈｙ、 ５７のゲート抵抗ＲＣｒ工６０及
び、光クエンチ用Ｓ Ｉ Ｔｈｙ、 ＱＴｈｙ、 ５８
のアノードに接続されている。ＧＴＯ５３のカソードに
５３は接地されている。光トリガ用ＳＩ ＰＴｈｙ、
ＴＴｈｙ、 ５７のアノードは、ＧＴＯのアノードＡ５
４に接続されていて、光トリガ用Ｓ Ｉ ＰＴｈｙ、
ＴＴｂｙ、 ５７のゲートは、抵抗Ｒ，ｉ、６０を介し
て光トリガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、５７のカ
ソードに接続されている。光クエ＞チ用ｓ Ｅ ＰＴｈ
Ｙ、 ＱＴｈＶ、 ５８ノ、ｌ／−トｔ、を負の電圧Ｖ
、５９にバイアスされている。光クエンチ用Ｓ Ｉ Ｐ
Ｔｈｙ、 ＱＴｈｙ、 ５８のゲートは、光クエンチ用
Ｓ Ｉ ＰＴｈｙ、 ＱＴｈｙ、 ５８を光トリガする
ためのｐ−ｃｈ、５ＩＰＴ ＴＴ’６１のソースに接
続されている。ｐ−Ｏｈ、５ＩＰＴ ＴＴ’６１のド
レインは負のバイアス電圧Ｖ′ ６２にバイアスされて
いる。ｐ −ａｈ、 Ｓ Ｉ）ｔ ＰＴ ＴＴ’６１のゲートは、抵抗Ｒ２工６４を介し
て■′ｃｒ工６３にバイアスされている。ＬＴ６７は、
トリガ用光パルス、ＬＱ６８はクエンチ用光パルス、Ｌ
Ｔ’はクエンチ用５ＩＰＴｈｙ。
ｃｈ、Ｓ ＩＰＴ ＱＴ４０のかわりにノーマリオフ
型ＳＩホトサイリスタを用いる回路溝或例を示す。クエ
ンチ用光感応素子としてＳｒホトサイリスタを用いるこ
とにより、より大電流をスイッチングすることができる
。第４図（ａ）において、５３はＧＴＯで、アノードＡ
５４は負荷抵抗ＲＬ６５を介してＶ′ＡＫ６６にバイア
スされている。ゲートＧ５６は、光トリガ用Ｓ Ｉ Ｐ
Ｔｌ）ｙ、 ＴＴｈｙ、 ５７のソースと、光トリガ用
Ｓ ｒ ＰＴｈｙ、 ５７のゲート抵抗ＲＣｒ工６０及
び、光クエンチ用Ｓ Ｉ Ｔｈｙ、 ＱＴｈｙ、 ５８
のアノードに接続されている。ＧＴＯ５３のカソードに
５３は接地されている。光トリガ用ＳＩ ＰＴｈｙ、
ＴＴｈｙ、 ５７のアノードは、ＧＴＯのアノードＡ５
４に接続されていて、光トリガ用Ｓ Ｉ ＰＴｈｙ、
ＴＴｂｙ、 ５７のゲートは、抵抗Ｒ，ｉ、６０を介し
て光トリガ用Ｓ Ｉ ＰＴｈｙ、 ＴＴｈｙ、５７のカ
ソードに接続されている。光クエ＞チ用ｓ Ｅ ＰＴｈ
Ｙ、 ＱＴｈＶ、 ５８ノ、ｌ／−トｔ、を負の電圧Ｖ
、５９にバイアスされている。光クエンチ用Ｓ Ｉ Ｐ
Ｔｈｙ、 ＱＴｈｙ、 ５８のゲートは、光クエンチ用
Ｓ Ｉ ＰＴｈｙ、 ＱＴｈｙ、 ５８を光トリガする
ためのｐ−ｃｈ、５ＩＰＴ ＴＴ’６１のソースに接
続されている。ｐ−Ｏｈ、５ＩＰＴ ＴＴ’６１のド
レインは負のバイアス電圧Ｖ′ ６２にバイアスされて
いる。ｐ −ａｈ、 Ｓ Ｉ）ｔ ＰＴ ＴＴ’６１のゲートは、抵抗Ｒ２工６４を介し
て■′ｃｒ工６３にバイアスされている。ＬＴ６７は、
トリガ用光パルス、ＬＱ６８はクエンチ用光パルス、Ｌ
Ｔ’はクエンチ用５ＩＰＴｈｙ。
ＱＴｈｙ、５８をトリガするｐ−ｃｈ、Ｓ Ｉ ＰＴＴ
Ｔ’６１に照射される光パルスである。第４図（ｂ）に
は、光パルスＬＴ６７、ＬＱ６８、しＴ′６９のそれぞ
れの駆動波形ｖ ７０、ｖＬＴ ＬａＩ３、■、１′７１及び、ＧＴＯ５３のアノードＡ
５４の電位波形■ＡＫ７３を示している。第２図、第３
図の光パルス駆動波形との違いは、光クエンチ用Ｓ Ｉ
ＰＴｈｙ、 ＱＴｈｙ、 ５８をクエンチするための
ｐ−ｃｈ、 Ｓ Ｉ ＰＴに照射する光パ／Ｌ／スＬＴ
’ ６９（７）駆動波形ｖＬｖ’が、ｖＬＴと同じタイ
ミングで加えられていることである。クエンチ用光パル
スＬＱ６８によりオン状態にあるクエンチ用Ｓ Ｉ Ｐ
Ｔｈｙ、 ＱＴｈｙ、 ５８をオフさせるために、ＴＴ
’６１は用いられている。
Ｔ’６１に照射される光パルスである。第４図（ｂ）に
は、光パルスＬＴ６７、ＬＱ６８、しＴ′６９のそれぞ
れの駆動波形ｖ ７０、ｖＬＴ ＬａＩ３、■、１′７１及び、ＧＴＯ５３のアノードＡ
５４の電位波形■ＡＫ７３を示している。第２図、第３
図の光パルス駆動波形との違いは、光クエンチ用Ｓ Ｉ
ＰＴｈｙ、 ＱＴｈｙ、 ５８をクエンチするための
ｐ−ｃｈ、 Ｓ Ｉ ＰＴに照射する光パ／Ｌ／スＬＴ
’ ６９（７）駆動波形ｖＬｖ’が、ｖＬＴと同じタイ
ミングで加えられていることである。クエンチ用光パル
スＬＱ６８によりオン状態にあるクエンチ用Ｓ Ｉ Ｐ
Ｔｈｙ、 ＱＴｈｙ、 ５８をオフさせるために、ＴＴ
’６１は用いられている。
第５図は、第２図の回路構成例の光クエンチ用ｐ−ｃｈ
、５ＩＰＴ ＱＴ２１を増幅ゲート方式で駆動する回
路構成例で、クエンチ速度を速くできる。第５図におい
て、７４はＧＴＯで、アノード△７５は負荷抵抗ＲＬ９
０を介して”ＡＫ９１にバイアスされている。ゲートＧ
７７は、光トリガ用１）−ａｈ、Ｓ ＩＰＴ ＴＴ７
８のドレイン及び、光クエンチ用ｐ−ｃｈ、５ＩＰＴ
ＱＴ７９のソースに接続されている。ＧＴＯ７４のカ
ソードに７６は接地されている。光トリガ用ｐ−ｃｈ、
Ｓ Ｉ ＰＴ ＴＴ７８のソースは、正゛の電圧Ｖ、
ｔ８０にバイアスされている。光トリガ用ｐ−ｃｈ、５
ＩＰＴ ＴＴ７８のゲートは、抵抗Ｒｒｒ、８２を介
してＶ、、 ８４にバイアスされている。光クエンチ用
ｐ−ｃ１１．ＳＩＴ ＱＴ７９のドレインは、負の電
圧ＶＤ、８１にバイアスされている。光クエンチ用ｐ−
ｃｈ、５ＩＴＱＴ７９のゲートは、抵抗Ｒ（、ｙ８３を
介してＶ６ｙ８５にバイアスされていると共に、ＱＴ７
９をドライブするためのｐ −ｃｈ、 Ｓ Ｉ Ｐ Ｔ
Ｑ Ｔ、−’８６のソースに接続されている。ＱＴ
’８６のドレインは、Ｖ籠８７にバイアスされていて、
ＱＴ’８６のゲートは抵抗Ｒ′ｏ、８８を介してＶＩＣ
Ｔ、８９にバイアスされている。しＴ９２は、トリガ用
光パルス、ＬＱ９３はクエンチ用光パルスである。ＬＴ
９２、ＬＱ９３は、第２図（ａのＬＴ３０ＳＬＱ３１と
同じタイミングで駆動される。ＬＱ９３がＱＴ’８６に
照射されていない状態では、Ｑ丁′８６はオフ状態にあ
るので、ＱＴ７９のゲートは、ＲＣＴ、８３を介した正
の電圧ＶｃＴｙ８５により正にバイアスされ、ＱＴ７９
はオフしている。ＬＱ９３がＱＴ’８６に照射されると
、ＱＴ’８６はオン状態になり、ＱＴ７９のゲートはｖ
、、、８７によってやや負の電圧にバイアスされ、Ｑ
Ｔ ７９．はオンする。
、５ＩＰＴ ＱＴ２１を増幅ゲート方式で駆動する回
路構成例で、クエンチ速度を速くできる。第５図におい
て、７４はＧＴＯで、アノード△７５は負荷抵抗ＲＬ９
０を介して”ＡＫ９１にバイアスされている。ゲートＧ
７７は、光トリガ用１）−ａｈ、Ｓ ＩＰＴ ＴＴ７
８のドレイン及び、光クエンチ用ｐ−ｃｈ、５ＩＰＴ
ＱＴ７９のソースに接続されている。ＧＴＯ７４のカ
ソードに７６は接地されている。光トリガ用ｐ−ｃｈ、
Ｓ Ｉ ＰＴ ＴＴ７８のソースは、正゛の電圧Ｖ、
ｔ８０にバイアスされている。光トリガ用ｐ−ｃｈ、５
ＩＰＴ ＴＴ７８のゲートは、抵抗Ｒｒｒ、８２を介
してＶ、、 ８４にバイアスされている。光クエンチ用
ｐ−ｃ１１．ＳＩＴ ＱＴ７９のドレインは、負の電
圧ＶＤ、８１にバイアスされている。光クエンチ用ｐ−
ｃｈ、５ＩＴＱＴ７９のゲートは、抵抗Ｒ（、ｙ８３を
介してＶ６ｙ８５にバイアスされていると共に、ＱＴ７
９をドライブするためのｐ −ｃｈ、 Ｓ Ｉ Ｐ Ｔ
Ｑ Ｔ、−’８６のソースに接続されている。ＱＴ
’８６のドレインは、Ｖ籠８７にバイアスされていて、
ＱＴ’８６のゲートは抵抗Ｒ′ｏ、８８を介してＶＩＣ
Ｔ、８９にバイアスされている。しＴ９２は、トリガ用
光パルス、ＬＱ９３はクエンチ用光パルスである。ＬＴ
９２、ＬＱ９３は、第２図（ａのＬＴ３０ＳＬＱ３１と
同じタイミングで駆動される。ＬＱ９３がＱＴ’８６に
照射されていない状態では、Ｑ丁′８６はオフ状態にあ
るので、ＱＴ７９のゲートは、ＲＣＴ、８３を介した正
の電圧ＶｃＴｙ８５により正にバイアスされ、ＱＴ７９
はオフしている。ＬＱ９３がＱＴ’８６に照射されると
、ＱＴ’８６はオン状態になり、ＱＴ７９のゲートはｖ
、、、８７によってやや負の電圧にバイアスされ、Ｑ
Ｔ ７９．はオンする。
ＱＴ７９がオンすることによりＧＴＯ７４はオフされる
。第５図の回路構成では、ＱＴ７９は、ＧＴＯ７４をオ
フするためのゲート電流を流すために大面積化が必要で
あるため、ＱＴ７９を直流光で駆動するには時間がかか
る。−５０丁′８６はＱＴ７９を駆動するための小さな
電流を供給するだけでよいから小面積化ができて高速に
光で駆動できる。高速なｐ ７Ｃ１１，Ｓ ｒ ＰＴに
より光クエンチ用ｏ −ｃｈ、 Ｓ ＩＴ ＱＴ７９
がドライブされるから、第５図の回路構成では高速光ク
エンチが実現できる。
。第５図の回路構成では、ＱＴ７９は、ＧＴＯ７４をオ
フするためのゲート電流を流すために大面積化が必要で
あるため、ＱＴ７９を直流光で駆動するには時間がかか
る。−５０丁′８６はＱＴ７９を駆動するための小さな
電流を供給するだけでよいから小面積化ができて高速に
光で駆動できる。高速なｐ ７Ｃ１１，Ｓ ｒ ＰＴに
より光クエンチ用ｏ −ｃｈ、 Ｓ ＩＴ ＱＴ７９
がドライブされるから、第５図の回路構成では高速光ク
エンチが実現できる。
第６図（ａ ）は、第４図（ａ ）の回路構成の光クエ
ンチ用Ｓ Ｉ ＰＴｈｙ、 ＱＴｈｙ、 ５８を光で直
接トリガするかわりに、ｐ −ｃｈ、 Ｓ Ｉ ＰＴＱ
Ｔ′１０２を用いて増幅ゲート方式でトリガすることに
より高速光クエンチを実現できる回路構成を示す。第６
図＜ａ ＞において９４はＧＴｏで、アノードＡ９５は
負荷抵抗Ｒ，１１０を介して”ＡＫｌ １１にバイアス
されている。ゲートＧ９７は、光トリガ用Ｓ Ｉ ＰＴ
ｈｙ、 ＴＴｈｙ９８のカソードと抵抗Ｒ，ヵ１０１、
及び光クエンチ用Ｓ Ｉ Ｔｈｙ、 Ｑ Ｔｈｙ、 ９
９のアノードに接続されている。光トリガ用５ｆＰＴｈ
ｙ、９８のアノードはＧＴＯ９４のアノードＡ９４に接
続されていて、光トリガ用５ＩＰＴｈｙ、９８のゲート
は抵抗Ｒ６エ１０１を介して光トリガ用５ＩＰＴｈｙ、
９８のカソードに接続されている。
ンチ用Ｓ Ｉ ＰＴｈｙ、 ＱＴｈｙ、 ５８を光で直
接トリガするかわりに、ｐ −ｃｈ、 Ｓ Ｉ ＰＴＱ
Ｔ′１０２を用いて増幅ゲート方式でトリガすることに
より高速光クエンチを実現できる回路構成を示す。第６
図＜ａ ＞において９４はＧＴｏで、アノードＡ９５は
負荷抵抗Ｒ，１１０を介して”ＡＫｌ １１にバイアス
されている。ゲートＧ９７は、光トリガ用Ｓ Ｉ ＰＴ
ｈｙ、 ＴＴｈｙ９８のカソードと抵抗Ｒ，ヵ１０１、
及び光クエンチ用Ｓ Ｉ Ｔｈｙ、 Ｑ Ｔｈｙ、 ９
９のアノードに接続されている。光トリガ用５ｆＰＴｈ
ｙ、９８のアノードはＧＴＯ９４のアノードＡ９４に接
続されていて、光トリガ用５ＩＰＴｈｙ、９８のゲート
は抵抗Ｒ６エ１０１を介して光トリガ用５ＩＰＴｈｙ、
９８のカソードに接続されている。
光クエンチ用Ｓ Ｉ Ｔｈｙ、 ＱＴｈｙ、 ９９のカ
ソードは負の電圧ＶｓＬ？ｆ１００にバイアスされてい
る。光クエンチ用Ｓ Ｉ Ｔｈｙ、 ＱＴｈｙ、 ９９
のゲートは、ＱＴｈｙ、９９をトリガするための５ＩＰ
Ｔ ＱＴ’１０２のドレイン及びＱＴｈｙ、９９をク
エンチするための５ＩＰＴ ＴＴ’１０３のソースに
接続されている。ＱＴ’のソースはＶ′！Ｈｙ１０４に
バイアスされていて、ＱＴ ’ｔ。
ソードは負の電圧ＶｓＬ？ｆ１００にバイアスされてい
る。光クエンチ用Ｓ Ｉ Ｔｈｙ、 ＱＴｈｙ、 ９９
のゲートは、ＱＴｈｙ、９９をトリガするための５ＩＰ
Ｔ ＱＴ’１０２のドレイン及びＱＴｈｙ、９９をク
エンチするための５ＩＰＴ ＴＴ’１０３のソースに
接続されている。ＱＴ’のソースはＶ′！Ｈｙ１０４に
バイアスされていて、ＱＴ ’ｔ。
２＋７）ゲートはＲ’ １０６を介ｂＴＶ’、４１０
８に＝バイアスされている。ＴＴ’のドレインは■宜１
０５にバイアスされていてＴＴ’のゲートはＲ′、Ｌｉ
Ｏ２を介してＶθル１０９にバイアスされている。ＬＴ
１１２はトリガ用光パルス、ＬＱ′はＱＴ’１０２をト
リガするための光パルス、ＬＴ’１１４はＴＴ’１０３
をトリガするための光パルスである。第６図（ｂ）には
、ＬＴ１１２、ＬＱ１１３、ＬＴ’ １１４のそれぞれ
の駆動波形ｖＬＴ、ｖ／Ｌ７、ＶＬＱとＧＴＯのアノー
ド電位波形ＶＡＫ１１８を示している。第６図（ａ）に
おイＴＱ ’ｒｈｙ、 ９９ ハ、高速（７）Ｉ） −
ｃｈ。
８に＝バイアスされている。ＴＴ’のドレインは■宜１
０５にバイアスされていてＴＴ’のゲートはＲ′、Ｌｉ
Ｏ２を介してＶθル１０９にバイアスされている。ＬＴ
１１２はトリガ用光パルス、ＬＱ′はＱＴ’１０２をト
リガするための光パルス、ＬＴ’１１４はＴＴ’１０３
をトリガするための光パルスである。第６図（ｂ）には
、ＬＴ１１２、ＬＱ１１３、ＬＴ’ １１４のそれぞれ
の駆動波形ｖＬＴ、ｖ／Ｌ７、ＶＬＱとＧＴＯのアノー
ド電位波形ＶＡＫ１１８を示している。第６図（ａ）に
おイＴＱ ’ｒｈｙ、 ９９ ハ、高速（７）Ｉ） −
ｃｈ。
５ＩＰＴ Ｑ丁′１０２によってトリガされ、ＱＴｈｙ
、９９がトリガされることによりＧＴＯ９４はクエンチ
れるから、高速クエンチが実現できる。
、９９がトリガされることによりＧＴＯ９４はクエンチ
れるから、高速クエンチが実現できる。
第７図（ａ ）、（ｂ）は、光トリが、光クエンチ用回
路として、相補形ＭＯ８ＳＩＴ（０ＭＯ８５ＩＴ）と接
合形５ＩＰＴの混合回路を用いる実施例を示す。低消費
電力のＣＭＯ３ＳＩＴと高光感度の５ＴＰＴを組み合わ
せることにより微弱な光パワーで光トリガ、光クエンチ
動作が実現できる。
路として、相補形ＭＯ８ＳＩＴ（０ＭＯ８５ＩＴ）と接
合形５ＩＰＴの混合回路を用いる実施例を示す。低消費
電力のＣＭＯ３ＳＩＴと高光感度の５ＴＰＴを組み合わ
せることにより微弱な光パワーで光トリガ、光クエンチ
動作が実現できる。
第７図（ａ）ｒ、ＧＴＯ２００（７）７／−ドＡ２ｏ１
は負荷抵抗ＲＬ２１４を介してＶ２に２１５にバイアス
されていて、カソードに２０２は、接地されている。Ｇ
ＴＯ２００のゲートＧ２０３は、ｐ −ｃｈ、 ｆｖｌ
Ｏ８’２０４とｎ −ｃｈ、 ＭＯＳ２０５で構成され
るＣＭＯＳインバータの出力に接続されている。ｐ−ｃ
ｈ、 ＭＯＳ ２０４のソースはＶｔ、２０８にバイア
スされていて、ローｃｈ、 ＭＯＳ ２０５のソースは
Ｖ、２０９にバイアスされている。ＣＭＯＳインバータ
の入力は、光トリガ用ｐ−ｃｈ、ｓＩＰ下 ＴＴ２０７
のソース及び光クエンチ用ｐ−ｃｈ、Ｓ Ｉ ＰＴＱＴ
２０６のドレインに接続されている。ＴＴ２０７のドレ
インは、Ｖ、２０９にバイアスざレテイテ、ＴＴ２０７
のゲートはＲ，ｔ、２１１を介してＶ（、，２１３にバ
イアスされている。ＱＴ２０６のソースは、Ｖｚ２０８
にバイアスされていて、ＱＴ２０６のゲートはＲ，、２
１０を介してＶ（，３２１２にバイアスされている。Ｌ
Ｔ２１７は、トリガ用光パルス、ＬＱ２１６は、クエン
チ用光パルスを示している。第７図（ｂ）は、ＬＴ２１
７、ＬＱ２１６のそれぞれの駆動パルス波形■ＬＴ２１
８、ＶＬＱ２１９とＧＴＯ２ＯＯのアノード電位波形Ｖ
＾に２２０を示している。
は負荷抵抗ＲＬ２１４を介してＶ２に２１５にバイアス
されていて、カソードに２０２は、接地されている。Ｇ
ＴＯ２００のゲートＧ２０３は、ｐ −ｃｈ、 ｆｖｌ
Ｏ８’２０４とｎ −ｃｈ、 ＭＯＳ２０５で構成され
るＣＭＯＳインバータの出力に接続されている。ｐ−ｃ
ｈ、 ＭＯＳ ２０４のソースはＶｔ、２０８にバイア
スされていて、ローｃｈ、 ＭＯＳ ２０５のソースは
Ｖ、２０９にバイアスされている。ＣＭＯＳインバータ
の入力は、光トリガ用ｐ−ｃｈ、ｓＩＰ下 ＴＴ２０７
のソース及び光クエンチ用ｐ−ｃｈ、Ｓ Ｉ ＰＴＱＴ
２０６のドレインに接続されている。ＴＴ２０７のドレ
インは、Ｖ、２０９にバイアスざレテイテ、ＴＴ２０７
のゲートはＲ，ｔ、２１１を介してＶ（、，２１３にバ
イアスされている。ＱＴ２０６のソースは、Ｖｚ２０８
にバイアスされていて、ＱＴ２０６のゲートはＲ，、２
１０を介してＶ（，３２１２にバイアスされている。Ｌ
Ｔ２１７は、トリガ用光パルス、ＬＱ２１６は、クエン
チ用光パルスを示している。第７図（ｂ）は、ＬＴ２１
７、ＬＱ２１６のそれぞれの駆動パルス波形■ＬＴ２１
８、ＶＬＱ２１９とＧＴＯ２ＯＯのアノード電位波形Ｖ
＾に２２０を示している。
ＧＴＯ２００が、Ｖ録２１５をブロックしている状態で
、ＴＴ２０７にＬＴ２１７が照射されると、ＣＭＯＳイ
ンバータの入力は、ｖ、 ２０９によって負にバイアス
され、ｌ）−ｃｈ０ＭＯ８２０４はオンしてｎ−ｃｈ、
ＭＯＳ２０５はオフする。このためＧＴＯ２００のゲー
トＧ２０３は、正の電圧Ｖ１２０８にバイアスされＧＴ
０２００は、オンする。
、ＴＴ２０７にＬＴ２１７が照射されると、ＣＭＯＳイ
ンバータの入力は、ｖ、 ２０９によって負にバイアス
され、ｌ）−ｃｈ０ＭＯ８２０４はオンしてｎ−ｃｈ、
ＭＯＳ２０５はオフする。このためＧＴＯ２００のゲー
トＧ２０３は、正の電圧Ｖ１２０８にバイアスされＧＴ
０２００は、オンする。
次にＧＴＯ２００がオンしている状態で、ＱＴ２０６に
ＬＱ２１６が照射されると、ＣＭＯＳインバータの入力
は、Ｖ工２０８によって正にバイアスされ、ｐ−ｃｈ０
ＭＯ３２０４はオフしてｎ −ａｈ、 ＭＯＳ ２０５
はオンする。このためＧＴＯ２００のゲートＧ２０３は
、負の電圧Ｖ、２０９にバイアスされＧＴＯ２００はオ
フする。ＣＭＯＳインバータを駆動するには、ｐ−ｃｈ
、ＭＯＳ２０４、ｎ−ｃｈ、ＭＯＳ２０５（７）ゲート
ＭＯＳキャパシタを充放電するだけのキャリアしか必要
としないので、第７図＜ａ ＞、（ｂ ）の動作方式で
は、微弱光での動作が実現できる。
ＬＱ２１６が照射されると、ＣＭＯＳインバータの入力
は、Ｖ工２０８によって正にバイアスされ、ｐ−ｃｈ０
ＭＯ３２０４はオフしてｎ −ａｈ、 ＭＯＳ ２０５
はオンする。このためＧＴＯ２００のゲートＧ２０３は
、負の電圧Ｖ、２０９にバイアスされＧＴＯ２００はオ
フする。ＣＭＯＳインバータを駆動するには、ｐ−ｃｈ
、ＭＯＳ２０４、ｎ−ｃｈ、ＭＯＳ２０５（７）ゲート
ＭＯＳキャパシタを充放電するだけのキャリアしか必要
としないので、第７図＜ａ ＞、（ｂ ）の動作方式で
は、微弱光での動作が実現できる。
以上説明した本発明の実施態様のうち、最も基本的な部
分であるところの第２図（ａ）、（ｂ）の実施例の実験
結果を説明する。
分であるところの第２図（ａ）、（ｂ）の実施例の実験
結果を説明する。
第８図は、第２図（ａ ）、（ｂ）の回路構成と光パル
スによる動作波形であり、ＧＴＯのアノード電位波形■
、アノード電流波形Ｉヤ、Ａに トリガ用光パルスの動作波形ＬＴ、及びクエンチ用光パ
ルスの駆動波形ＬＱを示している。４００Ｖ、１０Ａの
スイッチングを行なっている。回路の各パラメータは、
Ｖｓ□−４，５■、■ｔｘｔ、−１ＯＶ、Ｒ，、＝１０
０にΩ、ｖ、、＝−ｉ。
スによる動作波形であり、ＧＴＯのアノード電位波形■
、アノード電流波形Ｉヤ、Ａに トリガ用光パルスの動作波形ＬＴ、及びクエンチ用光パ
ルスの駆動波形ＬＱを示している。４００Ｖ、１０Ａの
スイッチングを行なっている。回路の各パラメータは、
Ｖｓ□−４，５■、■ｔｘｔ、−１ＯＶ、Ｒ，、＝１０
０にΩ、ｖ、、＝−ｉ。
Ｖ、Ｖ（２，−４，０Ｖ、Ｒ，、−ＩＭΩ、ＬＴｌＬＱ
の光強度は約１５ｍ Ｗ／ｃｍ”である。光源には波長
８８０ ｎｍの発光ダイオードを用いた。第９図は、Ｇ
ＴＯのスイッチング波形の説明図である。トリガ用光パ
ルスが入ってからアノード電圧波形ＶＡに１２３が全体
の９０％になるまでを下ｄｏｎ１２６．９０％から１０
％に変化する時間をＴｒ１２７、クエンチ用光パルスが
入ってからアノード電圧波形■ＡＫ１２３が全体の１０
％になるまでをＴｄｏｒｆ、 １０％からアノード電圧
波形の変曲点までをＴｆ１２９、変曲点から９０％に変
化する時間をＴｔ＋１３０とする。
の光強度は約１５ｍ Ｗ／ｃｍ”である。光源には波長
８８０ ｎｍの発光ダイオードを用いた。第９図は、Ｇ
ＴＯのスイッチング波形の説明図である。トリガ用光パ
ルスが入ってからアノード電圧波形ＶＡに１２３が全体
の９０％になるまでを下ｄｏｎ１２６．９０％から１０
％に変化する時間をＴｒ１２７、クエンチ用光パルスが
入ってからアノード電圧波形■ＡＫ１２３が全体の１０
％になるまでをＴｄｏｒｆ、 １０％からアノード電圧
波形の変曲点までをＴｆ１２９、変曲点から９０％に変
化する時間をＴｔ＋１３０とする。
第１０図は、第２図（ａ ）、（ｂ）の回路格成と光パ
ルスによる動作での、ターン・オン応答速度のトリガ用
光パルスの光強度ＰＬＴ（ｍＷ／ｃｍ”）依存性の実験
結果を示す。又、＠１１図には、ターン・オフ応答速度
のクエンチ用光パルスの光強度Ｐ ＬＱ （ＩＩＩ Ｗ
／ ａｍ ” ）依存性の実験結果を示す。回路パラメ
ータは第７図の条件と同じである。ＰＬＴ−９，５ｍ
Ｗ／ｃｍ”、ＰＬＱ−９，５ｍ Ｗ／ｃｍ”においては
、ターン・オン時間２．９μｓｅｃ １ターン・オフ時
間４．６μｓｅｃで４００Ｖ、ＩＯＡのスイッチングが
実説できている。
ルスによる動作での、ターン・オン応答速度のトリガ用
光パルスの光強度ＰＬＴ（ｍＷ／ｃｍ”）依存性の実験
結果を示す。又、＠１１図には、ターン・オフ応答速度
のクエンチ用光パルスの光強度Ｐ ＬＱ （ＩＩＩ Ｗ
／ ａｍ ” ）依存性の実験結果を示す。回路パラメ
ータは第７図の条件と同じである。ＰＬＴ−９，５ｍ
Ｗ／ｃｍ”、ＰＬＱ−９，５ｍ Ｗ／ｃｍ”においては
、ターン・オン時間２．９μｓｅｃ １ターン・オフ時
間４．６μｓｅｃで４００Ｖ、ＩＯＡのスイッチングが
実説できている。
この実験結果かられかることは、４００Ｖ。
１０Δが光だけでスイッチされていることであり、他の
実施例についても同様な結果が１ｑられる。
実施例についても同様な結果が１ｑられる。
以上説明した実施例は、個別部品で構成されてもよいし
、又１本発明の実施例を（＆成するサイリスタ、トラン
ジスタの一部もしくは全部が同一半導体基板上に集積化
されていてもよい。
、又１本発明の実施例を（＆成するサイリスタ、トラン
ジスタの一部もしくは全部が同一半導体基板上に集積化
されていてもよい。
本発明による光トリガ・光クエンチゲート・ターン・オ
フ・サイリスタを用いれば光だけで直交変換が実現でき
る。制御回路が電気的に完全に分離されることにより耐
雑音性が改善され、部品数も少なくできる。大電力の直
交変換装置等への利用が考えられ、工業的価値が高い。
フ・サイリスタを用いれば光だけで直交変換が実現でき
る。制御回路が電気的に完全に分離されることにより耐
雑音性が改善され、部品数も少なくできる。大電力の直
交変換装置等への利用が考えられ、工業的価値が高い。
第１図（ａ）は本発明による光トリガ・光クエンチＧＴ
Ｏの回路構成例、第１図（ｂ ）は第１図＜ａ ）の回
路を駆動するための光パルス、及び動作波形、第２図（
ａ ）は本発明による光トリガ・光クエンチＧＴＯでト
リガ用光感応素子、及びクエンチ用光感応素子としてＳ
ＩＰ丁を用いる回路例、第２図（ｂ）は第２図（ａ ）
の回路を駆動するための光パルス及び動作波形、第３図
は本発明による光トリガ・光クエンチＧＴＯで、トリガ
用光感応素子として５ＩＰＴｈｙ、を用い、クエンチ用
光感応素子として５ＩＰＴを用いる回路例、第４図（ａ
）は本発明による光トリガ・光クエンチＧＴＯ７、ト
リガ用光感応素子として５ＩＰＴｈｙ、を用い、クエン
チ用光感応素子として５ｒｐｒｈｙ、と５ＩＰＴを用い
る回路例、第４図（ｂ）は第４図（ａ）の回路を駆動す
るための光パルス及び動作波形、第５図は本発明による
光トリガ・光クエンチＧＴＯで、トリガ用光感応素子と
して５ＩＰＴを用い、クエンチ用回路として、ＳＩＴと
そのＳＩＴをドライブするための５ＩＰＴを用いる回路
例、第６図＜ａ ）は本発明による光トリガ・光クエン
チＧＴＯで、トリガ用光感応水子として５ＩＰＴｈｙ、
を用い、クエンチ用回路として５ＩＴｈｙ、とその５Ｉ
Ｔｈｙ、をドライブするための５ＩＰＴと、クエンチす
るためのＳＩＰ王を用いる回路例、第６図（ｂ ）は第
６図（ａ）の回路を駆動するための光パルス及び動作波
形、第７図＜ａ ＞は本発明による光トリガ・光クエン
チＧＴＯで、ＧＴＯのゲートの制御回路トシテ、ＭＯＳ
ＳＩＴと接合形５ＩＰＴの混成回路を用いる回路例
、第７図（ｂ）は第７図（ａ ）を駆動するための光パ
ルス及び動作波形、第８図は第２図の実施例の実験結果
（１）、第９図は光パルスと動作波形の説明図、第１０
図は第２図の実施例の実験結果（２）、第１１図は第２
図の実施例の実験結果（３）である。 １．１６．３５．５３．７４．９４．２ｏ○・・・ゲー
ト・ターン・オフ・サイリスタ（ＧＴＯ）、２．１７．
３６．５４．７５．９５．２０１・・・ＧＴＯのアノー
ド、３．１８．３７．５５．７６．９６．２０２−Ｇ
Ｔ Ｏ（７） 力’／ −１’、４．１９．３８．５６
．７７．９７．２０３・・・ＧＴＯのゲート、５・・・
光トリガ用光感応素子、６・・・光クエンチ用光感応素
子、２０．６１．７８．１０３．２０７・・・光トリガ
用ｐチャンネル静電誘導ホトトランジスタ（１） −ｃ
ｈ、 Ｓ ｒ ＰＴ）、２１．４０，８６．１０２．２
０６・・・光クエンチ用ｐチャンネル静電誘導ホトトラ
ンジスタ（ｐ −ａｈ、 Ｓ ｒ ＰＴ） 、７９・・
・光クエンチ用ｐチャンネル静電誘Ｓ１−ランジスタ（
ｐ −ｃｈ、 Ｓ ＩＴ）、３９．５７．９８・・・光
トリガ用静電誘導ホトサイリスタ（Ｓ Ｉ ＰＴｈｙ、
） 、５８・・・光クエンチ用静電誘導ホトサイリ
スク（ＳＩＰＴｈｙ、）、９９・・・光クエンチ用静電
誘導サイリスタ（Ｓ ［Ｔｈｙ、） 、２０４・・・光
トリガ用ｐチャンネルＭＯ８形静電誘導１−ランジスタ
（ｐ −ｃｈ。 ＭＯＳ Ｓ ＩＴ）、２０５・・・光クエンチ用ｎチ
ャンネルＭＯ８形静電誘導トランジスタ（ｎ −ｃｈ、
ＭＯＳ Ｓ ＩＴ） 、９．３０．５１．６７．６９
．９２．１１２．１１４．２１７・・・トリガ用光パル
ス、１０．３１．５２．６８．９３．１１３．２１６・
・・クエンチ用光パルス。
Ｏの回路構成例、第１図（ｂ ）は第１図＜ａ ）の回
路を駆動するための光パルス、及び動作波形、第２図（
ａ ）は本発明による光トリガ・光クエンチＧＴＯでト
リガ用光感応素子、及びクエンチ用光感応素子としてＳ
ＩＰ丁を用いる回路例、第２図（ｂ）は第２図（ａ ）
の回路を駆動するための光パルス及び動作波形、第３図
は本発明による光トリガ・光クエンチＧＴＯで、トリガ
用光感応素子として５ＩＰＴｈｙ、を用い、クエンチ用
光感応素子として５ＩＰＴを用いる回路例、第４図（ａ
）は本発明による光トリガ・光クエンチＧＴＯ７、ト
リガ用光感応素子として５ＩＰＴｈｙ、を用い、クエン
チ用光感応素子として５ｒｐｒｈｙ、と５ＩＰＴを用い
る回路例、第４図（ｂ）は第４図（ａ）の回路を駆動す
るための光パルス及び動作波形、第５図は本発明による
光トリガ・光クエンチＧＴＯで、トリガ用光感応素子と
して５ＩＰＴを用い、クエンチ用回路として、ＳＩＴと
そのＳＩＴをドライブするための５ＩＰＴを用いる回路
例、第６図＜ａ ）は本発明による光トリガ・光クエン
チＧＴＯで、トリガ用光感応水子として５ＩＰＴｈｙ、
を用い、クエンチ用回路として５ＩＴｈｙ、とその５Ｉ
Ｔｈｙ、をドライブするための５ＩＰＴと、クエンチす
るためのＳＩＰ王を用いる回路例、第６図（ｂ ）は第
６図（ａ）の回路を駆動するための光パルス及び動作波
形、第７図＜ａ ＞は本発明による光トリガ・光クエン
チＧＴＯで、ＧＴＯのゲートの制御回路トシテ、ＭＯＳ
ＳＩＴと接合形５ＩＰＴの混成回路を用いる回路例
、第７図（ｂ）は第７図（ａ ）を駆動するための光パ
ルス及び動作波形、第８図は第２図の実施例の実験結果
（１）、第９図は光パルスと動作波形の説明図、第１０
図は第２図の実施例の実験結果（２）、第１１図は第２
図の実施例の実験結果（３）である。 １．１６．３５．５３．７４．９４．２ｏ○・・・ゲー
ト・ターン・オフ・サイリスタ（ＧＴＯ）、２．１７．
３６．５４．７５．９５．２０１・・・ＧＴＯのアノー
ド、３．１８．３７．５５．７６．９６．２０２−Ｇ
Ｔ Ｏ（７） 力’／ −１’、４．１９．３８．５６
．７７．９７．２０３・・・ＧＴＯのゲート、５・・・
光トリガ用光感応素子、６・・・光クエンチ用光感応素
子、２０．６１．７８．１０３．２０７・・・光トリガ
用ｐチャンネル静電誘導ホトトランジスタ（１） −ｃ
ｈ、 Ｓ ｒ ＰＴ）、２１．４０，８６．１０２．２
０６・・・光クエンチ用ｐチャンネル静電誘導ホトトラ
ンジスタ（ｐ −ａｈ、 Ｓ ｒ ＰＴ） 、７９・・
・光クエンチ用ｐチャンネル静電誘Ｓ１−ランジスタ（
ｐ −ｃｈ、 Ｓ ＩＴ）、３９．５７．９８・・・光
トリガ用静電誘導ホトサイリスタ（Ｓ Ｉ ＰＴｈｙ、
） 、５８・・・光クエンチ用静電誘導ホトサイリ
スク（ＳＩＰＴｈｙ、）、９９・・・光クエンチ用静電
誘導サイリスタ（Ｓ ［Ｔｈｙ、） 、２０４・・・光
トリガ用ｐチャンネルＭＯ８形静電誘導１−ランジスタ
（ｐ −ｃｈ。 ＭＯＳ Ｓ ＩＴ）、２０５・・・光クエンチ用ｎチ
ャンネルＭＯ８形静電誘導トランジスタ（ｎ −ｃｈ、
ＭＯＳ Ｓ ＩＴ） 、９．３０．５１．６７．６９
．９２．１１２．１１４．２１７・・・トリガ用光パル
ス、１０．３１．５２．６８．９３．１１３．２１６・
・・クエンチ用光パルス。
Claims (11)
- （１）ゲート・ターン・オフ・サイリスタとそのゲート
に接続された第一及び第二の光感応素子と、第一の光感
応素子へ第一の光信号を照射する光源及び伝送媒体手段
と第二の光感応素子へ第二の光信号を照射する光源及び
伝送媒体手段とから構成され、第一の光信号によって該
ゲート・ターン・オフ・サイリスタがターン・オンされ
、第二の光信号によって該ゲート・ターン・オフ・サイ
リスタがターン・オフされることを特徴とする光トリガ
・光クエンチゲート・ターン・オフ・サイリスタ。 - （２）第一及び第二の光感応素子がそれぞれ、第一及び
第二の静電誘導ホトトランジスタで構成されたことを特
徴とする前記特許請求の範囲第１項記載の光トリガ・光
クエンチゲート・ターン・オフ・サイリスタ。 - （３）第一の光感応素子が静電誘導ホトサイリスタ、第
二の光感応素子が静電誘導ホトトランジスタで構成され
たことを特徴とする前記特許請求の範囲第１項記載の光
トリガ・光クエンチゲート・ターン・オフ・サイリスタ
。 - （４）ゲート・ターン・オフ・サイリスタとそのゲート
の接続された第一及び第二の光感応素子と、さらに第二
の光感応素子の制御電極に接続された第三の光感応素子
と、第一及び第三の光感応素子へ第一及び第三の光信号
をほぼ同時に照射する複数もしくは単一の光源及び伝送
媒体手段と、第二の光感応素子へ第二の光信号を照射す
る光源及び伝送媒体手段とから構成され、第一及び第三
の光信号によって該ゲート・ターン・オフ・サイリスタ
がターン・オンされ、第二の光信号によって該ゲート・
ターン・オフ・サイリスタがターン・オンされることを
特徴とする光トリガ・光クエンチゲート・ターン・オフ
・サイリスタ。 - （５）第一および第二の光感応素子がそれぞれ第一及び
第二の静電誘導ホトサイリスタ、第三の光感応素子が静
電誘導ホトトランジスタで構成されたことを特徴とする
前記特許請求の範囲第４項記載の光トリガ・光クエンチ
ゲート・ターン・オフ・サイリスタ。 - （６）ゲート・ターン・オフ・サイリスタとそのゲート
に接続された第一の光感応素子と、さらに該ゲート・タ
ーン・オフ・サイリスタのゲートに接続された別の増幅
素子と、その増幅素子のゲートに接続された第二の光感
応素子と、第一の光感応素子へ第一の光信号を照射する
光源及び伝送媒体手段と、第二の光感応素子へ第二の光
信号を照射する光源及び伝送媒体手段とから構成され、
第一の光信号によって該ゲート・ターン・オフ・サイリ
スタが、ターン・オンされ、第二の光信号によって該ゲ
ート・ターン・オフ・サイリスタがターン・オフされる
ことを特徴とする光トリガ・光クエンチゲート・ターン
・オフ・サイリスタ。 - （７）第一の光感応素子が第一の静電誘導ホトトランジ
スタ、第二の光感応素子が第二の静電誘導ホトトランジ
スタ、前記増幅素子が静電誘導トランジスタで構成され
たことを特徴とする前記特許請求の範囲第６項記載の光
トリガ・光クエンチゲート・ターン・オフ・サイリスタ
。 - （８）ゲート・ターン・オフ・サイリスタとそのゲート
に接続された第一の光感応素子とさらに該ゲート・ター
ン・オフ・サイリスタのゲートに接続された別の増幅素
子と、その増幅素子のゲートに接続された第二及び第三
の光感応素子と、第一及び第三の光感応素子へ第一及び
第三の光信号をほぼ同時に照射する複数もしくは単一の
光源及び伝送媒体手段と、第二の光感応素子へ第二の光
信号を照射する光源及び伝送媒体手段とから構成され、
第一及び第三の光信号によって該ゲート・ターン・オフ
・サイリスタがターン・オンされ、第二の光信号によっ
て該ゲート・ターン・オフ・サイリスタがターン・オフ
されることを特徴とする光トリガ・光クエンチゲート・
ターン・オフ・サイリスタ。 - （９）第一の光感応素子及び増幅索子がそれぞれ静電誘
導ホトサイリスタ、静電誘導サイリスタで構成され、第
二及び第三の光感応素子がそれぞれ静電誘導ホトトラン
ジスタで構成されたことを特徴とする前記特許請求の範
囲第８項記載の光トリガ・光クエンチゲート・ターン・
オフ・サイリスタ。 - （１０）ゲート・ターン・オフ・サイリスタと、そのゲ
ートに接続された第一及び第二の増幅素子と、該第一及
び第二の増幅素子のゲートに接続された第一及び第二の
光感応素子と、第一の光感応素子へ第一の光信号を照射
する光源及び伝送媒体手段と、第二の光感応素子へ第二
の光信号を照射する光源及び伝送媒体手段とから構成さ
れ、第二の光信号によってゲート・ターン・オフ・サイ
リスタがターン・オンされ、第一の光信号によって該ゲ
ート・ターン・オフ・サイリスタがターン・オフされる
ことを特徴とする光トリガ・光クエンチゲート・ターン
・オフ・サイリスタ。 - （１１）第一の増幅素子がｐチャンネルＭＯＳ形静電誘
導トランジスタ、第二の増幅素子がｎチャンネルＭＯＳ
形静電誘導トランジスタ、第一及び第二の光感応素子が
静電誘導ホトトランジスタで構成されたことを特徴とす
る前記特許請求の範囲第１０項記載の光トリガ・光クエ
ンチゲート・ターン・オフ・サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17573384A JPS6154870A (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17573384A JPS6154870A (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154870A true JPS6154870A (ja) | 1986-03-19 |
Family
ID=16001285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17573384A Pending JPS6154870A (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008073524A (ja) * | 2006-09-20 | 2008-04-03 | Prince Sports Inc | 単独の中空プライマリ管を有する複合バット |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204619A (ja) * | 1982-05-24 | 1983-11-29 | Toshiba Corp | 直列接続したｇｔｏのゲ−ト駆動方式 |
-
1984
- 1984-08-22 JP JP17573384A patent/JPS6154870A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204619A (ja) * | 1982-05-24 | 1983-11-29 | Toshiba Corp | 直列接続したｇｔｏのゲ−ト駆動方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008073524A (ja) * | 2006-09-20 | 2008-04-03 | Prince Sports Inc | 単独の中空プライマリ管を有する複合バット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419586A (en) | Solid-state relay and regulator | |
| US4888504A (en) | Bidirectional MOSFET switching circuit with single gate bias | |
| US4777387A (en) | Fast turn-off circuit for photovoltaic driven MOSFET | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US4400812A (en) | Laser drive circuits | |
| US4564770A (en) | Solid state relay with fast turnoff | |
| US4912335A (en) | Means for rapid charging and dynamic discharging of a capacitively charged electrical device | |
| EP0468650A1 (en) | Solid state switch with last state memory | |
| US5418381A (en) | Photocoupled circuit with photodiode arrays driving a MOSFET switch and current limiting circuit | |
| US5214322A (en) | High voltage cmos power driver | |
| US4349776A (en) | DC-to-DC Converters utilizing FET devices | |
| JPS6154870A (ja) | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ | |
| US4322637A (en) | Solid state switch | |
| KR930005649B1 (ko) | 광트리거 스위칭회로 | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JPH06181431A (ja) | ソリッドステートリレー | |
| US5391997A (en) | Optically isolated N-channel MOSFET driver | |
| JP2920832B2 (ja) | 光トリガ・光クエンチ静電誘導サイリスタ | |
| JP2673891B2 (ja) | 静電誘導サイリスタの駆動回路 | |
| JPH0564545B2 (ja) | ||
| JP3006281B2 (ja) | 光結合型リレー回路 | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| SU974562A1 (ru) | Формирователь импульсов (его варианты) | |
| SU1555849A1 (ru) | Транзисторный ключ |