JP2919195B2 - 通信ノード制御回路の2重化方式 - Google Patents
通信ノード制御回路の2重化方式Info
- Publication number
- JP2919195B2 JP2919195B2 JP4244672A JP24467292A JP2919195B2 JP 2919195 B2 JP2919195 B2 JP 2919195B2 JP 4244672 A JP4244672 A JP 4244672A JP 24467292 A JP24467292 A JP 24467292A JP 2919195 B2 JP2919195 B2 JP 2919195B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node control
- control circuit
- node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
ード)通信ノードと、それらを集中制御/管理する集中
管理ノードとから構成される通信網において、個々の通
信ノード内の2重化されたノード制御回路と集中管理ノ
ード間や他のノードなどの被制御回路との間の制御情報
の通信を行うための通信ノード制御回路の2重化方式に
関するものである。
ッチ系を2重化する際に採られている方法では、制御装
置やスイッチ装置への信号をそのまま2重化された装置
に同時に送出していたので、当該2重化装置には全て同
一の信号が送られる。また、当該2重化装置からの信号
送出については、予備系の出力信号は強制的に(ハード
的に)送出禁止される。
では ファイル更新の際のように個々のノード制御回路毎に
設定を変更する場合、予備系を一旦2重化系から外し、
当該回路に直接ファイル更新作業を行う必要があり、集
中管理系からダウンラインローディングによりファイル
更新ができないことやファイル更新中の2重化が保証で
きない、2重化装置自体の異常などを管理系に伝えよ
うとする場合、運転系を介して伝達しなければならず、
運転系と予備系との接続を密にするため回路構成や収容
位置への制限があって、システムが高価になる、という
問題があった。
従来の同期運転機能を保持したままで、集中管理ノード
と個々のノード制御回路との通信を簡易に行える2重化
方式の実現を目的とする。
内部で用いるATMセルの拡張ヘッダ中のルーティング
フィールドを回路識別エリアと装置識別エリアに分け、
受信したATMセルヘッダの装置識別エリアの値と自ノ
ード制御回路内に指定された装置識別子の値とを比較す
る事により、自回路宛の情報かどうかを判断する比較回
路を備え、信号送出時にはノード制御回路の信号出力用
として、運転系と予備系の両ノード制御回路からの信号
を通過させる個別信号出力経路設定手段と運転系ノード
制御回路からの信号のみを通過させる共通信号出力経路
設定手段とを備えた選択回路を備えたノード制御回路の
2重化構成としたことを特徴とする。
まで、集中管理ノードに代表される被制御回路と個々の
ノード制御回路との通信を簡易に行うことが可能とな
る。
ードの機能ブロック図である。本実施例ではノード制御
回路が2個の場合について説明する。同図において、1
−1及び1−2は加入者情報や制御情報をATM交換す
る通信ノード、2は複数の通信ノードを集中的に管理す
る集中管理ノード、3は複数の通信ノードの呼制御を行
う呼制御ノードである。通信ノード1−1は、ATMセ
ルをそのヘッダ内のルーティング情報に従い交換するス
イッチ部4、加入者回路やトランク回路等からなるイン
タフェース部5、及び該通信ノード内のスイッチ部4や
インタフェース部5を制御する制御部6からなる。通信
ノード1−2も同様の構成である。以下、通信ノード1
−1において各部を説明する。 制御部6を構成するノ
ード制御回路及び2重化回路は2重化されており、制御
を行うプロセッサ、メモリ等プロセッサ周辺装置、セル
化/デセル化回路からなるノード制御回路7−1、7−
2と、本発明による2重化方式を実現する2重化回路8
−1、8−2とから構成される。以下では、ノード制御
回路7−1と2重化回路8−1の組を0系、ノード制御
回路7−2と2重化回路8−2を1系と称する。また、
10のEMA回路(エマージェンシー回路)は2重化さ
れているノード制御回路7−1、7−2の排他制御を行
うものである。
各ノード制御回路への制御情報通信経路である。スイッ
チ部4から出力された情報は複写回路9によりコピーさ
れ、同一の情報が各々2重化回路8−1、8−2に入力
される。12−1、及び12−2は各ノード制御回路か
らスイッチ部4への制御情報通信経路である。
備系(Act系/Sby系)指示信号経路であり、0系
/1系のどちらか一方が必ずActを示し、他方はSb
yが示される。この時Actを指示された方が制御信号
の送出ができる。図2は、図1中の0系2重化回路8−
1の回路ブロック図である。1系2重化回路8−2の構
成もこれと同様である。
ッチ部からの入力信号11−1−1を受信し、該受信信
号のヘッダ部中の装置識別エリアによりノード制御回路
7−1への出力制御を行うヘッダ比較回路14と、ノー
ド制御回路からの入力信号を受信し、EMA回路10か
らのAct系指示信号13により出力制御を行う選択回
路15から構成される。
6、比較器17、ゲート18から構成される。スイッチ
回路4からの入力信号11−1−1は、ヘッダ分離回路
16でヘッダ部信号20と情報部信号21に分離され
る。ヘッダ部信号20は、比較器17に入力され、該比
較器に予め指定された装置識別子と比較され、その結果
に従い、ゲート18に対して開閉信号22を出力する。
一方、情報部信号21は、ゲート18に入力され、上記
開閉信号22に従ってノード制御回路への出力信号11
−1−2として出力されるか、破棄されるかのどちらか
の処理を受ける。
からの2種類の入力信号(個別入力信号12−1−2、
及び共通入力信号12−1−3)を受信する。個別入力
信号12−1−2を受信した場合は、そのままスイッチ
部4への出力信号12−1−1として出力する。一方、
共通入力信号を受信した場合、該信号はEMA回路10
からのAct系指示信号13により開閉されるゲート1
9に従って、スイッチ部4への出力信号12−1−1と
して出力されるか、破棄されるかのどちらかの処理を受
ける。
の形式を示す。ATMセル23は、セルの転送のために
必要な各種制御情報を持つヘッダ部24と、通信ノード
や通信網の管理・制御のための制御情報を持つ情報部2
5から構成される。ヘッダ部24は、セルの転送経路を
指定するためのルーティングフィールド26とその他の
制御情報を持つフィールド27からなる。さらに、ルー
ティングフィールド26は、宛先回路を指定するための
回路識別エリア28と、該識別エリア28により指定さ
れた回路が2重化されている場合に実際の宛先装置を指
定するための装置識別エリア29に分けられる。
29で用いる値の設定例を示す。
報を持ち、1ビット目は宛先の装置を個別に指定するか
どうかの情報を、2ビット目は個別に指定する場合に実
際の宛先装置を指定するための情報を表す。すなわち、
1ビット目が「0」の場合は宛先の装置を個別に指定
し、「1」の場合は個別に指定せず両系の装置を指定す
る。また、1ビット目が「0」の場合の2ビット目が
「0」の場合は0系の装置を、「1」の場合は1系の装
置を指定する。1ビット目が「1」の場合の2ビット目
は冗長な情報であり、表1で「x]としたビットは、0
と1のどちらでもよい。以下の例では「0」を用いるも
のとする。
例を説明する。ここで、2重化された制御部について、
0系のノード制御回路7−1と0系の2重化回路8−1
からなる組を運転系(Act系)、1系のノード制御回
路7−2と1系の2重化回路8−2からなる組を予備系
(Sby系)として説明する。始めに、集中管理ノード
2と2重化されたノード制御回路7−1及び7−2との
通信を例にして、個別のノード制御回路との通信方法を
説明する。集中管理ノード2は運転系のノード制御回路
7−1だけでなく、予備系のノード制御回路7−2に対
しても個別に通信する必要がある。この場合、集中管理
ノードは、図3に示すATMセルの回路識別エリア28
に通信ノード1の制御部を指定するための回路識別子を
持ち、さらにATMセルの装置識別エリア29に0系と
1系のどちらの装置を指定するのかを示す装置識別子を
持つATMセルを構成して情報を送出する。表1の例で
は、予備系である1系のノード制御回路宛に送出する場
合は「01」を用いる。
セルは、通信ノード1のインタフェース部5を介してス
イッチ部4に入力される。スイッチ部4は、該ATMセ
ルをそのヘッダ部内の回路識別エリア28の値に従いル
ーティングを行い、制御部6が接続された端子に出力す
る。制御部6へ入力されたセルは、複写回路9によりコ
ピーされて、同一の情報が両系の2重化回路8─1、8
─2に入力される。
TMセルは、図2に示すヘッダ分離回路16でヘッダ部
と情報部に分けられ、ヘッダ部は比較器17へ、情報部
はゲート18へ各々入力される。この比較器17では、
該ヘッダ部の装置識別エリア29の値「01」の1ビッ
ト目の値が「0」であることから個別装置宛の情報であ
ることを認識する。さらに、装置識別エリア29の2ビ
ット目「1」と、予め比較器17に設定された装置識別
子「0」を比較し、不一致であることから自装置宛でな
いと分かり、ゲート宛に開閉信号22を「開」にして送
出する。一方、該ATMセルの情報部を入力したゲート
は、上記比較器17からの開閉信号によりゲートを開
き、情報部を破棄する。
た該ATMセルは、同様に処理され、比較器において装
置識別エリアの2ビット目「1」と、予め比較器に設定
された装置識別子「1」を比較した結果が一致すること
から、自装置宛であることが分かる。この場合、比較器
はゲートに対し、開閉信号を「閉」にして送出する。A
TMセルの情報部を入力したゲートは、比較器からの開
閉信号によりゲートを閉じ、情報部をノード制御回路7
−2に出力する。
0系と1系のどちらが運転系であるかを意識することに
より、運転系のノード制御回路と予備系のノード制御回
路のどちらに対しても個別に通信することが可能であ
る。次に、呼制御ノード3と2重化されたノード制御回
路7−1及び7−2との通信を例にして、両系のノード
制御回路との通信方法を説明する。この場合、呼制御ノ
ードは、図3に示すATMセルの回路識別エリア28に
通信ノード1の制御部を指定するための回路識別子を持
ち、さらにATMセルの装置識別エリア29に両系を指
定する装置識別子を持つATMセルを構成して情報を送
出する。表1の例では、「10」を用いる。
セルは、通信ノード1─1のインタフェース部5を介し
てスイッチ部4に入力される。スイッチ部4は、該AT
Mセルを、そのヘッダ部内の回路識別エリア28の値に
従いルーティングを行い、制御部6が接続された端子に
出力する。制御部6へ入力されたセルは、複写回路によ
りコピーされて、同一の情報が両系の2重化回路8─
1、8─2に入力される。
TMセルは、ヘッダ分離回路16でヘッダ部24と情報
部25に分けられ、ヘッダ部24は比較器17へ、情報
部25はゲート18へ各々入力される。比較器17で
は、該ヘッダ部24の装置識別エリア29の値「10」
の1ビット目の値が「1」であることから両系の装置へ
の情報であることを認識する。そこで、比較器17はゲ
ート18に対して開閉信号を「閉」にして送出する。一
方、該ATMセルの情報部25を入力したゲート18
は、上記比較器17からの開閉信号によりゲートを閉
じ、情報部25をノード制御回路7−1に出力する。
TMセルも1系のノード制御回路7−2に出力される。
以上述べたように、呼制御ノード3は、現在0系と1系
のどちらの系が運転系であるかを意識することなく、両
系に対して信号を送出することが可能である。次に、ノ
ード制御回路から信号を送出する場合について説明す
る。2重化回路にはノード制御回路からの信号経路を2
種類提供する。ノード制御回路が個別入力信号経路12
−1−2を用いて信号を送出する場合、2重化回路8−
1、8−2はその信号に対して処理を行わず、そのまま
スイッチ部4に出力する。一方、ノード制御回路7−
1、7−2が共通入力信号経路12−1−3を用いて信
号を送出する場合は、2重化回路8−1、8−2はその
信号をゲートの状態により処理する。すなわち、EMA
回路10からのAct系/Sby系指示信号13が運転
系であることを示している場合はゲートを閉じて信号を
通過させ、予備系であることを示している場合はゲート
を開いて信号を破棄する。これにより、集中管理ノード
2との通信時のように、運転系と予備系のどちらも個別
に通信する必要がある場合は、個別信号出力経路を、呼
制御ノードとの通信時のように運転系のみとの通信が必
要な場合は、共通信号出力経路を用いることが可能とな
る。
たが、このコピー機能はマルチポイント接続(ワイヤー
ドOR)でも実施できる。本実施例では、被制御回路の
例として集中管理ノードや呼制御ノードをとり、それと
2重化されたノード制御回路間の通信に関して説明した
が、該通信ノード内のインタフェース部5等に存在する
他の制御プロセッサ(加入者回路パッケージやトランク
回路パッケージのパッケージ制御プロセッサ)とノード
制御回路間の通信時にも適用可能である。この場合、パ
ッケージ制御プロセッサとノード制御回路間にはATM
セルを利用した通信経路が設定される。通信方法は、上
記呼制御ノードとノード制御回路間通信と同様である。
化されたノード制御回路全てに伝えたい信号の経路と、
個別に授受したい信号の経路を分けることができるの
で、従来の同期運転機能を保持したままで、ファイル
更新を予備系を切り離すことなくダウンラインローディ
ングなどの簡易な方法で実行できる、回路個別の異常
などを個別に授受できる、という効果がある。
ロック図である。
路ブロック図である。
と被制御回路との間で通信する際に用いられるATMセ
ルの形式である。
Claims (1)
- 【請求項1】 運転系と予備系とに2重化されたノード
制御回路と複数の被制御回路をスイッチ回路により接続
して構成して、各々のノード制御回路と被制御回路とが
回路識別情報と装置識別情報をヘッダ情報として含むパ
ケット信号を用いて相互に通信し、前記スイッチ回路は
受信したパケット信号中の回路識別情報に従って該パケ
ット信号を該当する出力端子に転送する機能を具備し、
前記スイッチ回路と前記2重化されたノード制御回路と
の間に前記被制御回路の送出したパケット信号を複製し
て前記2重化されたノード制御回路の双方に転送する複
写回路と、受信した前記パケット信号中の装置識別情報
を判定し、その値が前記ノード制御回路を個別に指定す
る場合及び前記2重化されたノード制御回路を共通に指
定する場合に当該パケット信号を有効として通過させる
ヘッダ比較回路と、前記2重化されたノード制御回路の
双方からの信号出力用として、運転系と予備係の両ノー
ド制御回路からの信号を通過させる個別信号出力経路設
定手段と運転系ノード制御回路からの信号のみを通過さ
せる共通信号出力経路設定手段とを備えた選択回路と、
前記ヘッダ比較回路と前記選択回路とから構成される2
重化回路を前記複写回路と前記2重化されたノード制御
回路の各々との間に設けることを特徴とする通信ノード
制御回路の2重化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4244672A JP2919195B2 (ja) | 1992-09-14 | 1992-09-14 | 通信ノード制御回路の2重化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4244672A JP2919195B2 (ja) | 1992-09-14 | 1992-09-14 | 通信ノード制御回路の2重化方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697959A JPH0697959A (ja) | 1994-04-08 |
JP2919195B2 true JP2919195B2 (ja) | 1999-07-12 |
Family
ID=17122235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4244672A Expired - Lifetime JP2919195B2 (ja) | 1992-09-14 | 1992-09-14 | 通信ノード制御回路の2重化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919195B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102238571B1 (ko) | 2014-03-31 | 2021-04-08 | 큐피가부시키가이샤 | 효소제 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5391504A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Processor coupling system |
-
1992
- 1992-09-14 JP JP4244672A patent/JP2919195B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0697959A (ja) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5732071A (en) | ATM bridge device and ATM bridging scheme for realizing efficient ATM bridge interconnection | |
US6963585B1 (en) | Method and system for establishing a virtual path capability in a frame relay network | |
US5732080A (en) | Method and apparatus for controlling data flow within a switching device | |
AU664494B2 (en) | Asynchronous transfer mode communication system | |
US7161910B2 (en) | Minimum cost routing based on relative costs of node resources | |
US7751427B2 (en) | Packet switching equipment and switching control method | |
JPH04107029A (ja) | ローカルエリアネットワーク間接続方式 | |
JPH05219064A (ja) | フレーム転送方法及びブリッジ装置 | |
JPH08181710A (ja) | リング型atmネットワークシステム | |
US5930255A (en) | Method of setting a relaying path in a communication network | |
JP3427926B2 (ja) | 交換機システム及び交換機アーキテクチャ | |
KR100223081B1 (ko) | 셀데이터교환방법 및 교환장치 | |
JP2007251817A (ja) | リングノード装置及びリングノード冗長方法 | |
US5909438A (en) | Logical multicast from a switch configured for spatial multicast | |
JP2919195B2 (ja) | 通信ノード制御回路の2重化方式 | |
JPH04278751A (ja) | 通信制御方式 | |
JPH0342940A (ja) | Atm交換装置 | |
JPS61131940A (ja) | バケツト転送方式 | |
JPH04233846A (ja) | データ伝送方法及び装置 | |
JP3250546B2 (ja) | パケット交換装置及びそれに用いるマルチキャスト制御方法並びにその制御プログラムを記録した記録媒体 | |
JPH05191456A (ja) | パケット交換網におけるパケット中継方法 | |
JPH10276214A (ja) | 非同期転送モードスイッチ | |
JP2002319973A (ja) | ループ型atm通信装置 | |
JP3356220B2 (ja) | コネクション設定状況管理システム | |
JP2825156B2 (ja) | パケット多重通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |