JP2916062B2 - TCP semiconductor device - Google Patents

TCP semiconductor device

Info

Publication number
JP2916062B2
JP2916062B2 JP5709993A JP5709993A JP2916062B2 JP 2916062 B2 JP2916062 B2 JP 2916062B2 JP 5709993 A JP5709993 A JP 5709993A JP 5709993 A JP5709993 A JP 5709993A JP 2916062 B2 JP2916062 B2 JP 2916062B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
tape
inner lead
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5709993A
Other languages
Japanese (ja)
Other versions
JPH06268104A (en
Inventor
光昭 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP5709993A priority Critical patent/JP2916062B2/en
Priority to US08/212,786 priority patent/US5506444A/en
Publication of JPH06268104A publication Critical patent/JPH06268104A/en
Application granted granted Critical
Publication of JP2916062B2 publication Critical patent/JP2916062B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子のパッケー
ジ形態の一つであるテープキャリアパッケージを用いた
半導体装置(以下TCP半導体装置)、TCP半導体装
置用キャリアテープ及びTCP半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device (hereinafter, TCP semiconductor device) using a tape carrier package which is one of package forms of a semiconductor element, a carrier tape for the TCP semiconductor device, and a method of manufacturing the TCP semiconductor device. .

【0002】[0002]

【従来の技術】図2は従来のTCP半導体装置を説明す
るための図であり、図2aは樹脂封止後の状態を示す断
面図、図2bは樹脂封止前の状態を示す平面図である。
図2aは図2bのB−B線での断面図である。
2. Description of the Related Art FIG. 2 is a view for explaining a conventional TCP semiconductor device. FIG. 2A is a sectional view showing a state after resin sealing, and FIG. 2B is a plan view showing a state before resin sealing. is there.
FIG. 2A is a cross-sectional view taken along line BB of FIG. 2B.

【0003】図から分かるように、近年のTCP半導体
装置においては、装着される半導体基板の機能が複雑化
してきており、電極の配列数が相対する辺で極端に異な
ることが多くなっている。つまり、半導体基板内の各辺
における電極が以前は比較的均等に配置されていたが、
昨今は極端に不均等な配置になることも多くなってきて
いる。また、多電極化によるインナーリード相互間の間
隙幅の狭小化が進んでいる。
[0003] As can be seen from the figures, in recent TCP semiconductor devices, the function of the semiconductor substrate to be mounted is becoming complicated, and the number of arranged electrodes is often extremely different on opposite sides. That is, the electrodes on each side in the semiconductor substrate were relatively evenly arranged before,
In recent years, extremely uneven arrangements have been increasing. In addition, the width of the gap between the inner leads has been narrowed by increasing the number of electrodes.

【0004】この従来の半導体装置では、テープキャリ
ア4に形成されたデバイスホール5の内側に半導体基板
が装着されている。テープキャリア4に装着される半導
体基板2に形成された電極に接続される導体パターン3
の数に関係なく、テープキャリア4内に設けるデバイス
ホール5の中心7と半導体基板2の中心6とは一致させ
ていた。
In this conventional semiconductor device, a semiconductor substrate is mounted inside a device hole 5 formed in a tape carrier 4. Conductive pattern 3 connected to electrodes formed on semiconductor substrate 2 mounted on tape carrier 4
Irrespective of the number, the center 7 of the device hole 5 provided in the tape carrier 4 and the center 6 of the semiconductor substrate 2 are matched.

【0005】このような半導体装置において、樹脂封止
は、通常半導体基板2の表面側に軟化した封止樹脂(例
えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂
等)を滴下、又は塗布し、その流動性及び粘性を利用し
て半導体基板2の表面側から、デバイスホール間隙長
(図中に記号Lで示す)とリード間隙幅(図中に記号W
1,W2で示す)とで決まる樹脂流出寄与領域を介して
半導体基板2の側面のデバイスホール5に封止樹脂を供
給することにより、半導体基板2の表面及びデバイスホ
ール5全体に樹脂を充填して行う。
In such a semiconductor device, resin sealing is usually performed by dropping or applying a softened sealing resin (for example, epoxy resin, silicone resin, polyimide resin, etc.) on the surface side of the semiconductor substrate 2, From the surface side of the semiconductor substrate 2 utilizing the properties and viscosity, the device hole gap length (indicated by the symbol L in the figure) and the lead gap width (the symbol W in the figure)
1 and W2), the sealing resin is supplied to the device holes 5 on the side surfaces of the semiconductor substrate 2 through the resin outflow contributing region determined by the formula (1), thereby filling the resin on the surface of the semiconductor substrate 2 and the entire device holes 5. Do it.

【0006】封止樹脂1は半導体基板表面を保護するた
めの表面保護膜となり、他方の封止樹脂13、14はデ
バイスホール5を充填し、半導体基板2の裏面及び側面
からの悪影響を阻止すると共に機械的強度を維持する。
The sealing resin 1 serves as a surface protection film for protecting the surface of the semiconductor substrate, and the other sealing resins 13 and 14 fill the device holes 5 and prevent adverse effects from the back and side surfaces of the semiconductor substrate 2. And maintain the mechanical strength.

【0007】デバイスホール5の第1辺53から半導体
基板2の方に延在する第1辺側インナーリード33はリ
ード間隙幅(W)が粗に形成され(W=W1)ており、
デバイスホール5の第1辺53に相対する第2辺54か
ら半導体基板2の方に延在する第2辺側インナーリード
34はリード間隙幅(W)が密に形成され(W=W2)
ている。なお、簡単のため第1辺側インナーリード3
3、第2辺側インナーリード34は各々均等な配列とし
ている。
The first side inner lead 33 extending from the first side 53 of the device hole 5 toward the semiconductor substrate 2 has a coarse lead gap width (W) (W = W1).
The second side inner lead 34 extending from the second side 54 facing the first side 53 of the device hole 5 toward the semiconductor substrate 2 has a dense lead gap width (W) (W = W2).
ing. For simplicity, the first side inner lead 3
3. The second side inner leads 34 are arranged in a uniform arrangement.

【0008】ここで、デバイスホール各辺における樹脂
流出寄与領域の面積和Sについて検討してみる。
Here, the area sum S of the resin outflow contributing regions on each side of the device hole will be examined.

【0009】リード間隙幅をW、デバイスホール間隙長
をL、リード相互間の間隔数をNとすれば、樹脂流出寄
与領域の面積和Sは、S=W×L×Nで表される。な
お、簡単のため各辺が交差する部分については除外して
考える。
Assuming that the lead gap width is W, the device hole gap length is L, and the number of intervals between leads is N, the area sum S of the resin outflow contributing region is represented by S = W × L × N. For the sake of simplicity, the intersection of each side is excluded.

【0010】デバイスホール5の第1辺53側におい
て、第1側デバイスホール間隙長Lを0.2mm、第1
辺側インナーリード33はリード間隙幅W1を3.0m
mとすれば、リード相互間の間隔数N1は5であるか
ら、第1辺側の樹脂流出寄与領域の面積和S1は、S1
=L1×W1×N1=0.2×3.0×5=3.0mm
2となる。デバイスホール5の第2辺54側において、
第2辺側デバイスホール間隙長L2を0.2mm,第2
辺側インナーリード34のリード間隙幅W2は0.5m
m、リード相互間の間隔数N2は11であるから、第2
辺側の樹脂流出寄与領域の面積和S2は、S2=L2×
W2×N2=0.2×0.5×11=1.1mm2 とな
る。
On the first side 53 side of the device hole 5, the first side device hole gap length L is 0.2 mm,
The side inner lead 33 has a lead gap width W1 of 3.0 m.
m, the number of intervals N1 between leads is 5, so that the area sum S1 of the resin outflow contributing region on the first side is S1
= L1 × W1 × N1 = 0.2 × 3.0 × 5 = 3.0 mm
It becomes 2 . On the second side 54 side of the device hole 5,
The second side device hole gap length L2 is 0.2 mm,
The lead gap width W2 of the side inner lead 34 is 0.5 m.
m, the number of intervals N2 between leads is 11,
The area sum S2 of the resin outflow contributing regions on the side is S2 = L2 ×
W2 × N2 = 0.2 × 0.5 × 11 = 1.1 mm 2 .

【0011】即ち、樹脂流出寄与領域の面積和の比、S
2/S1は1.1/3.0=0.367となる。
That is, the ratio of the sum of the areas of the resin outflow contributing regions, S
2 / S1 is 1.1 / 3.0 = 0.367.

【0012】このように樹脂流出寄与領域の面積和の比
が片寄っていることから、TCP半導体装置を生産する
樹脂封止工程において、半導体基板2に形成される電極
の配列が疎となるデバイスホール5の第1辺53側と、
電極の配列が密となるデバイスホール5の第2辺54側
とで樹脂供給面(半導体基板2の表面)側から半導体基
板2の側面側への樹脂供給量の差が著しく、樹脂供給面
側から半導体基板2の側面側への封止樹脂の流れを均一
にすることや、また、塗布した側の樹脂1厚を均一な平
面にすることが困難となり、設計した樹脂領域に対して
設計通りの封止形状とすることができず、安定的な生産
ができなかった。
As described above, since the ratio of the sum of the areas of the resin outflow contributing regions is deviated, in the resin sealing step of producing the TCP semiconductor device, the device holes on the semiconductor substrate 2 in which the arrangement of the electrodes formed on the semiconductor substrate 2 becomes sparse are reduced. 5, the first side 53 side,
The difference in the amount of resin supply from the resin supply surface (the surface of the semiconductor substrate 2) to the side surface of the semiconductor substrate 2 is remarkable between the device hole 5 and the second side 54 of the device hole 5 where the electrodes are densely arranged. It is difficult to make the flow of the sealing resin from the substrate to the side surface of the semiconductor substrate 2 uniform and to make the thickness of the resin 1 on the applied side uniform and flat, so that the , And stable production was not possible.

【0013】つまり、不均一な樹脂の流れだしにより、
薄く広がり過ぎた部分13ができたり、逆に封止樹脂が
十分に供給されないので隙間を生じた部分14ができ、
封止形状が左右で不均衡となり、機械的強度を十分に確
保することができず、機械的なストレスによるクラック
の発生原因となっていた。
That is, due to the uneven flow of the resin,
A portion 13 that is too thin and wide is formed, and a portion 14 having a gap is formed because the sealing resin is not sufficiently supplied.
The sealing shape becomes unbalanced on the left and right, and sufficient mechanical strength cannot be ensured, causing cracks due to mechanical stress.

【0014】[0014]

【発明が解決しようとする課題】本発明は、前述した従
来のTCP半導体装置で問題となる、半導体基板表面側
から半導体基板側面のデバイスホールに供給される封止
樹脂の不均一な流れ出しを均等化し、それにより半導体
基板表面の封止樹脂の厚さを均一にし、さらに半導体基
板側面のデバイスホールへの封止樹脂の充填を均等化す
ることを可能にしたもので、設計値に沿った封止樹脂形
状を有するTCP半導体装置、TCP半導体装置用キャ
リアテープ及びTCP半導体装置の製造方法を提供する
ことを目的とする。
SUMMARY OF THE INVENTION The present invention is intended to reduce the uneven flow of the sealing resin supplied from the surface of the semiconductor substrate to the device holes on the side surfaces of the semiconductor substrate, which is a problem in the conventional TCP semiconductor device described above. This makes it possible to make the thickness of the sealing resin on the surface of the semiconductor substrate uniform, and to evenly fill the device holes on the side surfaces of the semiconductor substrate with the sealing resin. An object of the present invention is to provide a TCP semiconductor device having a resin stopper shape, a carrier tape for the TCP semiconductor device, and a method for manufacturing the TCP semiconductor device.

【0015】[0015]

【課題を解決するための手段】請求項1記載の本発明の
テープキャリアパッケージ半導体装置は、搭載される半
導体基板は矩形であり、デバイスホールの各辺が、少な
くとも、半導体基板の各辺に対向する領域においては、
該半導体基板のと対向する各辺と平行であり、上記デバ
イスホール内側に装着された半導体基板の第1辺側に接
続される第1辺側インナーリードの間隙幅が、第1辺側
に対応する半導体基板の第2辺側に接続される第2辺側
インナーリードの間隙幅より大きく形成されたテープキ
ャリアパッケージ半導体装置において、半導体基板の第
1辺とこれに対応するデバイスホールの第1辺とにより
定まる第1辺側デバイスホールの間隙長が、半導体基板
の第2辺とこれに対応するデバイスホールの第2辺とに
より定まる第2辺側デバイスホールの間隙長より小さく
形成されたことを特徴とするものである。
According to the first aspect of the present invention, there is provided:
The tape carrier package semiconductor device is mounted
The conductor board is rectangular, and each side of the device hole is
At least, in the region facing each side of the semiconductor substrate,
The device is parallel to each side of the semiconductor substrate facing the
Contacting the first side of the semiconductor substrate mounted inside the chair hole
The gap width of the first side inner lead continued on the first side
Side connected to the second side of the semiconductor substrate corresponding to
Tape key formed larger than the inner lead gap width
Carrier package semiconductor device.
By one side and the first side of the corresponding device hole
The gap length of the first side device hole is determined by the semiconductor substrate.
On the second side of the device hole and the second side of the corresponding device hole
Smaller than the gap length of the second side device hole determined by
It is characterized by being formed.

【0016】また、請求項2記載の本発明のテープキャ
リアパッケージ半導体装置は、搭載される半導体基板は
矩形であり、デバイスホールの各辺が、少なくとも、半
導体基板の各辺に対向する領域においては、該半導体基
板のと対向する各辺と平行であり、キャリアテープのデ
バイスホール内側に装着された半導体基板の第1辺側に
接続される第1辺側インナーリードの間隙幅が、第1辺
側に対応する半導体基板の第2辺側に接続される第2辺
側インナーリードの間隙幅より大きく形成されたテープ
キャリアパッケージ半導体装置において、半導体基板の
第1辺及び半導体基板の第2辺により定まる中心が、デ
バイスホールの第1辺及び第2辺により定まる中心よ
り、第1辺側にずらして形成されることにより、第1辺
側間隙長と第2辺側間隙長とを異ならせたことを特徴と
するものである。
Further , the tape carrier of the present invention according to claim 2 is provided.
In the rear package semiconductor device, the semiconductor substrate to be mounted is
It is rectangular and each side of the device hole is at least half
In a region facing each side of the conductive substrate, the semiconductor substrate
Parallel to each side of the plate facing the
On the first side of the semiconductor substrate mounted inside the vise hole
The gap width of the first side inner lead to be connected is the first side
Side connected to the second side of the semiconductor substrate corresponding to the side
Tape formed larger than gap width of side inner lead
In a carrier package semiconductor device,
The center defined by the first side and the second side of the semiconductor substrate is
The center defined by the first and second sides of the vise hole
The first side is formed by being shifted to the first side.
Characterized in that the side gap length and the second side gap length are different.
Is what you do.

【0017】また、請求項3記載の本発明のテープキャ
リアパッケージ半導体装置は、第1辺側デバイスホール
の間隙長と第1辺側インナーリードの間隙幅とにより定
まる第1辺側の封止樹脂流出寄与領域の面積和と、第2
辺側デバイスホールの間隙長と第2辺側インナーリード
の間隙幅とにより定まる第2辺側の封止樹脂流出寄与領
域の面積和とがほぼ等しいことを特徴とする、請求項1
又は請求項2に記載のテープキャリアパッケージ半導体
装置である。 また、請求項4記載の本発明のテープキャ
リアパッケージ半導体装置は、デバイスホールの間隙長
とインナーリードの間隙幅とにより定まる半導体基板の
第1辺側の1つの封止樹脂流出寄与領域の面積和と、こ
れに対応する半導体基板の第2辺側の封止樹脂流出寄与
領域の面積和とはほぼ等しいことを特徴とする、請求項
1乃至請求項3のいずれに記載のテープキャリアパッケ
ージ半導体装置である。 また、請求項5記載の本発明の
テープキャリアパッケージ半導体装置は、半導体基板の
第1辺側の封止樹脂流出寄与領域の面積和と、半導体基
板の第2辺側の封止樹脂流出寄与領域の面積和とが単位
長さ当たりでほぼ等しいことを特徴とする、請求項1乃
至請求項3のいずれかに記載のテープキャリアパッケー
ジ半導体装置である。
Further , the tape carrier of the present invention according to claim 3 is provided.
The rear package semiconductor device has a first side device hole.
Is determined by the gap length of the inner lead and the gap width of the first side inner lead.
The sum of the area of the sealing resin outflow contributing region on the first side,
Gap length of side device hole and second side inner lead
Resin outflow contribution area on the second side determined by the gap width
2. The method according to claim 1, wherein the sum of the areas is substantially equal.
Or the tape carrier package semiconductor according to claim 2.
Device. Further, the tape carrier of the present invention according to claim 4 is provided.
For rear package semiconductor devices, the gap length of device holes
Of the semiconductor substrate determined by the gap width between
The sum of the area of one sealing resin outflow contributing region on the first side,
Of the sealing resin on the second side of the semiconductor substrate
The area sum of areas is substantially equal to the area,
The tape carrier package according to any one of claims 1 to 3.
Semiconductor device. Further, according to the present invention described in claim 5,
Tape carrier package semiconductor device
The sum of the area of the sealing resin outflow contributing region on the first side and the semiconductor substrate
Unit is the sum of the area of the sealing resin outflow contributing area on the second side of the plate
2. The method according to claim 1, wherein the lengths are substantially equal.
The tape carrier package according to any one of claims 3 to 4.
A semiconductor device.

【0018】また、請求項6記載の本発明のテープキャ
リアパッケージ半導体装置用キャリアテープは、搭載さ
れる半導体基板は矩形であり、デバイスホールの各辺
が、少なくとも、半導体基板の各辺に対向する領域にお
いては、該半導体基板のと対向する各辺と平行であり、
半導体基板基板を装着するためのデバイスホールの第1
辺から装着されるべき半導体基板の第1辺に延長する第
1辺側インナーリードの間隙幅が、第1辺に対応するデ
バイスホールの第2辺から半導体基板の第2辺に延長す
る第2辺側インナーリードの間隙幅より大きく形成され
たテープキャリアパッケージ半導体装置用キャリアテー
プにおいて、第1辺側インナーリードの長さが第2辺側
インナーリードの長さより短いことを特徴とするもので
ある。
Further, the tape carrier of the present invention according to claim 6 is provided.
Carrier tape for rear package semiconductor device
Semiconductor substrate is rectangular, and each side of the device hole
Is at least in a region facing each side of the semiconductor substrate.
Is parallel to each side of the semiconductor substrate,
The first of the device holes for mounting the semiconductor substrate
The first extending from the side to the first side of the semiconductor substrate to be mounted
The gap width of the inner lead on one side is
Extending from the second side of the vise hole to the second side of the semiconductor substrate
Formed larger than the gap width of the second side inner lead.
Tape carrier package carrier table for semiconductor device
The length of the inner lead on the first side is
It is characterized by being shorter than the length of the inner lead
is there.

【0019】また、請求項7記載の本発明のテープキャ
リアパッケージ半導体装置用キャリアテープは、デバイ
スホールの第1辺と半導体基板の第1辺とにより定まる
第1辺側の封止樹脂流出寄与領域の面積和と、デバイス
ホールの第2辺と半導体基板の第2辺とにより定まる第
2辺側デバイスホールの間隙長と、第2辺側インナーリ
ードの間隙幅とにより定まる第2辺側の封止樹脂流出寄
与領域の面積和とが、ほぼ等しいことを特徴とする、請
求項6に記載のテープキャリアパッケージ半導体装置用
キャリアテープである。
Further, the tape carrier of the present invention according to claim 7 is provided.
Carrier tapes for rear package semiconductor devices
Determined by the first side of the hole and the first side of the semiconductor substrate
Sum of area of sealing resin outflow contributing region on first side and device
The second side defined by the second side of the hole and the second side of the semiconductor substrate
The gap length of the device hole on the second side and the inner length on the second side
Outflow of the sealing resin on the second side determined by the gap width
Characterized in that the sum of the areas of the
7. The tape carrier package according to claim 6, for a semiconductor device.
It is a carrier tape.

【0020】また、請求項8記載の本発明のテープキャ
リアパッケージ半導体装置用キャリアテープは、デバイ
スホールの間隙長とインナーリードの間隙幅とにより定
まる半導体基板の第1辺側の1つの封止樹脂流出寄与領
域の面積と、これに対応する半導体基板の第2辺側の封
止樹脂流出寄与領域の面積和とがほぼ等しいことを特徴
とする、請求項6又は請求項7に記載のテープキャリア
パッケージ半導体装置用キャリアテープである。 また、
請求項9記載の本発明のテープキャリアパッケージ半導
体装置用キャリアテープは、半導体基板の第1辺側の封
止樹脂流出寄与領域の面積和と、半導体基板の第2辺側
の封止樹脂流出寄与領域の面積和とが単位長さ当たり
で、ほぼ等しいことを特徴とする請求項6又は請求項7
記載のテープキャリアパッケージ半導体装置用キャリア
テープである。
Further, the tape carrier of the present invention according to claim 8 is provided.
Carrier tapes for rear package semiconductor devices
Determined by the gap length of the hole and the gap width of the inner lead
One sealing resin outflow contributing area on the first side of the semiconductor substrate
Area and the corresponding sealing on the second side of the semiconductor substrate.
The characteristic is that the area sum of the resin outflow contributing area is almost equal
The tape carrier according to claim 6 or 7, wherein
It is a carrier tape for package semiconductor devices. Also,
10. The tape carrier package semiconductor of the present invention according to claim 9.
The carrier tape for the body device is sealed on the first side of the semiconductor substrate.
The sum of the area of the resin outflow contributing region and the second side of the semiconductor substrate
And the sum of the area of the sealing resin outflow contributing area per unit length
9. The method according to claim 6, wherein
Carrier for semiconductor device as described in the tape carrier package
It is a tape.

【0021】さらに、請求項10記載のテープキャリア
パッケージ半導体装置の製造方法は、搭載される半導体
基板は矩形であり、デバイスホールの各辺が、少なくと
も、半導体基板の各辺に対向する領域においては、該半
導体基板のと対向する各辺と平行であり、キャリアテー
プのデバイスホール内側に装着された半導体基板の第1
辺側に接続される第1辺側インナーリードの間隙幅が、
第1辺側に対応する半導体基板の第2辺側に接続される
第2辺側インナーリードの間隙幅より大きく形成された
テープキャリアパッケージ半導体装置の製造方法におい
て、キャリアテープのデバイスホールの第1辺と半導体
基板の第1辺との間に形成されるべき第1辺側の封止樹
脂流出寄与領域の面積和と、第1辺に相対するデバイス
ホールの第2辺と半導体基板の第2辺との間に形成され
るべき第2辺側の封止樹脂流出寄与領域の面積和がほぼ
等しくなるように、デバイスホール内側によって第1辺
側インナーリードと第2辺側インナーリードとを形成す
る工程と、第1辺側インナーリードと第2辺側インナー
リードの先端部に半導体基板第1表面の電極を接続する
工程と、第1辺側、第2辺側の封止樹脂流出寄与領域を
介して、キャリアテープの第1表面側から、キャリアテ
ープの側面に封止樹脂を供給して半導体基板を樹脂封止
する工程と、からなることを特徴とするものである。
The tape carrier according to claim 10, further comprising :
The method of manufacturing a package semiconductor device includes the steps of:
The substrate is rectangular and each side of the device hole is at least
In a region facing each side of the semiconductor substrate,
It is parallel to each side of the printed circuit board facing the
Of the semiconductor substrate mounted inside the device hole of the
The gap width of the first side inner lead connected to the side is
Connected to the second side of the semiconductor substrate corresponding to the first side
It was formed larger than the gap width of the second side inner lead.
Tape carrier package semiconductor device manufacturing method
The first side of the device hole of the carrier tape and the semiconductor
A first side sealing tree to be formed between the first side of the substrate and the first side
Total area of fat outflow contributing area and device facing the first side
Formed between the second side of the hole and the second side of the semiconductor substrate;
The sum of the areas of the sealing resin outflow contributing regions on the second side to be
The first side by the inside of the device hole to be equal
Side inner lead and the second side inner lead are formed.
And a first side inner lead and a second side inner lead.
Connect the electrode on the first surface of the semiconductor substrate to the tip of the lead
Process and the sealing resin outflow contributing regions on the first side and the second side.
Through the carrier tape from the first surface side of the carrier tape.
Supply sealing resin to the side of the loop and resin seal the semiconductor substrate
And a step of performing the above.

【0022】[0022]

【作用】半導体基板の表面側から半導体基板の側面側に
樹脂が流れ出す時に、その流出量に影響を与える主な要
因としては、デバイスホールエッジとインナーリードと
チップエッジとにより画定される隙間面積が考えられ
る。
When the resin flows from the front surface of the semiconductor substrate to the side surface of the semiconductor substrate, the main factor affecting the outflow is a gap area defined by a device hole edge, an inner lead, and a chip edge. Conceivable.

【0023】本発明では、半導体基板に形成される電極
の配列が疎となるデバイスホールの第1辺側と、電極の
配列が密となるデバイスホールの第2辺側とで樹脂供給
面(半導体基板の表面)側から側面側への樹脂供給量が
均等になるように隙間面積を調整することにより、デバ
イスホールよりテープキャリアの裏面に流れ出す樹脂量
を、均一にすることができる。また、封止樹脂の流れが
均等になることから半導体基板表面の樹脂の厚さもほぼ
均等にすることができる。
According to the present invention, the resin supply surface (semiconductor substrate) is formed on the first side of the device hole where the arrangement of electrodes formed on the semiconductor substrate is sparse, and on the second side of the device hole where the arrangement of electrodes is dense. By adjusting the gap area so that the amount of resin supplied from the (front surface) side to the side surface of the substrate is uniform, the amount of resin flowing out from the device holes to the back surface of the tape carrier can be made uniform. Further, since the flow of the sealing resin becomes uniform, the thickness of the resin on the surface of the semiconductor substrate can be made substantially uniform.

【0024】[0024]

【実施例】図1は本発明のTCP半導体装置を説明する
ための図であり、図1aは樹脂封止後の状態を示す断面
図、図1bは樹脂封止前の状態を示す平面図である。図
1aは図1bのA−A線での断面図である。
1 is a view for explaining a TCP semiconductor device of the present invention, FIG. 1a is a sectional view showing a state after resin sealing, and FIG. 1b is a plan view showing a state before resin sealing. is there. FIG. 1A is a cross-sectional view taken along line AA of FIG. 1B.

【0025】図において、テープキャリア4に形成され
たデバイスホール5の内側に半導体基板2が装着されて
いる。
In the figure, a semiconductor substrate 2 is mounted inside a device hole 5 formed in a tape carrier 4.

【0026】このような半導体装置において、樹脂封止
は、通常半導体基板2の表面側に軟化した封止樹脂(例
えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂
等)を滴下、又は塗布し、その流動性及び粘性を利用し
て半導体基板2の表面側から、デバイスホール間隙長と
リード間隙幅とで決まる樹脂流出寄与領域を介して半導
体基板2の側面のデバイスホール5に封止樹脂を供給す
ることにより、半導体基板2の表面及びデバイスホール
5全体に樹脂を充填して行う。
In such a semiconductor device, resin encapsulation is usually performed by dropping or applying a softened encapsulating resin (for example, epoxy resin, silicone resin, polyimide resin, or the like) on the surface side of the semiconductor substrate 2. Supplying the sealing resin from the surface side of the semiconductor substrate 2 to the device holes 5 on the side surfaces of the semiconductor substrate 2 through the resin outflow contributing region determined by the device hole gap length and the lead gap width by utilizing the property and viscosity. Is performed by filling the surface of the semiconductor substrate 2 and the entire device hole 5 with resin.

【0027】封止樹脂1は半導体基板2の表面を保護す
るための表面保護膜となり、他方の封止樹脂11、12
はデバイスホール5を充填し、半導体基板2の裏面側及
び側面からの悪影響を阻止すると共に機械的強度を維持
する。
The sealing resin 1 serves as a surface protection film for protecting the surface of the semiconductor substrate 2, and the other sealing resins 11, 12
Fills the device holes 5 to prevent adverse effects from the back and side surfaces of the semiconductor substrate 2 and maintain mechanical strength.

【0028】デバイスホール5の第1辺51から半導体
基板2の方に延在する第1辺側インナーリード31はリ
ード間隙幅(W)が粗に形成され(W=W1)ており、
デバイスホール5の第1辺51に相対する第2辺52か
ら半導体基板2の方に延在する第2辺側インナーリード
32はリード間隙幅(W)が密に形成され(W=W2)
ている。なお、簡単のため第1辺側インナーリード3
1、第2辺側インナーリード32は各々均等な配列とし
ているが、必ずしもこれに限定されるものではない。
The first side inner lead 31 extending from the first side 51 of the device hole 5 toward the semiconductor substrate 2 has a coarse lead gap width (W) (W = W1).
The second side inner lead 32 extending from the second side 52 facing the first side 51 of the device hole 5 toward the semiconductor substrate 2 has a dense lead gap width (W) (W = W2).
ing. For simplicity, the first side inner lead 3
The first and second side inner leads 32 are arranged in a uniform arrangement, but are not necessarily limited thereto.

【0029】半導体基板2の中心6をデバイスホール5
の中心7よりデバイスホール5の第1辺51の方にずら
して装着できるように、第1辺側インナーリード31の
長さを第2辺側インナーリード32の長さより短く形成
している。これにより、半導体基板2の装着したときに
形成されるデバイスホール間隙長(L)は、デバイスホ
ール5の第1辺51側では短くなる(L=L1:第1辺
側デバイスホール間隙長)のに対して、デバイスホール
5の第2辺52側では長くなる(L=L2:第2辺側デ
バイスホール間隙長)。
The center 6 of the semiconductor substrate 2 is aligned with the device hole 5
The length of the first-side inner lead 31 is shorter than the length of the second-side inner lead 32 so that the device hole 5 can be shifted toward the first side 51 from the center 7 of the device hole 5. Accordingly, the device hole gap length (L) formed when the semiconductor substrate 2 is mounted is shorter on the first side 51 side of the device hole 5 (L = L1: first side device hole gap length). On the other hand, on the second side 52 side of the device hole 5, the length becomes longer (L = L2: device hole gap length on the second side).

【0030】ここで、デバイスホール各辺における樹脂
流出寄与領域の面積和Sは、従来技術と同様に、リード
間隙幅をW、デバイスホール間隙長をL、リード相互間
の間隔数をNとすれば、S=W×L×Nで表される。な
お、簡単のため各辺が交差する部分については除外して
考える。この実施例では、樹脂流出寄与面積をデバイス
ホールの相対する辺で等しくしている。
Here, the sum S of the area of the resin outflow contributing region on each side of the device hole is W, the gap length of the lead is L, the gap length of the device hole is N, and the number of intervals between the leads is N, as in the prior art. For example, S = W × L × N. For the sake of simplicity, the intersection of each side is excluded. In this embodiment, the resin outflow contributing area is made equal on opposite sides of the device hole.

【0031】デバイスホール5の第1辺51側におい
て、第1辺側デバイスホール間隙長L1を0.2mm、
第1辺側インナーリード31のリード間隙幅W1を3.
0mmとすれば、リード相互間の間隔数N1は5である
から、第1辺側の樹脂流出寄与領域の面積和S1は、S
1=L1×W1×N1=0.2×3.0×5=3.0m
2 となる。
On the first side 51 side of the device hole 5, the first side device hole gap length L1 is 0.2 mm,
2. The lead gap width W1 of the first side inner lead 31 is set to 3.
If it is 0 mm, the number of intervals N1 between the leads is 5, so that the area sum S1 of the resin outflow contributing region on the first side is S
1 = L1 × W1 × N1 = 0.2 × 3.0 × 5 = 3.0m
m 2 .

【0032】デバイスホール5の第2辺52側におい
て、第2辺側インナーリード32のリード間隙幅W2は
0.5mm、リード相互間の間隔数N2は11であり、
第2辺側デバイスホール間隙長L2は、第2辺側の樹脂
流出寄与領域の面積和S2を第1辺側の樹脂流出寄与領
域の面積和S1と等しくすることから、L2=S2/
(W2×N2)=S1/(W2×N2)=3.0/
(0.5×11)=0.55mmとなる。
On the second side 52 side of the device hole 5, the lead gap width W2 of the second side inner lead 32 is 0.5 mm, and the number of intervals N2 between leads is 11;
The device hole gap length L2 on the second side is equal to the area sum S1 of the resin outflow contributing region on the second side equal to the area sum S1 of the resin outflow contributing region on the second side.
(W2 × N2) = S1 / (W2 × N2) = 3.0 /
(0.5 × 11) = 0.55 mm.

【0033】このように、デバイスホールの第1辺側と
第2辺側とにおける樹脂流出寄与領域の面積和を等しく
することにより、封止樹脂の流れをほぼ均等にできるこ
とから半導体基板2の表面の封止樹脂1の厚さを表面封
止部分の全面にわたってほぼ均一にできると共に、半導
体基板側面におけるデバイスホールへの封止樹脂の充填
を均等にすることができる。したがって、従来技術のよ
うな封止形状の不均一といったことがなくなる。
As described above, by making the sum of the areas of the resin outflow contributing regions on the first side and the second side of the device hole equal, the flow of the sealing resin can be made substantially uniform. The thickness of the sealing resin 1 can be made substantially uniform over the entire surface sealing portion, and the filling of the sealing resin into the device holes on the side surfaces of the semiconductor substrate can be made uniform. Therefore, non-uniformity of the sealing shape as in the prior art is eliminated.

【0034】この実施例では樹脂流出寄与領域の面積和
の比を1.0としたが、必ずしもこのように厳密に一致
させる必要はなく、例えば、S2/S1=0.7〜1.
3程度としても、従来の場合に比べ同様な効果が得られ
る。これは、封止樹脂が、滴下、塗布時には液体状であ
り、一定の流動性、粘性を持つことから半導体基板の表
面側から半導体基板の側面側に所定量の樹脂が供給され
さえすればデバイスホールに沿って封止樹脂が十分に拡
がり、デバイスホールを十分に充填することができるた
めと思われる。
In this embodiment, the ratio of the sum of the areas of the resin outflow contributing regions is set to 1.0. However, it is not always necessary to make them strictly coincide with each other, for example, S2 / S1 = 0.7-1.
Even if it is about 3, the same effect can be obtained as compared with the conventional case. This is because the sealing resin is in a liquid state at the time of dropping and coating, and has a certain fluidity and viscosity, so that only a predetermined amount of resin is supplied from the surface side of the semiconductor substrate to the side surface of the semiconductor substrate. It is considered that the sealing resin spreads sufficiently along the holes and the device holes can be sufficiently filled.

【0035】図3は、キャリアテープのデバイスホール
5の内側に装着された半導体基板2の第1辺側に不均等
に接続される第1辺側インナーリード35の間隙幅W1
a,W1bが、第1辺側に対応する半導体基板2の第2
辺側に不均等に接続される第2辺側インナーリード36
の間隙幅W2a,W2bより大きく形成されたTCP半
導体装置を示す。デバイスホールの間隙長L1とインナ
ーリードの間隙幅W1a,W1bとにより定まる半導体
基板の第1辺側の任意の箇所の封止樹脂流出寄与領域の
面積S1、S2の面積和の4×S1,3×S2と、デバ
イスホールの間隙長L2とインナーリードの間隙幅W2
a,W2bとにより定まる半導体基板の第1辺側に対応
する第2辺側の任意の箇所の封止樹脂流出寄与領域の面
積S3、S4の面積和6×S3、5×S4とが均等にな
るようにしている。つまり、半導体基板の第1辺側の封
止樹脂流出寄与領域の面積和と、半導体基板の第2辺側
の封止樹脂流出寄与領域の面積和とが単位長さ当たりで
均等任意なるようにしている。
FIG. 3 shows a gap width W1 of the first side inner lead 35 unequally connected to the first side of the semiconductor substrate 2 mounted inside the device hole 5 of the carrier tape.
a, W1b is the second of the semiconductor substrate 2 corresponding to the first side.
Second side inner lead 36 unequally connected to the side
Shows a TCP semiconductor device formed larger than the gap widths W2a and W2b. 4 × S1,3 = 4 × S1,3 of the sum of the areas S1 and S2 of the sealing resin outflow contributing regions at an arbitrary position on the first side of the semiconductor substrate determined by the gap length L1 of the device hole and the gap widths W1a and W1b of the inner leads. × S2, the gap length L2 of the device hole, and the gap width W2 of the inner lead.
a and W2b, the sum of the areas S3 and S4 of the sealing resin outflow contributing region at an arbitrary point on the second side corresponding to the first side of the semiconductor substrate, which is equal to 6 × S3 and 5 × S4, is equal. I am trying to become. That is, the sum of the areas of the sealing resin outflow contributing regions on the first side of the semiconductor substrate and the sum of the areas of the sealing resin outflow contributing regions on the second side of the semiconductor substrate are set to be uniform and arbitrary per unit length. ing.

【0036】図4は、本発明におけるインナーリードの
配列と樹脂流出寄与領域(面積)の関係を更に説明する
ための図である。
FIG. 4 is a diagram for further explaining the relationship between the arrangement of inner leads and the resin outflow contributing region (area) in the present invention.

【0037】第1辺側の1個の樹脂流出寄与領域の面積
S1と、これに対応する第2辺側の4個の樹脂流出寄与
領域の面積4×S2とが等しい場合を示している。これ
らの場合も、半導体基板2の相対する辺において、樹脂
流出の程度は第1辺側と第2辺側とで均等にできること
から、封止樹脂が均等に半導体基板表面とデバイスホー
ルとに充填することができる。
The case where the area S1 of one resin outflow contributing region on the first side is equal to the area 4 × S2 of the corresponding four resin outflow contributing regions on the second side is shown. Also in these cases, the degree of resin outflow on the opposite side of the semiconductor substrate 2 can be made uniform between the first side and the second side, so that the sealing resin is uniformly filled in the semiconductor substrate surface and the device holes. can do.

【0038】なお、使用する樹脂特性は粘度10ポイズ
以上であり、非ニュートン流体で効果がある。硬化温度
については樹脂によって違いはあるが、低い温度例えば
80℃)よりも、高い温度(例えば、150〜200
℃)で短時間(数分〜10分)で処理するほうがより効
果的であった。
The resin used has a viscosity of 10 poise or more, and is effective with non-Newtonian fluids. Although the curing temperature varies depending on the resin, a higher temperature (for example, 150 to 200) is lower than a lower temperature (for example, 80 ° C.).
C.) for a short time (several minutes to 10 minutes).

【0039】[0039]

【発明の効果】(1)半導体素子を保護する樹脂の量
が、その半導体素子各方向共に均一に塗布でき、その結
果、局部的なパターンの露出や一部の辺が極端に厚くな
るような外観不良の撲滅ができた。
(1) The amount of the resin for protecting the semiconductor element can be uniformly applied in each direction of the semiconductor element, and as a result, the local pattern is exposed and some sides become extremely thick. Eradication of poor appearance was achieved.

【0040】(2)均等に樹脂が流れる事により、均一
な樹脂厚を形成することができ、対クラック性や耐湿性
の向上ができた。
(2) Since the resin flows evenly, a uniform resin thickness can be formed, and crack resistance and moisture resistance can be improved.

【0041】(3)各辺に均等な樹脂量を塗布可能にで
き、塗布圧力の調整や描画速度の適正化を行う必要もな
くなり作業時間の短縮ができた。
(3) A uniform amount of resin can be applied to each side, and there is no need to adjust the application pressure and optimize the drawing speed, thereby shortening the working time.

【0042】(4)封止樹脂の流れの不均等による、不
要な導体パターンの露出及び偏った樹脂の流れ過ぎによ
る封止不良の撲滅ができる。
(4) Unnecessary exposure of the conductor pattern due to uneven flow of the sealing resin and eradication of the sealing failure due to excessive uneven flow of the resin can be achieved.

【0043】(5)半導体素子を保護する樹脂の量が均
等になり、その結果、耐湿性や熱ストレスに対しても均
等となる。
(5) The amount of the resin for protecting the semiconductor element becomes uniform, and as a result, the moisture resistance and the thermal stress become uniform.

【0044】(6)外観検査の項目を削減でき、処理工
数を低減できる。
(6) The items of the appearance inspection can be reduced, and the number of processing steps can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1a】本発明に基づくテープキャリアパッケージの
断面図である。
FIG. 1a is a cross-sectional view of a tape carrier package according to the present invention.

【図1b】図1aのテープキャリアパッケージの平面図
である。
FIG. 1b is a plan view of the tape carrier package of FIG. 1a.

【図2a】従来のテープキャリアパッケージの断面図で
ある。
FIG. 2a is a cross-sectional view of a conventional tape carrier package.

【図2b】図2aのテープキャリアパッケージの平面図
である。
FIG. 2b is a plan view of the tape carrier package of FIG. 2a.

【図3】本発明に基づく別のテープキャリアパッケージ
のの平面図である。
FIG. 3 is a plan view of another tape carrier package according to the present invention.

【図4】本発明におけるインナーリードの配列と樹脂流
出寄与領域(面積)の関係を説明する図である。
FIG. 4 is a diagram illustrating the relationship between the arrangement of inner leads and a resin outflow contributing region (area) according to the present invention.

【符号の説明】[Explanation of symbols]

1,11,12,13,14 封止樹脂 2 半導体素子 3,31,32,33,34,35,36 導体パター
ン及びインナーリード 4 テープキャリア 5,51,52,53,54 テープキャリア内に設け
るデバイスホール 6 半導体素子の中心線 7 テープキャリア内に設けるデバイスホールの中心線 L デバイスホールサイズ(間隙長) S 隙間面積 W インナーリード間隙幅
1, 11, 12, 13, 14 Sealing resin 2 Semiconductor element 3, 31, 32, 33, 34, 35, 36 Conductor pattern and inner lead 4 Tape carrier 5, 51, 52, 53, 54 Provided in tape carrier Device hole 6 Center line of semiconductor element 7 Center line of device hole provided in tape carrier L Device hole size (gap length) S Gap area W Inner lead gap width

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 搭載される半導体基板は矩形であり、デ
バイスホールの各辺が、少なくとも、半導体基板の各辺
に対向する領域においては、該半導体基板のと対向する
各辺と平行であり、上記デバイスホール内側に装着され
た半導体基板の第1辺側に接続される第1辺側インナー
リードの間隙幅が、第1辺側に対応する半導体基板の第
2辺側に接続される第2辺側インナーリードの間隙幅よ
り大きく形成されたテープキャリアパッケージ半導体装
置において、 半導体基板の第1辺とこれに対応するデバイスホールの
第1辺とにより定まる第1辺側デバイスホールの間隙長
が、半導体基板の第2辺とこれに対応するデバイスホー
ルの第2辺とにより定まる第2辺側デバイスホールの間
隙長より小さく形成されたことを特徴とする、テープキ
ャリアパッケージ半導体装置。
1. A semiconductor substrate to be mounted is rectangular, and
Each side of the vise hole is at least each side of the semiconductor substrate
In the region opposed to the semiconductor substrate
It is parallel to each side and installed inside the above device hole
First side inner connected to the first side of the semiconductor substrate
The width of the gap between the leads is equal to the width of the semiconductor substrate corresponding to the first side.
By the gap width of the second side inner lead connected to the two sides
Tape carrier package semiconductor device
In location, the first side of the semiconductor substrate and the device holes corresponding thereto
Gap length of the first side device hole determined by the first side
Is the device side corresponding to the second side of the semiconductor substrate.
Between the device holes on the second side defined by the second side of the
Tape key characterized by being formed smaller than the gap length
Carrier package semiconductor device.
【請求項2】 搭載される半導体基板は矩形であり、デ
バイスホールの各辺が、少なくとも、半導体基板の各辺
に対向する領域においては、該半導体基板のと対向する
各辺と平行であり、キャリアテープのデバイスホール内
側に装着された半導体基板の第1辺側に接続される第1
辺側インナーリードの間隙幅が、第1辺側に対応する半
導体基板の第2辺側に接続される第2辺側インナーリー
ドの間隙幅より大きく形成されたテープキャリアパッケ
ージ半導体装置において、 半導体基板の第1辺及び半導体基板の第2辺により定ま
る中心が、デバイスホールの第1辺及び第2辺により定
まる中心より、第1辺側にずらして形成されることによ
り、第1辺側間隙長と第2辺側間隙長とを異ならせたこ
とを特徴とするテープキャリアパッケージ半導体装置。
2. The semiconductor substrate to be mounted has a rectangular shape.
Each side of the vise hole is at least each side of the semiconductor substrate
In the region opposed to the semiconductor substrate
Parallel to each side, inside the device hole of the carrier tape
Connected to the first side of the semiconductor substrate mounted on the first side
The gap width of the side inner lead is half the gap width corresponding to the first side.
The second side innerly connected to the second side of the conductive substrate
Tape carrier package formed larger than the gap width
In a semiconductor device, the first side of the semiconductor substrate and the second side of the semiconductor substrate are defined.
Center is defined by the first and second sides of the device hole.
It is formed so as to be shifted toward the first side from the center of the circle.
The gap length of the first side is different from the gap length of the second side.
And a tape carrier package semiconductor device.
【請求項3】 第1辺側デバイスホールの間隙長と第1
辺側インナーリードの間隙幅とにより定まる第1辺側の
封止樹脂流出寄与領域の面積和と、第2辺側デバイスホ
ールの間隙長と第2辺側インナーリードの間隙幅とによ
り定まる第2辺側の封止樹脂流出寄与領域の面積和とが
ほぼ等しいことを特徴とする、請求項1又は請求項2に
記載のテープキャリアパッケージ半導体装置。
3. The gap length of the first side device hole and the first
Of the first side determined by the gap width of the side inner lead
The sum of the area of the sealing resin outflow contributing region and the second side device
The gap length of the inner lead and the gap width of the second side inner lead.
The sum of the area of the sealing resin outflow contributing area on the second side determined
3. The method according to claim 1 or claim 2, wherein
The tape carrier package semiconductor device according to the above.
【請求項4】 デバイスホールの間隙長とインナーリー
ドの間隙幅とにより定まる半導体基板の第1辺側の1つ
の封止樹脂流出寄与領域の面積和と、これに対応する半
導体基板の第2辺側の封止樹脂流出寄与領域の面積和と
はほぼ等しいことを特徴とする、請求項1乃至請求項3
のいずれに記載のテープキャリアパッ ケージ半導体装
置。
4. The gap length of a device hole and inner liability.
On the first side of the semiconductor substrate determined by the gap width of the semiconductor substrate
And the corresponding half of the
The sum of the area of the sealing resin outflow contributing region on the second side of the conductive substrate and
Are substantially equal to each other.
Tape carrier package semiconductor instrumentation according to any of
Place.
【請求項5】 半導体基板の第1辺側の封止樹脂流出寄
与領域の面積和と、半導体基板の第2辺側の封止樹脂流
出寄与領域の面積和とが単位長さ当たりでほぼ等しいこ
とを特徴とする、請求項1乃至請求項3のいずれかに記
載のテープキャリアパッケージ半導体装置。
5. An outflow of a sealing resin on a first side of a semiconductor substrate.
The sum of the area of the applied region and the sealing resin flow on the second side of the semiconductor substrate
That the area sum of
The method according to any one of claims 1 to 3, wherein
Onboard tape carrier package semiconductor device.
【請求項6】 搭載される半導体基板は矩形であり、デ
バイスホールの各辺が、少なくとも、半導体基板の各辺
に対向する領域においては、該半導体基板のと対向する
各辺と平行であり、半導体基板基板を装着するためのデ
バイスホールの第1辺から装着されるべき半導体基板の
第1辺に延長する第1辺側インナーリードの間隙幅が、
第1辺に対応するデバイスホールの第2辺から半導体基
板の第2辺に延長する第2辺側インナーリードの間隙幅
より大きく形成されたテープキャリアパッケージ半導体
装置用キャリアテープにおいて、 第1辺側インナーリードの長さが第2辺側インナーリー
ドの長さより短いことを特徴とするテープキャリアパッ
ケージ半導体装置用キャリアテープ。
6. A semiconductor substrate to be mounted is rectangular, and has a rectangular shape.
Each side of the vise hole is at least each side of the semiconductor substrate
In the region opposed to the semiconductor substrate
It is parallel to each side and is the data for mounting the semiconductor substrate.
Of the semiconductor substrate to be mounted from the first side of the vise hole
The gap width of the first side inner lead extending to the first side is
The semiconductor substrate starts from the second side of the device hole corresponding to the first side.
Gap width of the second side inner lead extending to the second side of the plate
Larger formed tape carrier package semiconductor
In the device carrier tape, the length of the first side inner lead is equal to the length of the second side inner lead.
Tape carrier pad, which is shorter than
Carrier tape for cage semiconductor devices.
【請求項7】 デバイスホールの第1辺と半導体基板の
第1辺とにより定まる第1辺側の封止樹脂流出寄与領域
の面積和と、デバイスホールの第2辺と半導体基板の第
2辺とにより定まる第2辺側デバイスホールの間隙長
と、第2辺側インナーリードの間隙幅とにより定まる第
2辺側の封止樹脂流出寄与領域の面積和とが、ほぼ等し
いことを特徴とする、請求項6に記載のテープキャリア
パッケージ半導体装置用キャリアテープ。
7. A semiconductor device comprising : a first side of a device hole;
A sealing resin outflow contributing region on the first side defined by the first side
Of the device hole, the second side of the device hole and the
The gap length of the second side device hole determined by the two sides
And the gap width of the second side inner lead
The sum of the areas of the sealing resin outflow contributing areas on the two sides is almost equal
7. The tape carrier according to claim 6, wherein:
Carrier tape for package semiconductor devices.
【請求項8】 デバイスホールの間隙長とインナーリー
ドの間隙幅とにより定まる半導体基板の第1辺側の1つ
の封止樹脂流出寄与領域の面積と、これに対応する半導
体基板の第2辺側の封止樹脂流出寄与領域の面積和とが
ほぼ等しいことを特徴とする、請求項6又は請求項7に
記載のテープキャリアパッケージ半導体装置用キャリア
テープ。
8. The gap length of a device hole and inner liability.
On the first side of the semiconductor substrate determined by the gap width of the semiconductor substrate
Area of the sealing resin outflow contributing area and the corresponding semiconductor
The sum of the areas of the sealing resin outflow contributing regions on the second side of the body substrate is
The method according to claim 6, wherein the two are substantially equal.
Carrier for semiconductor device as described in the tape carrier package
tape.
【請求項9】 半導体基板の第1辺側の封止樹脂流出寄
与領域の面積和と、半導体基板の第2辺側の封止樹脂流
出寄与領域の面積和とが単位長さ当たりで、ほぼ等しい
ことを特徴とする請求項6又は請求項7記載のテープキ
ャリアパッケージ半導体装置用キャリアテープ。
9. An outflow of a sealing resin on a first side of a semiconductor substrate.
The sum of the area of the applied region and the sealing resin flow on the second side of the semiconductor substrate
The area sum of the output contributing area is approximately equal per unit length
The tape key according to claim 6 or 7, wherein
Carrier tape Carrier tape for semiconductor devices.
【請求項10】 搭載される半導体基板は矩形であり、
デバイスホールの各辺が、少なくとも、半導体基板の各
辺に対向する領域においては、該半導体基板のと対向す
る各辺と平行であり、キャリアテープのデバイスホール
内側に装着された半導体基板の第1辺側に接続される第
1辺側インナーリードの間隙幅が、第1辺側に対応する
半導体基板の第2辺側に接続される第2辺側インナーリ
ードの間隙幅より大きく形成されたテープキャリアパッ
ケージ半導体装置の製造方法において、 キャリアテープのデバイスホールの第1辺と半導体基板
の第1辺との間に形成されるべき第1辺側の封止樹脂流
出寄与領域の面積和と、第1辺に相対するデバイスホー
ルの第2辺と半導体基板の第2辺との間に形成されるべ
き第2辺側の封止樹脂流出寄与領域の面積和がほぼ等し
くなるように、デバイスホール内側によって第1辺側イ
ンナーリードと第2辺側インナーリードとを形成する工
程と、 第1辺側インナーリードと第2辺側インナーリードの先
端部に半導体基板第1表面の電極を接続する工程と、 第1辺側、第2辺側の封止樹脂流出寄与領域を介して、
キャリアテープの第1表面側から、キャリアテープの側
面に封止樹脂を供給して半導体基板を樹脂封止する工程
と、からなることを特徴とする、テープキャリアパッケ
ージ半導体装置の製造方法。
10. A semiconductor substrate to be mounted is rectangular.
Each side of the device hole is at least
In a region opposed to the side, the semiconductor substrate is opposed to the semiconductor substrate.
Parallel to each side of the carrier tape
The first side connected to the first side of the semiconductor substrate mounted inside
The gap width of one side inner lead corresponds to the first side
A second side inner connected to the second side of the semiconductor substrate
Tape carrier package formed larger than the gap
In a method of manufacturing a cage semiconductor device, a first side of a device hole of a carrier tape and a semiconductor substrate
Resin flow on the first side to be formed between the first side and the first side
Sum of the area of the output contributing region and the device
Formed between the second side of the semiconductor substrate and the second side of the semiconductor substrate.
The sum of the areas of the sealing resin outflow contributing areas on the second side
To the first side due to the inside of the device hole.
Forming the inner lead and the second side inner lead
And the tip of the first side inner lead and the second side inner lead
Through the step of connecting the electrode on the first surface of the semiconductor substrate to the end portion, and the sealing resin outflow contributing regions on the first side and the second side,
From the first surface side of the carrier tape to the side of the carrier tape
Step of supplying a sealing resin to the surface and sealing the semiconductor substrate with the resin
And a tape carrier package comprising:
A method for manufacturing a semiconductor device.
JP5709993A 1990-12-11 1993-03-17 TCP semiconductor device Expired - Lifetime JP2916062B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5709993A JP2916062B2 (en) 1993-03-17 1993-03-17 TCP semiconductor device
US08/212,786 US5506444A (en) 1990-12-11 1994-03-15 Tape carrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5709993A JP2916062B2 (en) 1993-03-17 1993-03-17 TCP semiconductor device

Publications (2)

Publication Number Publication Date
JPH06268104A JPH06268104A (en) 1994-09-22
JP2916062B2 true JP2916062B2 (en) 1999-07-05

Family

ID=13046063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5709993A Expired - Lifetime JP2916062B2 (en) 1990-12-11 1993-03-17 TCP semiconductor device

Country Status (1)

Country Link
JP (1) JP2916062B2 (en)

Also Published As

Publication number Publication date
JPH06268104A (en) 1994-09-22

Similar Documents

Publication Publication Date Title
JPH063819B2 (en) Semiconductor device mounting structure and mounting method
DE69735610T2 (en) Mounting structure for an integrated circuit
US6774500B1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
JP2916062B2 (en) TCP semiconductor device
KR0123187B1 (en) Tape carrier and tape carrier device using thereof
JPS5831539A (en) Manufacture of hybrid integrated circuit
JPH02102563A (en) Semiconductor device and manufacture thereof
JPS63244747A (en) Resin sealed integrated circuit device and manufacture thereof
JP2000323611A (en) Manufacture of ball grid array substrate
JPH02240942A (en) Semiconductor device
JPH03171760A (en) Semiconductor device and manufacture thereof
JPS61125040A (en) Semiconductor device
JPS6331127A (en) Insulating substrate for semiconductor device
JPH0645763A (en) Printed wiring board
JPH0439231B2 (en)
JPS61144897A (en) Semiconductor packaged board
JPH0298154A (en) Carrier tape
JPH0279023A (en) Liquid crystal display device
JPS5848932A (en) Preparation of semiconductor device
JP3099767B2 (en) Electronic component assembly and method of manufacturing the same
JPS6189642A (en) Manufacture of hybrid integrated circuit
JPH02271544A (en) Wiring substrate and semiconductor device using it
JPH05267397A (en) Tape carrier with protective coating and manufacture thereof
KR100357837B1 (en) Method of lead frame manufacturing
JPH0125228B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100416

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100416

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110416

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20130416