JP2915893B1 - Diffusion wafer manufacturing method and diffusion wafer - Google Patents

Diffusion wafer manufacturing method and diffusion wafer

Info

Publication number
JP2915893B1
JP2915893B1 JP10098495A JP9849598A JP2915893B1 JP 2915893 B1 JP2915893 B1 JP 2915893B1 JP 10098495 A JP10098495 A JP 10098495A JP 9849598 A JP9849598 A JP 9849598A JP 2915893 B1 JP2915893 B1 JP 2915893B1
Authority
JP
Japan
Prior art keywords
wafer
diffusion
diffusion layer
outer peripheral
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10098495A
Other languages
Japanese (ja)
Other versions
JPH11283891A (en
Inventor
正 水嶋
城康 渡邉
正三郎 後藤
勝己 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP10098495A priority Critical patent/JP2915893B1/en
Application granted granted Critical
Publication of JP2915893B1 publication Critical patent/JP2915893B1/en
Publication of JPH11283891A publication Critical patent/JPH11283891A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

【要約】 【課題】 拡散ウエーハの外周部からのオートドープを
抑制し、複数のオリフラ又はノッチを形成する場合で
も、二分割スライス技術を適用できる拡散ウエーハの製
造方法及びその拡散ウエーハを提供する。 【解決手段】 本発明は、規格口径より僅かに大なる口
径のウエーハについて両面不純物拡散を行なった後、前
記二分割を行ない、該二分割したウエーハ外周部の拡散
層を除去して前記不純物拡散層と非拡散層からなるウエ
ーハを形成する。又、ウエーハ外周縁に複数のオリフラ
等を形成する場合には、二分割したウエーハの外周部除
去工程において、同時に第二のオリフラ又はノッチを形
成する。
An object of the present invention is to provide a method for manufacturing a diffusion wafer to which a two-piece slice technique can be applied even when forming a plurality of orientation flats or notches while suppressing autodoping from the outer peripheral portion of the diffusion wafer, and a diffusion wafer thereof. SOLUTION: The present invention is characterized in that after performing impurity diffusion on both sides of a wafer having a diameter slightly larger than a standard diameter, the wafer is divided into two parts, and a diffusion layer on an outer peripheral portion of the divided wafer is removed. A wafer comprising a layer and a non-diffusion layer is formed. When a plurality of orientation flats are formed on the outer peripheral edge of the wafer, a second orientation flat or notch is simultaneously formed in the outer peripheral portion removing step of the divided wafer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、不純物拡散層と非
拡散層の二層構造からなる拡散ウエーハの製造方法に係
り、具体的には両面に不純物が拡散された不純物拡散層
を有するウエーハを厚み幅の中央線に沿って二分割する
ことにより前記不純物拡散層と非拡散層からなるウエー
ハを形成してなる拡散ウエーハの製造方法に関し、特
に、ディスクリート素子用基板として好適な単結晶シリ
コンウエーハを気相拡散法により拡散し、所要の濃度又
は導電型を持つ拡散ウエーハの製造方法に関する。
The present invention relates to a method for manufacturing a diffusion wafer having a two-layer structure of an impurity diffusion layer and a non-diffusion layer. More specifically, the present invention relates to a wafer having an impurity diffusion layer in which impurities are diffused on both surfaces. The present invention relates to a method for producing a diffusion wafer formed by dividing the impurity diffusion layer and the non-diffusion layer by dividing the wafer into two along the center line of the thickness width, and particularly to a single crystal silicon wafer suitable as a substrate for a discrete element. The present invention relates to a method for producing a diffusion wafer having a required concentration or conductivity type, which is diffused by a vapor phase diffusion method.

【0002】[0002]

【従来の技術】従来よりトランジスタ、ダイオード等の
ディスクリート素子(個別素子)用基板に用いる拡散ウ
エーハの製造方法として特開平1−293613号に両
面に不純物が拡散された不純物拡散層を有するウエーハ
を厚み幅の中央線に沿って二分割することにより前記不
純物拡散層と非拡散層からなるウエーハを形成する技術
が開示されている。
2. Description of the Related Art Conventionally, as a method of manufacturing a diffusion wafer used for a substrate for a discrete element (individual element) such as a transistor or a diode, Japanese Unexamined Patent Publication No. 1-293613 discloses a method of manufacturing a wafer having an impurity diffusion layer in which impurities are diffused on both sides. There is disclosed a technique of forming a wafer composed of the impurity diffusion layer and the non-diffusion layer by dividing the wafer into two along a center line of the width.

【0003】これら拡散ウエーハの外周部には、通常結
晶方位や位置合わせ等の目的でオリエンテーションフラ
ット(以下オリフラと言う。)や、ノッチと呼ばれる切
欠き部が設けられている。
[0003] The outer periphery of these diffusion wafers is usually provided with an orientation flat (hereinafter referred to as an orientation flat) or a notch portion called a notch for the purpose of crystal orientation or alignment.

【0004】上記拡散ウエーハの製造技術を、2ヵ所に
オリフラがある場合を例にとり、図8のフローチャート
図に基づいて説明する。 (S1):FZ(Float Zoning)法又はCZ(Czochralsk
y )法により、n型の低不純物濃度(n- )を有する略
円筒状の単結晶シリコンインゴットを製造する。 (S2):インゴットの外周を研削機により、所定の規
格口径に加工する。ここで、オリフラOF1、OF2加工
も前記外周研削機により90°異なる位置に2つ設け
る。
[0004] The diffusion wafer manufacturing technique will be described with reference to a flow chart of FIG. 8 by taking as an example a case where there are two orientation flats. (S1): FZ (Float Zoning) method or CZ (Czochralsk)
y)), a substantially cylindrical single crystal silicon ingot having an n-type low impurity concentration (n ) is manufactured. (S2): The outer periphery of the ingot is processed to a predetermined standard diameter by a grinder. Here, two orientation flats OF 1 and OF 2 are also provided at different positions by 90 ° by the outer peripheral grinding machine.

【0005】(S3):スライサーにより最終厚さ(拡
散ウエーハの仕上り厚さ)の2倍より大なる所定の厚さ
のウエーハ1’にスライスする。(図4(A)) (S4):ラップ機によりウエーハ面のスライス歪みを
除去し所定の厚さにする。
(S3): A slicer slices the wafer 1 'into a wafer 1' having a predetermined thickness larger than twice the final thickness (finished thickness of the diffusion wafer). (FIG. 4A) (S4): The slice distortion on the wafer surface is removed by a lapping machine to obtain a predetermined thickness.

【0006】(S5):そしてウエーハ1’を洗浄又は
化学処理によるエッチング(例えば、両面トータルで4
μm以下のエッチング代)を施す。 (S6):デポジッションと称する、POCl3 等の拡
散源を用いて不純物拡散を行ない、拡散源を所定の濃度
でウエーハ面内に均等に拡散させる。
(S5): Then, the wafer 1 'is etched by cleaning or chemical treatment (for example, a total of 4
μm or less). (S6): Impurity diffusion is performed using a diffusion source such as POCl 3 called “deposition”, and the diffusion source is uniformly diffused at a predetermined concentration in the wafer surface.

【0007】(S7):デポジッション終了後、デポジ
ッションにより形成された拡散層を所定の深さまで熱処
理により拡散させ、P(リン)を高濃度に含む拡散層n
+ を形成する。これによりウエーハ1’内部の断面構造
は、非拡散層n の周囲両面に不純物が拡散された不純
物拡散層n+ を有するウエーハが形成される。(図2
(A)) (S8):スライサーによりウエーハを厚み幅の中央線
に沿って二分割することにより前記不純物拡散層n+
非拡散層nの二層構造からなるウエーハ1A’,1
B’を形成する(図2(B))。その後、非拡散層n
を所定の厚さにするため、前記二分割後、平面研削機及
び研磨機を用い、スライスされた面を加工する。
(S7): After the completion of the deposition, the diffusion layer formed by the deposition is diffused to a predetermined depth by heat treatment, and a diffusion layer n containing a high concentration of P (phosphorus) is formed.
Form a + . Thereby wafer 1 'inside the sectional structure, the wafer having a non-diffusion layer impurity diffusion layer impurity is diffused around both sides of the n-n + is formed. (Figure 2
(A)) (S8): wafer 1A comprised a wafer from the two-layer structure of the impurity diffusion layer n + a non-diffusion layer n-by bisection along the center line of the thickness of the width by slicer ', 1
B ′ is formed (FIG. 2B). Thereafter, the non-diffusion layer n-
After the above-mentioned division into two parts, the sliced surface is processed using a surface grinder and a polishing machine.

【0008】[0008]

【発明が解決しようとする課題】さて前記のウエーハ拡
散層形成工程では、不純物拡散がウエーハの表裏両面の
みならずウエーハ外周全周に亙って拡散層n+ が形成さ
れてしまい、これを二分割して形成されたウエーハ構造
は、図2のようにウエーハ外周縁部に拡散層n+がある
ため、これが原因となり、デバイス製造工程中におい
て、オートドープと称される品質異常が発生する。又前
記二分割スライス時にウエーハ外周縁部に欠けやチップ
等が生じやすく、歩留低下の一因となっていた。
[SUMMARY OF THE INVENTION Now in the wafer diffusion layer formation step, the impurity diffusion diffusion layer n + both sides not only the wafer outer periphery over the entire periphery of the wafer will be formed, which two Since the wafer structure formed by division has the diffusion layer n + at the outer peripheral edge of the wafer as shown in FIG. 2, this causes a quality abnormality called auto-doping during the device manufacturing process. Further, at the time of the above-mentioned two-division slicing, chips, chips, and the like are apt to be generated on the outer peripheral edge portion of the wafer, which causes a decrease in yield.

【0009】また前記ウエーハにおいては、図4に示す
ように、方位及び品種を区別するためにオリフラO
1、OF2の内、OF2 が180°左右対称位置に振り
分けられることとなり、結果として一方のウエーハ1
A’もしくは1B’のオリフラが逆に形成され、本技術
の前提としての二分割ウエーハスライス技術の適用が不
可能となる。
In the wafer, as shown in FIG. 4, an orientation flat O is used to distinguish the orientation and the type.
Of F 1 and OF 2 , OF 2 is distributed to a 180 ° left-right symmetrical position, and as a result, one wafer 1
The A ′ or 1B ′ orientation flats are formed in reverse, making it impossible to apply the two-piece wafer slicing technique as a premise of the present technique.

【0010】かかる技術的課題に鑑み、本発明の目的は
ウエーハ外周縁に複数のオリフラを形成する場合におい
て、二分割ウエーハスライス技術の適用が可能となる拡
散ウエーハの製造方法を提供することである。また本発
明の他の目的は、二分割ウエーハスライス技術を適用し
た場合に、デバイス製造工程中において、オートドープ
と称される品質異常が発生することのない拡散ウエーハ
の製造方法及びその拡散ウエーハを提供することであ
る。更に本発明の他の目的は、前記二分割スライス時に
ウエーハ外周縁部の欠け等が発生してもこれを容易に修
復できる拡散ウエーハの製造方法を提供することであ
る。
In view of the above technical problems, an object of the present invention is to provide a method for manufacturing a diffusion wafer which can apply a two-piece wafer slicing technique when a plurality of orientation flats are formed on the outer peripheral edge of a wafer. . Another object of the present invention is to provide a method for manufacturing a diffusion wafer which does not cause an abnormal quality called auto-doping during a device manufacturing process when a two-piece wafer slicing technique is applied, and a diffusion wafer. To provide. Still another object of the present invention is to provide a method for manufacturing a diffusion wafer which can easily repair a chip or the like at the outer peripheral edge of the wafer during the two-slicing.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
両面に不純物が拡散された不純物拡散層を有するウエー
ハを厚み幅の中央線に沿って二分割することにより前記
不純物拡散層と非拡散層からなるウエーハを形成してな
る拡散ウエーハの製造方法において、規格口径より僅か
に大なる口径のウエーハの全表面に不純物拡散を行なっ
た後、前記二分割を行ない、該二分割したウエーハ外周
部を除去して前記不純物拡散層と非拡散層からなるウエ
ーハを形成することを特徴とする。かかる発明によれ
ば、規格口径より僅かに大なる口径のウエーハについて
不純物拡散を行なった後に、ウエーハ外周部を除去して
規格口径にすることにより、拡散工程時に形成されたウ
エーハ外周縁部の不純物拡散層が除去され、この結果デ
バイス製造工程中において、オートドープと称される品
質異常が発生する恐れがなくなる。
According to the first aspect of the present invention,
A method for manufacturing a diffusion wafer, comprising forming a wafer comprising the impurity diffusion layer and the non-diffusion layer by dividing a wafer having an impurity diffusion layer in which impurities are diffused on both sides along a center line of a thickness width, After diffusing impurities on the entire surface of a wafer having a diameter slightly larger than the standard diameter, the wafer is divided into two parts, and the outer periphery of the divided wafer is removed to remove the wafer composed of the impurity diffusion layer and the non-diffusion layer. It is characterized by forming. According to this invention, after diffusing impurities on a wafer having a diameter slightly larger than the standard diameter, the wafer outer peripheral portion is removed to make the standard diameter, whereby impurities on the wafer outer peripheral edge formed at the time of the diffusion step are removed. The diffusion layer is removed, and as a result, there is no possibility that a quality abnormality called auto-doping occurs during the device manufacturing process.

【0012】又本発明によれば、前記二分割スライス時
にウエーハ外周縁部に欠けやチップ等が発生しても二分
割後にウエーハ外周部を除去することで、これを容易に
修復できる。
Further, according to the present invention, even if chips or chips are generated at the outer peripheral edge of the wafer during the above-mentioned two-division slicing, the wafer can be easily repaired by removing the outer peripheral part of the wafer after the two-division.

【0013】この場合、規格口径とは、拡散ウエーハの
最終仕上り口径のことであり、「規格口径より僅かに大
なる口径」とは、ウエーハ外周部を除去する際の取り代
を規格口径に加えた口径のことを意味している。そし
て、拡散層のドーパント濃度はウエーハ裏面に近い近い
ほど濃くなるので、例え取り代がごくわずかであっても
オートドープを抑制する効果はある。また取り代は、請
求項4に記載のように、ウエーハ全周で少なくとも不純
物拡散層の厚さとし、それを完全に除去することによ
り、確実にオートドープを防止できる。一方、口径をあ
まり大きくし過ぎても加工効率が低下したり、加工装置
等の設定口径の変更が必要となるので適切でない。従っ
て、「規格口径より僅かに大成る口径」の最大値は、加
工装置等を規格口径設定のまま加工可能な口径であり、
具体的には、規格口径より1mm以下に設定することが
望ましい。
In this case, the standard diameter is the final finished diameter of the diffusion wafer, and the "slightly larger diameter than the standard diameter" is obtained by adding the allowance for removing the outer peripheral portion of the wafer to the standard diameter. Means the caliber. Since the concentration of the dopant in the diffusion layer becomes higher near the back surface of the wafer, the effect of suppressing the auto doping can be obtained even if the allowance is very small. Also, the allowance is at least impure over the entire circumference of the wafer.
By setting the thickness of the material diffusion layer and completely removing it, auto-doping can be reliably prevented. On the other hand, if the diameter is too large, the processing efficiency is lowered or the setting diameter of the processing device or the like needs to be changed, which is not appropriate. Therefore, the maximum value of the "diameter slightly larger than the standard diameter" is a diameter that can be processed with the processing apparatus and the like with the standard diameter set,
Specifically, it is desirable to set the diameter to 1 mm or less from the standard aperture.

【0014】更に、請求項2記載のように二分割したウ
エーハ外周部の除去工程が、少なくとも一つのノッチ若
しくはオリフラを形成する工程を有することにより、複
数のノッチ又はオリフラが必要な拡散ウエーハに対して
も二分割スライス技術を適用することができる。
Further, the step of removing the outer peripheral portion of the wafer divided into two parts according to claim 2 includes a step of forming at least one notch or orientation flat, so that a diffusion wafer requiring a plurality of notches or orientation flats is provided. Even the two-slice technique can be applied.

【0015】また、請求項3は、第一のノッチ又はオリ
フラを有し規格口径よりも僅かに大なる口径のウエーハ
を準備し、該ウエーハの両面に不純物拡散を行なった
後、ウエーハの厚み幅の中央線に沿って二分割すること
により得られる2枚の拡散ウエーハの外周部を除去する
工程と、該拡散ウエーハそれぞれの同一位置に少なくと
も一つの他のノッチ又はオリフラを形成する工程とを有
することを特徴とする拡散ウエーハの製造方法であっ
て、これにより、複数のノッチ若しくはオリフラが形成
される拡散ウエーハの場合であっても、二分割スライス
技術を確実に適用できる。
A third aspect of the present invention is to prepare a wafer having a first notch or orientation flat and having a diameter slightly larger than a standard diameter, and diffusing impurities on both surfaces of the wafer. Removing the outer peripheral portions of two diffusion wafers obtained by dividing the wafer along the center line thereof, and forming at least one other notch or orientation flat at the same position on each of the diffusion wafers. A method for manufacturing a diffusion wafer characterized by the above feature, whereby even in the case of a diffusion wafer in which a plurality of notches or orientation flats are formed, the two-piece slice technique can be reliably applied.

【0016】そして、請求項5に記載のように、ウエー
ハ外周部の除去工程が機械面取り機によりウエーハ面取
り加工とともに行なうことにより、外周部の除去と面取
り工程を同時に或いは連続的に実施することができ、工
程を簡略化することができる。また請求項6に記載のよ
うに、不純物拡散層と非拡散層とがウエーハの厚さ方向
に層構造を形成してなる拡散ウエーハであって、該拡散
層と該非拡散層の境界がウエーハ面取り部分に形成され
た拡散ウエーハを用いることにより、デバイス製造工程
中のオートドープを抑制できる。
According to a fifth aspect of the present invention, in the step of removing the outer peripheral portion of the wafer, the wafer is chamfered by a mechanical chamfering machine.
By performing the step together with the cutting, the step of removing the outer peripheral portion and the step of chamfering can be performed simultaneously or continuously, and the steps can be simplified. According to a sixth aspect of the present invention, there is provided a diffusion wafer in which an impurity diffusion layer and a non-diffusion layer form a layer structure in a thickness direction of the wafer, wherein a boundary between the diffusion layer and the non-diffusion layer is chamfered by the wafer. By using the diffusion wafer formed in the portion, auto doping during the device manufacturing process can be suppressed.

【0017】[0017]

【発明の実施の形態】以下、図面を参照して本発明の好
適な実施形態を例示的に詳しく説明する。但しこの実施
形態に記載されている構成部品の寸法、材質、形状、そ
の相対的配置等は特に特定的な記載がないかぎりは、こ
の発明の範囲をそれに限定する趣旨ではなく、単なる説
明例にすぎない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention unless otherwise specified, and are merely illustrative examples. Only.

【0018】本発明の実施形態に係る拡散ウエーハの製
造方法を説明する。先ず本実施形態は非拡散層n-とし
て170μm、不純物拡散層(以下、拡散層と略称す
る)+として200μmの規格口径150mmのディ
スクリート素子(個別素子)用基板に用いる拡散ウエー
ハで、オリフラOF1、OF2が90°異なる位置に2つ
設けたウエーハの製造方法を図7のフローチャート図に
基づいて説明する。
A method for manufacturing a diffusion wafer according to an embodiment of the present invention will be described. First, in the present embodiment, a non-diffusion layer n is 170 μm, and an impurity diffusion layer (hereinafter referred to as a diffusion layer).
That) a diffusion wafer used as the n + 200μm discrete elements (discrete devices) substrate standard diameter 150mm, the flowchart of FIG. 7 a method for manufacturing a wafer orientation flat OF 1, OF 2 is provided two in 90 ° different positions Description will be made based on the drawings.

【0019】(S1):FZ(Float Zoning)法又はCZ
(Czochralsky)法によりn型の低不純物濃度を有する
略円筒状の単結晶シリコンインゴットを製造する。 (S2):インゴットの外周を研削機により、規格口径
Rより僅かに大なる口径(R+2α)に加工する。ここ
で、α≧βに設定する。(β:拡散層n+ 厚さ) 尚、本実施形態では規格口径が150mmで、2βが4
00μmであるから、口径(R+2α):150mm+
700μmに設定する。このとき、図3(A)に示すよ
うに、第一のオリフラOF1 についてのみ、外周研削機
により同時に形成する。
(S1): FZ (Float Zoning) method or CZ
A substantially cylindrical single crystal silicon ingot having an n-type low impurity concentration is manufactured by the (Czochralsky) method. (S2): The outer periphery of the ingot is processed by a grinder into a diameter (R + 2α) slightly larger than the standard diameter R. Here, α ≧ β is set. (Β: diffusion layer n + thickness) In this embodiment, the standard aperture is 150 mm and 2β is 4
Since the diameter is 00 μm, the aperture (R + 2α): 150 mm +
Set to 700 μm. At this time, as shown in FIG. 3 (A), first the orientation flat OF 1 only, simultaneously formed by the outer peripheral grinder.

【0020】(S3):スライサーにより最終厚さの2
倍より大なる所定の厚さのウエーハ1に加工する。 (S4):ラップ機によりウエーハ面のスライス歪みを
除去し所定の厚さにする。 (S5):そしてウエーハ1を洗浄又は化学処理による
エッチング(例えば、両面トータルで4μm以下のエッ
チング代)を施す。 (S6):デポジッションと称する、POCl3 等の拡
散源を用いて不純物拡散を行ない、拡散源を所定の濃度
でウエーハ1面内に均等に拡散させる。
(S3): 2 mm of final thickness by slicer
The wafer 1 is processed into a wafer 1 having a predetermined thickness larger than twice. (S4): The slice distortion on the wafer surface is removed by a lapping machine to obtain a predetermined thickness. (S5): Then, the wafer 1 is subjected to etching by cleaning or chemical treatment (for example, an etching allowance of 4 μm or less in total on both sides). (S6): Impurity diffusion is performed using a diffusion source such as POCl 3 called “deposition”, and the diffusion source is uniformly diffused at a predetermined concentration in the surface of the wafer.

【0021】(S7):デポジッション終了後、デポジ
ッションにより形成された、拡散層n+ を所定の深さ
(最大β(本実施形態では200μm))まで熱処理に
より拡散させる。これにより図1(A)に示すように、
ウエーハ1内部の断面構造は、非拡散層n の周囲両面
に不純物が拡散された不純物拡散層n+ を有するウエー
ハ1が形成される。 (S8):スライサーによりウエーハを厚み幅の中央線
に沿って二分割することにより図1(B)及び図3
(B)に示すウエーハ1A,1Bを形成する。
(S7): After the completion of the deposition, the diffusion layer n + formed by the deposition is diffused to a predetermined depth (maximum β (200 μm in this embodiment)) by a heat treatment. As a result, as shown in FIG.
Wafer 1 inside the section structure, wafer 1 having a non-diffusion layer impurity diffusion layer impurity is diffused around both sides of the n-n + is formed. (S8): FIG. 1 (B) and FIG. 3 are obtained by dividing the wafer into two along the center line of the thickness width by a slicer.
The wafers 1A and 1B shown in FIG.

【0022】(S9):図1(C)に示すように機械面
取機により面取り加工とともに、二分割したウエーハ1
A,1Bの外周部をαの厚さ(本実施形態では350μ
m)だけリング状に削除してウエーハ外周部の拡散層n
+ を除去する。これにより、デバイス製造工程中のオー
トドープを抑制できると同時に、前記二分割スライス時
にウエーハ外周縁に欠け等が発生してもこれを容易に修
復し且つ拡散製造工程中に生ずる、ウエーハ外周形状悪
化が修正され、前記不純物拡散層n+ と非拡散層n
二層構造からなる規格口径Rのウエーハ1A,1Bが形
成される。そして図1(B),(C)、図3(B),
(C)に示すように、拡散層n+ 除去と同時に機械面取
機によりウエーハ1A,1Bに第二のオリフラOF2
工を行なう。
(S9): As shown in FIG. 1 (C), the wafer 1 is divided into two parts by chamfering with a mechanical chamfering machine.
The outer peripheral portions of A and 1B have a thickness of α (350 μm in this embodiment).
m) is removed in a ring shape to form a diffusion layer n on the outer periphery of the wafer.
Remove + . This makes it possible to suppress autodoping during the device manufacturing process, and at the same time, to easily repair any chipping or the like at the outer peripheral edge of the wafer at the time of the above-mentioned two-division slicing and to deteriorate the outer peripheral shape of the wafer which occurs during the diffusion manufacturing process. There are modified, the impurity diffusion layer n + a non-diffusion layer n over a two-layer structure consisting of standard diameter R of the wafer 1A, 1B is formed. 1 (B), (C), FIG. 3 (B),
As shown in (C), the second orientation flat OF 2 is applied to the wafers 1A and 1B by a mechanical chamfering machine simultaneously with the removal of the diffusion layer n + .

【0023】(S10):その後、非拡散層n を所定
の厚さ(本実施形態では170μm)にするため、平面
研削機及び研磨機を用い、スライスされた面を加工す
る。
[0023] (S10): Subsequently, (in this embodiment 170 [mu] m) the non-diffusion layer n over a predetermined thickness in order to, using a surface grinding machine and polishing machine, processing the sliced surface.

【0024】かかる実施形態によれば、二分割後、機械
面取機により第二のオリフラOF2のオリフラ加工を行
なうことにより、オリフラOF1、OF2の位置又は数に
制限を受けず、製造が可能となる。
[0024] According to such an embodiment, after the bisected, by performing the second orientation flat processing of the orientation flat OF 2 by a mechanical chamfering machine, without being limited to the position or the number of the orientation flat OF 1, OF 2, prepared Becomes possible.

【0025】次に図1及び図2に基づいて本発明と従来
技術の差異を説明する。図2のように、規格口径のウエ
ーハ1’を拡散処理した後にウエーハ1A’,1B’に
二分割する従来技術では、不純物拡散がウエーハの表裏
両面のみならずウエーハ外周全周に亙って拡散層n+
が、図2(B)及び図6に示すようにウエーハ外周縁部
に存在する。言換えれば非拡散層n の外周表面に露出
しているため、これが原因となり、例えばp型ボロン拡
散や酸化膜形成等のデバイス製造工程中において、オー
トドープと称される品質異常が発生する。
Next, the difference between the present invention and the prior art will be described with reference to FIGS. As shown in FIG. 2, in the conventional technique in which a wafer 1 'having a standard aperture is divided into wafers 1A' and 1B 'after diffusion processing, impurity diffusion is performed not only on both the front and back surfaces of the wafer but also on the entire periphery of the wafer. Layer n +
Exist at the outer peripheral edge of the wafer as shown in FIGS. Because exposed to the outer periphery surface of the words Kaere if non diffusion layer n-, which causes, for example, in the p-type boron diffusion and oxide film device manufacturing process in such form, referred to as autodoping quality abnormality occurs .

【0026】即ち、図2(B)に示す(n+/n)基板
ウエーハを用いて、洗浄工程、酸化膜付け工程、ホトリ
ソグラフ工程、開口工程の後に、ボロン拡散源を使用し
たベース拡散を行なう場合に、図6に示すように、ウエ
ーハ外周部のn+ 拡散層がホトリソグラフ工程後の開口
工程で露出してしまい、ベース拡散工程の熱拡散により
リンがアウトディフュージョンし、ベース部(n のコ
レクタ部)がp型拡散でなくn型の拡散も行なわれてし
まう。(オートドープ)
[0026] That is, by using the (n + / n over) the substrate wafer shown in FIG. 2 (B), the cleaning step, the oxide film with process, photolithography process, after the opening step, the base diffusion using boron diffusion source In this case, as shown in FIG. 6, the n + diffusion layer on the outer peripheral portion of the wafer is exposed in the opening step after the photolithography step, and phosphorus is out-diffused by the thermal diffusion in the base diffusion step, and the base portion ( In this case, the n - type collector portion performs not only p-type diffusion but also n-type diffusion. (Auto dope)

【0027】一方本発明は、予めインゴットの直径を大
きめに設定して拡散製造工程且つ二分割終了後に、ウエ
ーハ1の外周部の拡散層n+ を機械面取機で除去するた
めに、図2(B)及び図6に示すような非拡散層n
外周に拡散層n+ が存在することなく、図1(C)のよ
うな二層構造のウエーハができあがる。従ってかかる方
法で製造したウエーハ1A,1Bを使用して、図5に示
すようにトランジスター等の個別半導体を製造する際
に、このオートドープの発生が抑制できる。
On the other hand, according to the present invention, in order to remove the diffusion layer n + on the outer peripheral portion of the wafer 1 with a mechanical chamfering machine after the diffusion manufacturing step and the completion of the two divisions with the diameter of the ingot set to be relatively large, FIG. (B) and the non-diffusion layer n-without diffusion layer n + is present on the outer periphery such as shown in FIG. 6, Build the wafer having a two-layer structure as shown in FIG. 1 (C). Therefore, when individual semiconductors such as transistors are manufactured as shown in FIG. 5 using the wafers 1A and 1B manufactured by such a method, the occurrence of the auto-doping can be suppressed.

【0028】一方、図4の従来法と、図3の本発明の違
いを説明すると、図4の従来法の場合、第二のオリフラ
OF2 の加工はインゴットの外周研削時に既に加工され
るため、第二オリフラOF2 の位置が第一オリフラOF
1 に対して、時計方向に90°の位置にあるため、拡散
後に二分割を行なった場合、分割された二枚のウエーハ
1A’,1B’のうち、一枚のウエーハ1A’は、第二
オリフラOF2 の位置が第一オリフラOF1 に対し、反
時計方向に90°ずれた位置に形成されてしまい、異な
る仕様の2つのウエーハ1A’,1B’ができあがる。
(図4(B)参照)
On the other hand, the conventional method of FIG. 4, to describe the differences between the present invention of FIG. 3, the conventional method of FIG. 4, for processing the second orientation flat OF 2 is to be already processed when grinding the outer periphery of the ingot , The position of the second orientation flat OF 2 is the first orientation flat OF
In contrast to the above, since the wafer is located 90 ° clockwise, when the wafer is divided into two parts after diffusion, one of the two divided wafers 1A ′ and 1B ′ is the second wafer 1A ′. to position the first orientation flat oF 1 orientation flat oF 2, will be formed at a position shifted 90 ° in a counterclockwise direction, the two wafer 1A of different specifications ', 1B' is completed.
(See FIG. 4B)

【0029】これに対し、本発明の実施形態では第一の
オリフラOF1 の加工は二分割前に行なわれる(図3
(A))が、第二のオリフラOF2 の加工は二分割後に
行なわれる(図3(C))ため、同一仕様のウエーハが
2枚できる。
On the other hand, in the embodiment of the present invention, the processing of the first orientation flat OF 1 is performed before the two divisions (FIG. 3).
(A)) is processed in the second orientation flat OF 2 because performed after bisection (FIG 3 (C)), can two sheets wafers having the same specification.

【0030】[0030]

【発明の効果】以上記載のごとく本発明によれば、二分
割ウエーハスライス技術を適用した場合においてデバイ
ス製造工程中において、オートドープと称される品質異
常を抑制することができ、又前記二分割スライス時にウ
エーハ外周縁に欠け等が発生してもこれを容易に修復で
きるため歩留りが向上する。又請求項2及び3記載の発
明によれば、複数のノッチ又はオリフラを形成する場合
においても二分割ウエーハスライス技術の適用が可能と
なる。
As described above, according to the present invention, when the two-piece wafer slicing technique is applied, it is possible to suppress an abnormal quality called auto-doping during the device manufacturing process. Even if chipping or the like occurs at the outer peripheral edge of the wafer at the time of slicing, it can be easily repaired, so that the yield is improved. According to the second and third aspects of the present invention, the two-piece wafer slicing technique can be applied even when a plurality of notches or orientation flats are formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態に係る拡散ウエーハの製造
手順を示し、特に拡散層と非拡散層の断面構造に着目し
た製造手順を示す。
FIG. 1 shows a manufacturing procedure of a diffusion wafer according to an embodiment of the present invention, particularly showing a manufacturing procedure focusing on a cross-sectional structure of a diffusion layer and a non-diffusion layer.

【図2】 従来技術に係る拡散ウエーハの製造手順を示
し、特に拡散層と非拡散層の断面構造に着目した製造手
順を示す。
FIG. 2 shows a manufacturing procedure of a diffusion wafer according to a conventional technique, and particularly shows a manufacturing procedure focusing on a cross-sectional structure of a diffusion layer and a non-diffusion layer.

【図3】 本発明の実施形態に係る拡散ウエーハの製造
手順を示し、特にオリフラ形成に着目した製造手順を示
す。
FIG. 3 shows a manufacturing procedure of a diffusion wafer according to an embodiment of the present invention, and particularly shows a manufacturing procedure focusing on the formation of an orientation flat.

【図4】 従来技術に係る拡散ウエーハの製造手順を示
し、特にオリフラ形成に着目した製造手順を示す。
FIG. 4 shows a manufacturing procedure of a diffusion wafer according to the prior art, and particularly shows a manufacturing procedure focusing on the formation of an orientation flat.

【図5】 本発明の実施形態に係る拡散ウエーハを用い
たベース拡散におけるウエーハの断面構造を示す。
FIG. 5 shows a cross-sectional structure of a wafer in base diffusion using a diffusion wafer according to an embodiment of the present invention.

【図6】 従来技術に係る拡散ウエーハを用いたベース
拡散におけるウエーハの断面構造を示す。
FIG. 6 shows a cross-sectional structure of a wafer in base diffusion using a diffusion wafer according to the prior art.

【図7】 本発明の実施形態に係る拡散ウエーハの製造
手順を示すフローチャート図である。
FIG. 7 is a flowchart illustrating a procedure for manufacturing a diffusion wafer according to the embodiment of the present invention.

【図8】 従来技術に係る拡散ウエーハの製造手順を示
すフローチャート図である。
FIG. 8 is a flowchart showing a procedure for manufacturing a diffusion wafer according to the conventional technique.

【符号の説明】[Explanation of symbols]

1、1’ 二分割前のウエーハ 1A、1B、1A’、1B’ 二分割後のウエーハ OF1 第一のオリフラ OF2 第二のオリフラ n+ 拡散層 n- 非拡散層1, 1 'Wafer before splitting 1A, 1B, 1A', 1B 'Wafer after splitting OF 1 First orientation flat OF 2 Second orientation flat n + Diffusion layer n - Non-diffusion layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 正三郎 東京都千代田区丸の内一丁目4番2号 信越半導体株式会社内 (72)発明者 市村 勝己 東京都千代田区丸の内一丁目4番2号 信越半導体株式会社内 (58)調査した分野(Int.Cl.6,DB名) H01L 21/02 H01L 21/223 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shozaburo Goto 1-4-2 Marunouchi, Chiyoda-ku, Tokyo Shin-Etsu Semiconductor Co., Ltd. (72) Katsumi Ichimura 1-4-2 Marunouchi, Chiyoda-ku, Tokyo Shin-Etsu (58) Investigated field (Int.Cl. 6 , DB name) H01L 21/02 H01L 21/223

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 両面に不純物が拡散された不純物拡散層
を有するウエーハを厚み幅の中央線に沿って二分割する
ことにより前記不純物拡散層と非拡散層からなるウエー
ハを形成してなる拡散ウエーハの製造方法において、 規格口径より僅かに大なる口径のウエーハの全表面に不
純物拡散を行なった後、前記二分割を行ない、該二分割
したウエーハ外周部を除去して前記不純物拡散層と非拡
散層からなる規格口径のウエーハを形成することを特徴
とする拡散ウエーハの製造方法。
1. A diffusion wafer formed by dividing a wafer having an impurity diffusion layer in which impurities are diffused on both sides along a center line of a thickness width into a wafer including the impurity diffusion layer and a non-diffusion layer. In the manufacturing method, the impurity diffusion is performed on the entire surface of a wafer having a diameter slightly larger than the standard diameter, and then the two divisions are performed. A method for producing a diffusion wafer, comprising forming a wafer having a standard diameter consisting of layers.
【請求項2】 前記二分割したウエーハ外周部の除去工
程は少なくとも一つのノッチ若しくはオリエンテーショ
ンフラット(以下オリフラという)を形成する工程を有
することを特徴とする請求項1記載の拡散ウエーハの製
造方法。
2. The method for manufacturing a diffusion wafer according to claim 1, wherein the step of removing an outer peripheral portion of the divided wafer includes a step of forming at least one notch or an orientation flat (hereinafter, referred to as an orientation flat).
【請求項3】 第一のノッチ又はオリフラを有し規格口
径よりも僅かに大なる口径のウエーハを準備し、該ウエ
ーハの全表面に不純物拡散を行なった後、ウエーハの厚
み幅の中央線に沿って二分割することにより得られる2
枚の拡散ウエーハの外周部を除去する工程と、該拡散ウ
エーハそれぞれの同一位置に少なくとも一つの他のノッ
チ又はオリフラを形成する工程とを有することを特徴と
する拡散ウエーハの製造方法。
3. A wafer having a first notch or orientation flat and having a diameter slightly larger than a standard diameter is prepared, and impurities are diffused to the entire surface of the wafer. 2 obtained by dividing into two
A method for manufacturing a diffusion wafer, comprising: a step of removing an outer peripheral portion of a plurality of diffusion wafers; and a step of forming at least one other notch or orientation flat at the same position on each of the diffusion wafers.
【請求項4】 前記規格口径より僅かに大なる口径が、
規格口径に少なくとも前記不純物拡散層の厚さの2倍の
厚さを加えた口径であることを特徴とする請求項1乃至
3記載の拡散ウエーハの製造方法。
4. An aperture slightly larger than the standard aperture,
4. The method for producing a diffusion wafer according to claim 1, wherein the diameter is a diameter obtained by adding at least twice the thickness of the impurity diffusion layer to the standard diameter.
【請求項5】 前記ウエーハ外周部の除去工程は機械面
取り機によりウエーハ面取り加工とともに行なうことを
特徴とする請求項1乃至3記載の拡散ウエーハの製造方
法。
5. The step of removing the outer peripheral portion of the wafer is performed on a mechanical surface.
4. The method for producing a diffusion wafer according to claim 1, wherein the method is performed together with wafer chamfering by a chamfering machine .
【請求項6】 不純物拡散層と非拡散層とがウエーハの
厚さ方向に層構造を形成してなる拡散ウエーハであっ
て、該拡散層と非拡散層の境界がウエーハ面取り部分に
形成されていることを特徴とする拡散ウエーハ。
6. A diffusion wafer in which an impurity diffusion layer and a non-diffusion layer form a layer structure in a thickness direction of the wafer, wherein a boundary between the diffusion layer and the non-diffusion layer is formed in a chamfered portion of the wafer. Diffusion wafer characterized in that:
JP10098495A 1998-03-26 1998-03-26 Diffusion wafer manufacturing method and diffusion wafer Expired - Lifetime JP2915893B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10098495A JP2915893B1 (en) 1998-03-26 1998-03-26 Diffusion wafer manufacturing method and diffusion wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10098495A JP2915893B1 (en) 1998-03-26 1998-03-26 Diffusion wafer manufacturing method and diffusion wafer

Publications (2)

Publication Number Publication Date
JP2915893B1 true JP2915893B1 (en) 1999-07-05
JPH11283891A JPH11283891A (en) 1999-10-15

Family

ID=14221235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10098495A Expired - Lifetime JP2915893B1 (en) 1998-03-26 1998-03-26 Diffusion wafer manufacturing method and diffusion wafer

Country Status (1)

Country Link
JP (1) JP2915893B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222746A (en) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd Nitride semiconductor wafer and its manufacturing method
JP2004158526A (en) * 2002-11-05 2004-06-03 Toshiba Ceramics Co Ltd Substrate for discrete element and its manufacturing method

Also Published As

Publication number Publication date
JPH11283891A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
US5227339A (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
US4925809A (en) Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JP3534207B2 (en) Manufacturing method of semiconductor wafer
US5045505A (en) Method of processing substrate for a beveled semiconductor device
JP3274190B2 (en) Method for manufacturing semiconductor epitaxial substrate
US5420064A (en) Method of manufacturing a dielectric isolation substrate
JP2001139399A (en) Method of producing silicon epitaxial wafer and silicon epitaxial wafer
JPH10106955A (en) Method and device of manufacturing semiconductor substrate
JP2915893B1 (en) Diffusion wafer manufacturing method and diffusion wafer
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
JPH0414811A (en) Silicon single-crystal substrate
JP3839102B2 (en) Manufacturing method of semiconductor wafer
JP4287913B2 (en) Silicon wafer manufacturing method
JP2000021778A (en) Method for epitaxial growth
JPH04226031A (en) Manufacture of semiconductor wafer and semiconductor device
JP2003142405A (en) Method for manufacturing semiconductor substrate
JP2796657B2 (en) Manufacturing method of semiconductor wafer
JP5314883B2 (en) Diffusion wafer manufacturing method
JPS6312376B2 (en)
JPS5840337B2 (en) Manufacturing method of semiconductor integrated circuit
JPS61144831A (en) Manufacture of semiconductor device
JPH10247629A (en) Manufacture of semiconductor wafer, semiconductor wafer and solar cell using the semiconductor wafer
JP2024052878A (en) SOI wafer
JP2005259859A (en) Diffusion wafer and its manufacturing method
CN117374000A (en) Manufacturing process of high-performance rectifying tube chip

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term