JP2911096B2 - 電力制御回路 - Google Patents
電力制御回路Info
- Publication number
- JP2911096B2 JP2911096B2 JP6038353A JP3835394A JP2911096B2 JP 2911096 B2 JP2911096 B2 JP 2911096B2 JP 6038353 A JP6038353 A JP 6038353A JP 3835394 A JP3835394 A JP 3835394A JP 2911096 B2 JP2911096 B2 JP 2911096B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- power supply
- full
- power
- heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Resistance Heating (AREA)
- Cookers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気調理器に適用され
る電力制御回路に関するものである。
る電力制御回路に関するものである。
【０００２】
【従来の技術】従来、電気調理器、例えば、ＩＨ炊飯器
（内鍋を誘導加熱するもの）では、内鍋を誘導加熱する
ための誘導加熱コイルの外、炊飯終了後の保温用に利用
される胴ヒータ及び蓋ヒータが設けられており、これら
は図３に示すような電力制御回路により通電制御される
ようになっている。
（内鍋を誘導加熱するもの）では、内鍋を誘導加熱する
ための誘導加熱コイルの外、炊飯終了後の保温用に利用
される胴ヒータ及び蓋ヒータが設けられており、これら
は図３に示すような電力制御回路により通電制御される
ようになっている。
【０００３】すなわち、この電力制御回路では、交流電
源１には３端子双方向サイリスタ２ａ，２ｂを介して胴
ヒータ３及び蓋ヒータ４、さらにはＤＣ電源５及び全波
整流回路６がそれぞれ並列接続されている。前記各３端
子双方向サイリスタ２ａ，２ｂのゲートにはフォトカプ
ラ７ａ，７ｂがそれぞれ接続され、各フォトカプラ７
ａ，７ｂはＣＰＵ（中央演算装置）８からの制御信号に
よって駆動するようになっている。
源１には３端子双方向サイリスタ２ａ，２ｂを介して胴
ヒータ３及び蓋ヒータ４、さらにはＤＣ電源５及び全波
整流回路６がそれぞれ並列接続されている。前記各３端
子双方向サイリスタ２ａ，２ｂのゲートにはフォトカプ
ラ７ａ，７ｂがそれぞれ接続され、各フォトカプラ７
ａ，７ｂはＣＰＵ（中央演算装置）８からの制御信号に
よって駆動するようになっている。
【０００４】前記全波整流回路６にはインバータ部９が
接続されている。このインバータ部９は、コイルＬ1及
びコンデンサＣ1からなる平滑回路１０と、誘導加熱コ
イルＬ2及びコンデンサＣ2からなる共振回路１１と、Ｉ
ＧＢＴ１２とからなり、誘導加熱コイルＬ2は、ＩＧＢ
Ｔ１２がオン・オフすることにより高周波が発生し、図
示しない内鍋を誘導加熱するようになっている。
接続されている。このインバータ部９は、コイルＬ1及
びコンデンサＣ1からなる平滑回路１０と、誘導加熱コ
イルＬ2及びコンデンサＣ2からなる共振回路１１と、Ｉ
ＧＢＴ１２とからなり、誘導加熱コイルＬ2は、ＩＧＢ
Ｔ１２がオン・オフすることにより高周波が発生し、図
示しない内鍋を誘導加熱するようになっている。
【０００５】前記ＩＧＢＴ１２のベースには制御回路部
１３が接続されている。この制御回路部１３は、ＣＰＵ
８とＩＨ制御回路１４からなり、ＩＨ制御回路１４はＣ
ＰＵ８からの制御信号により駆動して前記ＩＧＢＴ１２
をオン・オフ制御する。なお、前記ＣＰＵ８及びＩＨ制
御回路１４には、ＤＣ電源１５から直流信号が入力され
るようになっている。
１３が接続されている。この制御回路部１３は、ＣＰＵ
８とＩＨ制御回路１４からなり、ＩＨ制御回路１４はＣ
ＰＵ８からの制御信号により駆動して前記ＩＧＢＴ１２
をオン・オフ制御する。なお、前記ＣＰＵ８及びＩＨ制
御回路１４には、ＤＣ電源１５から直流信号が入力され
るようになっている。
【０００６】前記電力制御回路では、交流電源１は、前
述のように、誘導加熱コイルＬ2に於ける高周波の発生
と、胴ヒータ３及び蓋ヒータ４への通電による発熱とに
利用される。胴ヒータ３及び蓋ヒータ４の発熱は、３端
子双方向サイリスタ２ａ，２ｂがターンオン・ターンオ
フすることにより制御される。
述のように、誘導加熱コイルＬ2に於ける高周波の発生
と、胴ヒータ３及び蓋ヒータ４への通電による発熱とに
利用される。胴ヒータ３及び蓋ヒータ４の発熱は、３端
子双方向サイリスタ２ａ，２ｂがターンオン・ターンオ
フすることにより制御される。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の電力制御回路では、ヒータ３，４に通電するための
交流電源１とＣＰＵ８を駆動するためのＤＣ電圧との間
には大きな電圧差があるため（交流電圧の最大値が１４
０Ｖであるのに対し、ＤＣ電源から出力される直流電圧
は５Ｖである。）、３端子双方向サイリスタ２ａ，２ｂ
をターンオン・ターンオフさせるために、直接ＣＰＵ８
からの制御信号を利用できない。すなわち、交流電源１
からの高電圧がＣＰＵ８の出力端子に印加される結果、
ＣＰＵ８を破壊させるという問題がある。このため、Ｃ
ＰＵ８と３端子双方向サイリスタ２ａ，２ｂとの間にフ
ォトカプラ７ａ，７ｂを配設することにより、交流電源
１とＤＣ電源５とを絶縁しなければならないが、このフ
ォトカプラ７ａ，７ｂは高価なものである上、３端子双
方向サイリスタ２ａ，２ｂの駆動用に前記ＤＣ電源５と
は別のＤＣ電源１５が必要であるという新たな問題が発
生する。そこで、本発明は前記問題点に鑑み、フォトカ
プラ、新たなＤＣ電源を必要とすることなく安価な電力
制御回路を提供することを目的とする。
来の電力制御回路では、ヒータ３，４に通電するための
交流電源１とＣＰＵ８を駆動するためのＤＣ電圧との間
には大きな電圧差があるため（交流電圧の最大値が１４
０Ｖであるのに対し、ＤＣ電源から出力される直流電圧
は５Ｖである。）、３端子双方向サイリスタ２ａ，２ｂ
をターンオン・ターンオフさせるために、直接ＣＰＵ８
からの制御信号を利用できない。すなわち、交流電源１
からの高電圧がＣＰＵ８の出力端子に印加される結果、
ＣＰＵ８を破壊させるという問題がある。このため、Ｃ
ＰＵ８と３端子双方向サイリスタ２ａ，２ｂとの間にフ
ォトカプラ７ａ，７ｂを配設することにより、交流電源
１とＤＣ電源５とを絶縁しなければならないが、このフ
ォトカプラ７ａ，７ｂは高価なものである上、３端子双
方向サイリスタ２ａ，２ｂの駆動用に前記ＤＣ電源５と
は別のＤＣ電源１５が必要であるという新たな問題が発
生する。そこで、本発明は前記問題点に鑑み、フォトカ
プラ、新たなＤＣ電源を必要とすることなく安価な電力
制御回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、請求項１に記載の発明では、交流電源と、該交流電
源からの供給電力により発熱するヒータと、交流電源か
らヒータへの電力制御を行なう３端子双方向サイリスタ
と、該３端子双方向サイリスタのゲートに接続された制
御回路とを備えた電力制御装置において、前記各３端子
双方向サイリスタのゲートと制御回路との間にコンデン
サを接続したものである。
め、請求項１に記載の発明では、交流電源と、該交流電
源からの供給電力により発熱するヒータと、交流電源か
らヒータへの電力制御を行なう３端子双方向サイリスタ
と、該３端子双方向サイリスタのゲートに接続された制
御回路とを備えた電力制御装置において、前記各３端子
双方向サイリスタのゲートと制御回路との間にコンデン
サを接続したものである。
【０００９】また、請求項２に記載の発明では、前記コ
ンデンサに抵抗を並列接続したものである。さらに、請
求項３に記載の発明では、前記ヒータ、３端子双方向サ
イリスタ及び制御回路を一対設け、各３端子双方向サイ
リスタのＴ1端子を前記交流電源の異なる端子にそれぞ
れ接続したものである。さらにまた、請求項４に記載の
発明では、前記交流電源からの交流を全波整流する全波
整流回路を備え、該全波整流回路からの全波整流電圧の
瞬時値からゼロクロスを検出するゼロクロス検出手段を
設けたものである。
ンデンサに抵抗を並列接続したものである。さらに、請
求項３に記載の発明では、前記ヒータ、３端子双方向サ
イリスタ及び制御回路を一対設け、各３端子双方向サイ
リスタのＴ1端子を前記交流電源の異なる端子にそれぞ
れ接続したものである。さらにまた、請求項４に記載の
発明では、前記交流電源からの交流を全波整流する全波
整流回路を備え、該全波整流回路からの全波整流電圧の
瞬時値からゼロクロスを検出するゼロクロス検出手段を
設けたものである。
【００１０】
【作用】前記請求項１に記載の発明の構成によれば、制
御回路から３端子双方向サイリスタのゲートには所定パ
ルス幅のゲートトリガ電流が通電される。３端子双方向
サイリスタはこのゲートトリガ電流に基づいてターンオ
ン・ターンオフし、交流電源からヒータに通電する。こ
の場合、交流電源と制御回路とはコンデンサによって絶
縁され、交流電圧が制御回路に印加されることはない。
御回路から３端子双方向サイリスタのゲートには所定パ
ルス幅のゲートトリガ電流が通電される。３端子双方向
サイリスタはこのゲートトリガ電流に基づいてターンオ
ン・ターンオフし、交流電源からヒータに通電する。こ
の場合、交流電源と制御回路とはコンデンサによって絶
縁され、交流電圧が制御回路に印加されることはない。
【００１１】また、前記請求項２に記載の発明の構成に
よれば、コンデンサに並列接続した抵抗が、交流電源か
らの低周波成分をディスチャージする。さらに、前記請
求項３に記載の発明の構成によれば、各３端子双方向サ
イリスタのＴ1端子が交流電源の異なる端子にそれぞれ
接続されることにより、全波整流回路からの全波整流電
圧のゼロクロス付近の電圧の上昇を均一化する。さらに
また、前記請求項４に記載の発明の構成によれば、ゼロ
クロス検出手段は、全波整流電圧の瞬時値が所定値に低
下した時点から所定時間経過後をゼロクロスとして検出
する。
よれば、コンデンサに並列接続した抵抗が、交流電源か
らの低周波成分をディスチャージする。さらに、前記請
求項３に記載の発明の構成によれば、各３端子双方向サ
イリスタのＴ1端子が交流電源の異なる端子にそれぞれ
接続されることにより、全波整流回路からの全波整流電
圧のゼロクロス付近の電圧の上昇を均一化する。さらに
また、前記請求項４に記載の発明の構成によれば、ゼロ
クロス検出手段は、全波整流電圧の瞬時値が所定値に低
下した時点から所定時間経過後をゼロクロスとして検出
する。
【００１２】
【実施例】以下、本発明の実施例を添付図面に従って説
明する。図１において、交流電源２１には全波整流回路
２２を介してコイルＬ11及びコンデンサＣ11からなる平
滑回路２３と、誘導加熱コイルＬ12及びコンデンサＣ12
からなる共振回路２４が直列接続されている。前記誘導
加熱コイルＬ12にはＩＧＢＴ２５のコレクタが接続さ
れ、ＩＨ制御回路２６からの制御信号に基づいてＩＧＢ
Ｔ２５がオン・オフすることにより、誘導加熱コイルＬ
12には高周波が発生する。そして、誘導加熱コイルＬ12
から発生した高周波により、図示しない内鍋等が誘導加
熱される。
明する。図１において、交流電源２１には全波整流回路
２２を介してコイルＬ11及びコンデンサＣ11からなる平
滑回路２３と、誘導加熱コイルＬ12及びコンデンサＣ12
からなる共振回路２４が直列接続されている。前記誘導
加熱コイルＬ12にはＩＧＢＴ２５のコレクタが接続さ
れ、ＩＨ制御回路２６からの制御信号に基づいてＩＧＢ
Ｔ２５がオン・オフすることにより、誘導加熱コイルＬ
12には高周波が発生する。そして、誘導加熱コイルＬ12
から発生した高周波により、図示しない内鍋等が誘導加
熱される。
【００１３】また、前記交流電源２１には一対のヒータ
２７，２８がそれぞれ３端子双方向サイリスタ２９ａ，
２９ｂを介して並列接続されている。詳しくは、３端子
双方向サイリスタ２９ａのＴ1端子が交流電源２１のＢ
相に、３端子双方向サイリスタ２９ｂのＴ1端子が交流
電源２１のＡ相にそれぞれ接続されている。３端子双方
向サイリスタ２９ａ，２９ｂのゲートには、抵抗Ｒa及
びコンデンサＣaからなる微分回路３０ａと、抵抗Ｒb及
びコンデンサＣbからなる微分回路３０ｂとがそれぞれ
接続され、コンデンサＣa，Ｃbにより交流電源２１とＣ
ＰＵ３１とは絶縁状態に維持されている。各コンデンサ
Ｃa，Ｃbには抵抗Ｒ11，Ｒ12がそれぞれ並列接続され、
後述するゼロクロス部分での電圧上昇を小さくすること
ができる。前記各微分回路３０ａ，３０ｂには、トラン
ジスタＴｒa，Ｔｒbのコレクタがそれぞれ接続されてお
り、トランジスタＴｒa，Ｔｒbのエミッタはそれぞれ接
地され、ベースにはＣＰＵ３１の出力端子がそれぞれ接
続されている。
２７，２８がそれぞれ３端子双方向サイリスタ２９ａ，
２９ｂを介して並列接続されている。詳しくは、３端子
双方向サイリスタ２９ａのＴ1端子が交流電源２１のＢ
相に、３端子双方向サイリスタ２９ｂのＴ1端子が交流
電源２１のＡ相にそれぞれ接続されている。３端子双方
向サイリスタ２９ａ，２９ｂのゲートには、抵抗Ｒa及
びコンデンサＣaからなる微分回路３０ａと、抵抗Ｒb及
びコンデンサＣbからなる微分回路３０ｂとがそれぞれ
接続され、コンデンサＣa，Ｃbにより交流電源２１とＣ
ＰＵ３１とは絶縁状態に維持されている。各コンデンサ
Ｃa，Ｃbには抵抗Ｒ11，Ｒ12がそれぞれ並列接続され、
後述するゼロクロス部分での電圧上昇を小さくすること
ができる。前記各微分回路３０ａ，３０ｂには、トラン
ジスタＴｒa，Ｔｒbのコレクタがそれぞれ接続されてお
り、トランジスタＴｒa，Ｔｒbのエミッタはそれぞれ接
地され、ベースにはＣＰＵ３１の出力端子がそれぞれ接
続されている。
【００１４】なお、前記ＣＰＵ３１、トランジスタＴｒ
のコレクタ及びＩＨ制御回路２６にはＤＣ電源３２から
直流が供給されるようになっている。このＤＣ電源３２
はＣＰＵ３１等の駆動に十分な約５Ｖの低電圧を供給す
るものである。
のコレクタ及びＩＨ制御回路２６にはＤＣ電源３２から
直流が供給されるようになっている。このＤＣ電源３２
はＣＰＵ３１等の駆動に十分な約５Ｖの低電圧を供給す
るものである。
【００１５】前記構成からなる電力制御回路は、例え
ば、電気炊飯器に適用される。すなわち、誘導加熱コイ
ルＬ12を図示しない内鍋を誘導加熱するために使用し、
一方のヒータ２７を内鍋保温用の胴ヒータ、他方のヒー
タ２８を蓋体加熱用の蓋ヒータとして使用する。
ば、電気炊飯器に適用される。すなわち、誘導加熱コイ
ルＬ12を図示しない内鍋を誘導加熱するために使用し、
一方のヒータ２７を内鍋保温用の胴ヒータ、他方のヒー
タ２８を蓋体加熱用の蓋ヒータとして使用する。
【００１６】前記電力制御回路では、図示しない電源ス
イッチをオン状態とすれば、交流電源２１からの交流電
圧が全波整流回路２２で全波整流され、平滑回路２３を
介して共振回路２４に供給される。また、ＣＰＵ３１か
らの制御信号に基づいてＩＧＢＴ２５が高速でオン・オ
フすることにより、前記共振回路２４を構成する誘導加
熱コイルＬ12から高周波が発生する。これにより、内鍋
が誘導加熱され、炊飯が行なわれる。
イッチをオン状態とすれば、交流電源２１からの交流電
圧が全波整流回路２２で全波整流され、平滑回路２３を
介して共振回路２４に供給される。また、ＣＰＵ３１か
らの制御信号に基づいてＩＧＢＴ２５が高速でオン・オ
フすることにより、前記共振回路２４を構成する誘導加
熱コイルＬ12から高周波が発生する。これにより、内鍋
が誘導加熱され、炊飯が行なわれる。
【００１７】次に、炊飯が終了すれば、前記誘導加熱コ
イルＬ12への通電は停止されるが、各ヒータ２７，２８
への通電は継続される。この場合、ＣＰＵ３１から３端
子双方向サイリスタ２９のゲートにはゲートトリガ電流
を通電するが、そのタイミングは全波整流回路２２から
の全波整流電圧に基づいて決定する。すなわち、ＣＰＵ
３１では、全波整流回路２２から全波整流電圧を取り入
れ、そのゼロクロスを算出する。
イルＬ12への通電は停止されるが、各ヒータ２７，２８
への通電は継続される。この場合、ＣＰＵ３１から３端
子双方向サイリスタ２９のゲートにはゲートトリガ電流
を通電するが、そのタイミングは全波整流回路２２から
の全波整流電圧に基づいて決定する。すなわち、ＣＰＵ
３１では、全波整流回路２２から全波整流電圧を取り入
れ、そのゼロクロスを算出する。
【００１８】ところで、前述のように接続したコンデン
サＣa又はＣbは全波整流回路２２に図１中点線で示すよ
うに接続したのと同じことになる。このため、各３端子
双方向サイリスタ２９ａ，２９ｂのＴ1端子を交流電源
１の同相（Ａ相又はＢ相のいずれか一方）に接続した場
合、全波整流波形は図２（ａ）に示すようになり、１つ
おきにゼロクロス付近で電圧が重畳して高く平滑化さ
れ、ゼロクロスを検出することが困難となる。そこで、
本実施例では、前述のように、３端子双方向サイリスタ
２９のＴ1端子を交流電源２１の異なる端子に接続する
ことにより、全波整流波形のゼロクロス部分での電圧上
昇を図２（ｂ）に示すように分散させ（図２（ａ）中、
上昇電圧をＡとした場合、図２（ｂ）では上昇電圧はＡ
／２となる。）、ゼロクロスを検出しやすくしている。
サＣa又はＣbは全波整流回路２２に図１中点線で示すよ
うに接続したのと同じことになる。このため、各３端子
双方向サイリスタ２９ａ，２９ｂのＴ1端子を交流電源
１の同相（Ａ相又はＢ相のいずれか一方）に接続した場
合、全波整流波形は図２（ａ）に示すようになり、１つ
おきにゼロクロス付近で電圧が重畳して高く平滑化さ
れ、ゼロクロスを検出することが困難となる。そこで、
本実施例では、前述のように、３端子双方向サイリスタ
２９のＴ1端子を交流電源２１の異なる端子に接続する
ことにより、全波整流波形のゼロクロス部分での電圧上
昇を図２（ｂ）に示すように分散させ（図２（ａ）中、
上昇電圧をＡとした場合、図２（ｂ）では上昇電圧はＡ
／２となる。）、ゼロクロスを検出しやすくしている。
【００１９】また、前記コンデンサＣa，Ｃbで平滑化さ
れた電圧からより正確にゼロクロスを検出するために、
全波整流回路２２からＣＰＵ３１に入力される全波整流
電圧が、その最小値に対して若干大きめの電圧値（設定
電圧値）となった時点を検出し、ゼロクロスを算出す
る。具体的には、予め全波整流電圧が低下して設定電圧
値となってからゼロクロスするまでの時間（設定時間）
を決めておき、前記設定電圧値を検出してから設定時間
経過後をゼロクロスとする。
れた電圧からより正確にゼロクロスを検出するために、
全波整流回路２２からＣＰＵ３１に入力される全波整流
電圧が、その最小値に対して若干大きめの電圧値（設定
電圧値）となった時点を検出し、ゼロクロスを算出す
る。具体的には、予め全波整流電圧が低下して設定電圧
値となってからゼロクロスするまでの時間（設定時間）
を決めておき、前記設定電圧値を検出してから設定時間
経過後をゼロクロスとする。
【００２０】このようにして、全波整流回路２２からの
入力信号に基づいてゼロクロスが検出されれば、ＣＰＵ
３１は、その検出信号に基づいて各トランジスタＴ
ｒa，Ｔｒbをオン・オフ制御する。これにより、微分回
路３０ａ，３０ｂには、前記各トランジスタＴｒa，Ｔ
ｒbのベースに入力したパルス信号とは逆波形のパルス
信号がそれぞれ入力され、このパルス信号に対応して各
３端子双方向サイリスタ２９ａ，２９ｂにはインパルス
状のゲートトリガ電流がそれぞれ通電される。そして、
各３端子双方向サイリスタ２９ａ，２９ｂが、前記トラ
ンジスタＴｒa，Ｔｒbに対応してターンオン及びターン
オフすることになり、交流電源２１からヒータ２７，２
８への電力制御がなされる。
入力信号に基づいてゼロクロスが検出されれば、ＣＰＵ
３１は、その検出信号に基づいて各トランジスタＴ
ｒa，Ｔｒbをオン・オフ制御する。これにより、微分回
路３０ａ，３０ｂには、前記各トランジスタＴｒa，Ｔ
ｒbのベースに入力したパルス信号とは逆波形のパルス
信号がそれぞれ入力され、このパルス信号に対応して各
３端子双方向サイリスタ２９ａ，２９ｂにはインパルス
状のゲートトリガ電流がそれぞれ通電される。そして、
各３端子双方向サイリスタ２９ａ，２９ｂが、前記トラ
ンジスタＴｒa，Ｔｒbに対応してターンオン及びターン
オフすることになり、交流電源２１からヒータ２７，２
８への電力制御がなされる。
【００２１】なお、前記実施例では、一対のヒータ２
７，２８を設ける場合について説明したが、１つあるい
は３つ以上であっても適用可能である。また、コンデン
サＣa，Ｃbにそれぞれ並列接続した抵抗Ｒa，Ｒbはヒー
タが単一であれば必要でない。さらに、ゼロクロスの検
出は、本願電力制御回路をＩＨ調理器に適用する場合に
のみ必要であり、他の電気調理器では必ずしも必要でな
い。
７，２８を設ける場合について説明したが、１つあるい
は３つ以上であっても適用可能である。また、コンデン
サＣa，Ｃbにそれぞれ並列接続した抵抗Ｒa，Ｒbはヒー
タが単一であれば必要でない。さらに、ゼロクロスの検
出は、本願電力制御回路をＩＨ調理器に適用する場合に
のみ必要であり、他の電気調理器では必ずしも必要でな
い。
【００２２】
【発明の効果】以上の説明から明らかなように、請求項
１に記載の発明に係る電力制御回路によれば、３端子双
方向サイリスタのゲートと制御回路との間にコンデンサ
を接続するようにしたので、従来のようなフォトカプ
ラ、ＤＣ電源等の高価な部品が不要となり、安価に交流
電源と制御回路との絶縁を図ることができる。
１に記載の発明に係る電力制御回路によれば、３端子双
方向サイリスタのゲートと制御回路との間にコンデンサ
を接続するようにしたので、従来のようなフォトカプ
ラ、ＤＣ電源等の高価な部品が不要となり、安価に交流
電源と制御回路との絶縁を図ることができる。
【００２３】また、請求項２に記載の発明に係る電力制
御回路によれば、前記コンデンサに抵抗を並列接続した
ので、ゼロクロス部分での電圧上昇分がこれでディスチ
ャージされ、小さく抑えることができ、ヒータの数が３
つ以上の場合に有効である。
御回路によれば、前記コンデンサに抵抗を並列接続した
ので、ゼロクロス部分での電圧上昇分がこれでディスチ
ャージされ、小さく抑えることができ、ヒータの数が３
つ以上の場合に有効である。
【００２４】さらに、請求項３に記載の発明に係る電力
制御回路によれば、３端子双方向サイリスタのＴ1端子
を交流電源の異なる端子にそれぞれ接続したので、全波
整流回路での全波整流波形がゼロクロス部分で重畳して
平滑化されることがなく、ゼロクロスの検出が容易とな
る。
制御回路によれば、３端子双方向サイリスタのＴ1端子
を交流電源の異なる端子にそれぞれ接続したので、全波
整流回路での全波整流波形がゼロクロス部分で重畳して
平滑化されることがなく、ゼロクロスの検出が容易とな
る。
【００２５】さらにまた、請求項４に記載の発明に係る
電力制御回路によれば、前記ゼロクロスの検出をゼロク
ロス検出手段により行なうようにしたので、より正確な
検出が可能となり、ヒータでの電力制御を適切に行わせ
ることができる。
電力制御回路によれば、前記ゼロクロスの検出をゼロク
ロス検出手段により行なうようにしたので、より正確な
検出が可能となり、ヒータでの電力制御を適切に行わせ
ることができる。
【図１】 本実施例に係る電力制御回路を示す回路図で
ある。
ある。
【図２】 （ａ）は、図１の全波整流回路で変換された
全波整流波形を示すグラフであり、（ｂ）は、各３端子
双方向サイリスタのＴ1端子を交流電源の同一端子に接
続した場合の全波整流回路で変換された全波整流波形を
示すグラフである。
全波整流波形を示すグラフであり、（ｂ）は、各３端子
双方向サイリスタのＴ1端子を交流電源の同一端子に接
続した場合の全波整流回路で変換された全波整流波形を
示すグラフである。
【図３】 従来例に係る電力制御回路を示す回路図であ
る。
る。
２１…交流電源、２６…ＩＨ制御回路、２７，２８…ヒ
ータ、２９ａ，２９ｂ…３端子双方向サイリスタ、３１
…ＣＰＵ、Ｃa，Ｃb…コンデンサ。
ータ、２９ａ，２９ｂ…３端子双方向サイリスタ、３１
…ＣＰＵ、Ｃa，Ｃb…コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−290965（ＪＰ，Ａ) 特開 平１−272083（ＪＰ，Ａ) 特開 平１−265479（ＪＰ，Ａ) 特開 平４−332491（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05B 3/00 H05B 6/12
Claims (4)
- 【請求項１】 交流電源と、該交流電源からの供給電力
により発熱するヒータと、交流電源からヒータへの電力
制御を行なう３端子双方向サイリスタと、該３端子双方
向サイリスタのゲートに接続された制御回路とを備えた
電力制御装置において、前記各３端子双方向サイリスタ
のゲートと制御回路との間にコンデンサを接続したこと
を特徴とする電力制御回路。 - 【請求項２】 前記コンデンサに抵抗を並列接続したこ
とを特徴とする請求項１に記載の電力制御回路。 - 【請求項３】 前記ヒータ、３端子双方向サイリスタ及
び制御回路を一対設け、各３端子双方向サイリスタのＴ
1端子を前記交流電源の異なる端子にそれぞれ接続した
ことを特徴とする請求項１又は２のいずれか一方に記載
の電力制御回路。 - 【請求項４】 前記交流電源からの交流を全波整流する
全波整流回路を備え、該全波整流回路からの全波整流電
圧の瞬時値からゼロクロスを検出するゼロクロス検出手
段を設けたことを特徴とする請求項１ないし３のいずれ
か１つに記載の電力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038353A JP2911096B2 (ja) | 1994-03-09 | 1994-03-09 | 電力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038353A JP2911096B2 (ja) | 1994-03-09 | 1994-03-09 | 電力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249481A JPH07249481A (ja) | 1995-09-26 |
| JP2911096B2 true JP2911096B2 (ja) | 1999-06-23 |
Family
ID=12522923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6038353A Expired - Fee Related JP2911096B2 (ja) | 1994-03-09 | 1994-03-09 | 電力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911096B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106370508B (zh) * | 2016-09-28 | 2023-05-12 | 北京东航科仪仪器有限公司 | 一种cod消解仪 |
-
1994
- 1994-03-09 JP JP6038353A patent/JP2911096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07249481A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473732A (en) | Power circuit for induction cooking | |
| JPH01246787A (ja) | 調理器 | |
| KR100629334B1 (ko) | 유도가열 조리기기 및 그 동작방법 | |
| US4595814A (en) | Induction heating apparatus utilizing output energy for powering switching operation | |
| JP2911096B2 (ja) | 電力制御回路 | |
| JP3014181B2 (ja) | 誘導加熱調理器の温度検出装置 | |
| JP2811609B2 (ja) | 誘導加熱調理器の鍋検知装置 | |
| JP2005142097A (ja) | 誘導加熱調理器 | |
| JP2901979B2 (ja) | 電磁調理器 | |
| JPH0645058A (ja) | 誘導加熱調理器 | |
| JP2562986B2 (ja) | 誘導加熱調理器 | |
| JP2685258B2 (ja) | 高周波加熱装置 | |
| JPS6112638B2 (ja) | ||
| KR0162409B1 (ko) | 유도가열조리기 | |
| JP2568523B2 (ja) | 誘導加熱調理器 | |
| JPH0475636B2 (ja) | ||
| JPH07235372A (ja) | ハイパワー調理器 | |
| KR900005331Y1 (ko) | 유도가열 조리기의 소물 검지회로 | |
| JPH03145091A (ja) | 電磁調理器 | |
| JPS6112636B2 (ja) | ||
| JPH05251168A (ja) | 電磁誘導加熱調理器 | |
| JP3195596B2 (ja) | 誘導加熱調理器の保温ヒーター制御装置 | |
| JP3265975B2 (ja) | 誘導加熱調理器 | |
| JPS6131508Y2 (ja) | ||
| JPS6220492U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |