JP2906415B2 - 不揮発性メモリ装置及びその製造方法 - Google Patents
不揮発性メモリ装置及びその製造方法Info
- Publication number
- JP2906415B2 JP2906415B2 JP63231106A JP23110688A JP2906415B2 JP 2906415 B2 JP2906415 B2 JP 2906415B2 JP 63231106 A JP63231106 A JP 63231106A JP 23110688 A JP23110688 A JP 23110688A JP 2906415 B2 JP2906415 B2 JP 2906415B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- memory device
- silicon nitride
- nonvolatile memory
- silicate glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、不揮発性メモリ装置であるEPROM及びEEP
ROMに関するものである。
ROMに関するものである。
［発明の概要］ この発明は、電荷をフローティングゲートに蓄積して
情報を記憶する不揮発性メモリ装置において、 フローティングゲート上に、１〜８重量％のリンを含
むリンシリケートガラス層と、シリコン窒化膜と、ヒ素
シリケートガラス層とが順次形成されたことにより、 情報の保持特性を向上させたものである。
情報を記憶する不揮発性メモリ装置において、 フローティングゲート上に、１〜８重量％のリンを含
むリンシリケートガラス層と、シリコン窒化膜と、ヒ素
シリケートガラス層とが順次形成されたことにより、 情報の保持特性を向上させたものである。
［従来の技術］ 従来、この種の不揮発性メモリ装置としては、第７図
に示すようなものがある。
に示すようなものがある。
この従来例においては、p-型の半導体基板１、ドレイ
ン領域であるn+型半導体領域２、ソース領域であるn+型
半導体領域３、第１ゲート絶縁膜４、フローティングゲ
ート電極５、第２ゲート絶縁膜６、コントロールゲート
電極７等で大略構成されて成る構造の上に、層間膜とし
て酸化シリコン膜８及び多結晶シリコンで成る水素侵入
防止膜９及びリンシリケートガラス（以下、PSGと称す
る）で成る絶縁膜10が設けられている。また、配線11の
上に、例えばPSG膜と窒化シリコン膜を蓄積して成る保
護膜12が設けられている。なお、他の従来の層間膜とし
ては、PSG単独のもの、PSGとSiO2の積層構造のもの、ホ
ウ素リンシリケートガラス（BPSG）単独のものが知られ
ている。
ン領域であるn+型半導体領域２、ソース領域であるn+型
半導体領域３、第１ゲート絶縁膜４、フローティングゲ
ート電極５、第２ゲート絶縁膜６、コントロールゲート
電極７等で大略構成されて成る構造の上に、層間膜とし
て酸化シリコン膜８及び多結晶シリコンで成る水素侵入
防止膜９及びリンシリケートガラス（以下、PSGと称す
る）で成る絶縁膜10が設けられている。また、配線11の
上に、例えばPSG膜と窒化シリコン膜を蓄積して成る保
護膜12が設けられている。なお、他の従来の層間膜とし
ては、PSG単独のもの、PSGとSiO2の積層構造のもの、ホ
ウ素リンシリケートガラス（BPSG）単独のものが知られ
ている。
［発明が解決しようとする課題］ しかしながら、このような従来の層間膜を備えた不揮
発性メモリ装置にあっては、フローティングゲートに充
電された電子が徐々に減少する所謂チャージロスが生じ
る問題点がある。
発性メモリ装置にあっては、フローティングゲートに充
電された電子が徐々に減少する所謂チャージロスが生じ
る問題点がある。
このようなチャージロスの原因となるものとしては、
水（H2O）不純物等による汚染など（以下プラスチャー
ジと称する）が挙げられる。
水（H2O）不純物等による汚染など（以下プラスチャー
ジと称する）が挙げられる。
このようなプラスチャージは、チップ外から保護膜等
を通過して侵入する場合や、半導体製造工程中に装置機
構，プロセス条件等によりチップ内に含まれてしまう場
合がある。こうしてEPROM内のフローティングゲートに
到達したプラスチャージは、フローティングゲート内の
電子を中和してしまいチャージロスを発生させる問題が
あり、上記した従来例においては、水分浸入防止膜９が
あるものの、半導体製造工程に装置の機構やプロセス条
件等に起因してチップ内に生じたプラスチャージに対し
ては、依然方策が講じられておらず、情報の保持特性が
劣化する問題点がある。
を通過して侵入する場合や、半導体製造工程中に装置機
構，プロセス条件等によりチップ内に含まれてしまう場
合がある。こうしてEPROM内のフローティングゲートに
到達したプラスチャージは、フローティングゲート内の
電子を中和してしまいチャージロスを発生させる問題が
あり、上記した従来例においては、水分浸入防止膜９が
あるものの、半導体製造工程に装置の機構やプロセス条
件等に起因してチップ内に生じたプラスチャージに対し
ては、依然方策が講じられておらず、情報の保持特性が
劣化する問題点がある。
また、従来の層間膜では、主にPSGがプラスチャージ
に対してゲッタリングし、又はストッパとなることで、
プラスチャージがフローティングゲートへ到達するのを
防いでいるが、PSGのゲッタリングまたはストッパとし
ての効果には限界があり、ある程度以上に向上させるこ
とが出来ないという問題点がある。
に対してゲッタリングし、又はストッパとなることで、
プラスチャージがフローティングゲートへ到達するのを
防いでいるが、PSGのゲッタリングまたはストッパとし
ての効果には限界があり、ある程度以上に向上させるこ
とが出来ないという問題点がある。
本発明は、このような問題点に着目して創案されたも
のであって、更に情報保持特性の高い不揮発性メモリ装
置とその製造方法を得んとするものである。
のであって、更に情報保持特性の高い不揮発性メモリ装
置とその製造方法を得んとするものである。
［課題を解決するための手段］ そこで、本発明は、電荷をフローティングゲートに蓄
積して情報を記憶する不揮発性メモリ装置において、フ
ローティングゲート上に、１〜８重量％のリンを含むリ
ンシリケートガラス層と、シリコン窒化膜と、ヒ素シリ
ケートガラス層とが順次形成されたことを、その解決手
段とし、更に、製造工程においては、AsSG層を、PSGが
流動化する温度より低温度で熱処理して流動化させるよ
うにしたことを特徴としている。
積して情報を記憶する不揮発性メモリ装置において、フ
ローティングゲート上に、１〜８重量％のリンを含むリ
ンシリケートガラス層と、シリコン窒化膜と、ヒ素シリ
ケートガラス層とが順次形成されたことを、その解決手
段とし、更に、製造工程においては、AsSG層を、PSGが
流動化する温度より低温度で熱処理して流動化させるよ
うにしたことを特徴としている。
［作用］ PSGのリン濃度を１〜８重量％としたことによりプラ
スチャージをゲッタリング又はストッパし、耐湿性を低
下させることがない。また、PSGは、半導体製造工程で
シリコン窒化膜のCVDを行なう以前に含まれるプラスチ
ャージをゲッタリングする。シリコン窒化膜は、オーバ
ーコートを通過してくるプラスチャージや、製造工程で
シリコン窒化膜をCVD法にて形成した後に含まれるプラ
スチャージのストッパとしての作用を有する。なお、シ
リコン窒化膜中のプラスチャージの拡散係数は十分に小
さく、シリコン窒化膜が充分なストッパとなる。
スチャージをゲッタリング又はストッパし、耐湿性を低
下させることがない。また、PSGは、半導体製造工程で
シリコン窒化膜のCVDを行なう以前に含まれるプラスチ
ャージをゲッタリングする。シリコン窒化膜は、オーバ
ーコートを通過してくるプラスチャージや、製造工程で
シリコン窒化膜をCVD法にて形成した後に含まれるプラ
スチャージのストッパとしての作用を有する。なお、シ
リコン窒化膜中のプラスチャージの拡散係数は十分に小
さく、シリコン窒化膜が充分なストッパとなる。
また、製造方法において、フローティングゲートの上
に設けられるPSG層が流動化する程に加熱されないた
め、フローティングゲートに与えられる影響が少なくな
る。
に設けられるPSG層が流動化する程に加熱されないた
め、フローティングゲートに与えられる影響が少なくな
る。
［実施例］ 以下、本発明に係る不揮発性メモリ装置及びその製造
方法の詳細をEPROMに適用した実施例に基づき説明す
る。
方法の詳細をEPROMに適用した実施例に基づき説明す
る。
第１図〜第６図は、本実施例に係るEPROMのメモルセ
ルの断面図である。
ルの断面図である。
先ず、図中12は半導体基板であって、チャネル領域13
を挟んでドレイン領域14,ソース領域15を形成する。こ
の半導体基板12の表面にSiO2でなる第１ゲート絶縁膜16
を形成した後、その上に多結晶シリコンで成るフローテ
ィングゲート電極17を形成する、次に、フローティング
ゲート電極17上にSiO2でなる第２ゲート絶縁膜18を形成
し、その上に多結晶シリコンで成るコントロールゲート
電極19を形成する。次いで、コントロールゲート電極19
の上面と、コントロールゲート電極19及び第２ゲート絶
縁膜18及びフローティングゲート電極17の側面とにSiO2
でなる絶縁膜20を形成し、フローティングゲート電極19
の電荷が外部へ逃げるのを防止するようにする。次に、
半導体基板12上及び絶縁膜20の外面にＰを１〜８重量％
含むPSG層21を形成し（第１図）、製造工程中に生ずる
プラスチャージをPSGでゲッタリング又はストップする
ようにする。上記したようにＰを含有を１〜８重量％と
することにより、耐湿性を保持し且つプラスチャージを
有効にゲッタリング又はストップすることが可能にな
る。
を挟んでドレイン領域14,ソース領域15を形成する。こ
の半導体基板12の表面にSiO2でなる第１ゲート絶縁膜16
を形成した後、その上に多結晶シリコンで成るフローテ
ィングゲート電極17を形成する、次に、フローティング
ゲート電極17上にSiO2でなる第２ゲート絶縁膜18を形成
し、その上に多結晶シリコンで成るコントロールゲート
電極19を形成する。次いで、コントロールゲート電極19
の上面と、コントロールゲート電極19及び第２ゲート絶
縁膜18及びフローティングゲート電極17の側面とにSiO2
でなる絶縁膜20を形成し、フローティングゲート電極19
の電荷が外部へ逃げるのを防止するようにする。次に、
半導体基板12上及び絶縁膜20の外面にＰを１〜８重量％
含むPSG層21を形成し（第１図）、製造工程中に生ずる
プラスチャージをPSGでゲッタリング又はストップする
ようにする。上記したようにＰを含有を１〜８重量％と
することにより、耐湿性を保持し且つプラスチャージを
有効にゲッタリング又はストップすることが可能にな
る。
次に、第２図に示すように、前記PSG層21の上にシリ
コン窒化膜（SiN）22を積層、形成し、更に、第３図に
示すように、シリコン窒化膜22の上にヒ素シリケートガ
ラス（AsSG）層23を形成する。なお、シリコン窒化膜
（SiN）22は、拡散係数が小さく、後記する保護膜26側
から侵入するプラスチャージをストップする。
コン窒化膜（SiN）22を積層、形成し、更に、第３図に
示すように、シリコン窒化膜22の上にヒ素シリケートガ
ラス（AsSG）層23を形成する。なお、シリコン窒化膜
（SiN）22は、拡散係数が小さく、後記する保護膜26側
から侵入するプラスチャージをストップする。
第４図に示す工程は、このように形成されたヒ素シリ
ケートガラス層23,シリコン窒化膜22及びPSG層21にコン
タクトホール24を開設する工程である。
ケートガラス層23,シリコン窒化膜22及びPSG層21にコン
タクトホール24を開設する工程である。
その後、表面層をなすヒ素シリケートガラス層23のリ
フローを行なう。なお、このリフローに要する温度は、
ヒ素シリケートガラス（AsSG）の融点がPSG（950〜1000
℃）より低いことを利用して、PSGの流動化する温度よ
り低温度（約850℃）に設定する。この為、フローティ
ングゲート電極17を包囲するPSG層21は流動化しないた
めフローティングゲート電極17に悪影響を与えることが
無く、特にプラスチャージをフローティングゲート電極
17の周囲に生じさせることが防止出来る。このようにPS
G層21を流動化させないようにするために、上層をPSGの
流動化温度より低いAsSGを用いたが、この他にホウ素シ
リケートガラスを用いてもよい。
フローを行なう。なお、このリフローに要する温度は、
ヒ素シリケートガラス（AsSG）の融点がPSG（950〜1000
℃）より低いことを利用して、PSGの流動化する温度よ
り低温度（約850℃）に設定する。この為、フローティ
ングゲート電極17を包囲するPSG層21は流動化しないた
めフローティングゲート電極17に悪影響を与えることが
無く、特にプラスチャージをフローティングゲート電極
17の周囲に生じさせることが防止出来る。このようにPS
G層21を流動化させないようにするために、上層をPSGの
流動化温度より低いAsSGを用いたが、この他にホウ素シ
リケートガラスを用いてもよい。
次に、コンタクトホール24にアルミニウム配線25を形
成し（第５図）、次いで上側に保護膜26を形成して（第
６図）EPROMが完成する。
成し（第５図）、次いで上側に保護膜26を形成して（第
６図）EPROMが完成する。
以上、実施例について説明したが、この他に各種の設
計変更が可能であることは勿論である。
計変更が可能であることは勿論である。
例えば、上記実施例においては、本発明をEPROMに適
用して説明したが、EEPROMにも適用可能であることは言
うまでもない。
用して説明したが、EEPROMにも適用可能であることは言
うまでもない。
さらに、PSG層21のＰの含有量を１〜４％とすれば特
にプラスチャージを阻止する効果を更に高めることが可
能である。
にプラスチャージを阻止する効果を更に高めることが可
能である。
［発明の効果］ 以上の説明で明らかなように、本発明に係る不揮発性
メモリ装置にあっては、Ｐを１〜８重量％含むPSG層
が、製造工程等で含まれてしまうプラスチャージをゲッ
タリング又は阻止することにより、更に加えて、シリコ
ン窒化膜が保護膜などのオーバーコートを通過して来る
プラスチャージを阻止し、且つ半導体製造工程で含まれ
てくるプラスチャージを阻止するため、フローティング
ゲート電極に蓄積された電荷を低下されることがなく、
情報の保護特性を向上させ、因みに層間膜にPSG層のみ
を用いたものに比べて情報保持特性を１桁向上させるこ
とが出来る。
メモリ装置にあっては、Ｐを１〜８重量％含むPSG層
が、製造工程等で含まれてしまうプラスチャージをゲッ
タリング又は阻止することにより、更に加えて、シリコ
ン窒化膜が保護膜などのオーバーコートを通過して来る
プラスチャージを阻止し、且つ半導体製造工程で含まれ
てくるプラスチャージを阻止するため、フローティング
ゲート電極に蓄積された電荷を低下されることがなく、
情報の保護特性を向上させ、因みに層間膜にPSG層のみ
を用いたものに比べて情報保持特性を１桁向上させるこ
とが出来る。
また、本発明に係る製造方法にあっては、PSGの流動
化温度より低温度でリフローするため、フローティング
ゲート電極へ悪影響を与えることがなく、電気特性を損
なうことを防止出来る効果がある。
化温度より低温度でリフローするため、フローティング
ゲート電極へ悪影響を与えることがなく、電気特性を損
なうことを防止出来る効果がある。
第１図〜第６図は本発明に係る不揮発性メモリ装置の製
造工程を示す断面図、第７図は従来例を示す断面図であ
る。 17……フローティングゲート電極、21……PSG層、22…
…シリコン窒化膜、23……ヒ素シリケートガラス膜。
造工程を示す断面図、第７図は従来例を示す断面図であ
る。 17……フローティングゲート電極、21……PSG層、22…
…シリコン窒化膜、23……ヒ素シリケートガラス膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−45120（ＪＰ，Ａ) 前田和夫著「最新ＬＳＩプロセス技 術」工業調査会（1988−４−20）ｐ. 531 徳山巍、橋本哲−編著「ＭＯＳ ＬＳ Ｉ製造技術」日経マグロウヒル社（昭和 60−６−20）ｐ．116−117 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/788 H01L 29/792 H01L 27/115 H01L 21/8247
Claims (2)
- 【請求項１】電荷をフローティングゲートに蓄積して情
報を記憶する不揮発性メモリ装置において、 フローティングゲート上に、１〜８重量％のリンを含む
リンシリケートガラス層と、シリコン窒化膜と、ヒ素シ
リケートガラス層とが順次形成されたことを特徴とする
不揮発性メモリ装置。 - 【請求項２】電荷をフローティングゲートに蓄積して情
報を記憶する不揮発性メモリ装置の製造方法において、 フローティングゲート上に、リンシリケートガラス層、
シリコン窒化膜を順次形成する工程と、 前記シリコン窒化膜上にヒ素シリケートガラス層を形成
する工程と、 上記３層から成る絶縁膜にコンタクトホールを形成する
工程と、 前記ヒ素シリケートガラス層を前記リンシリケートガラ
スが流動化する温度より低い温度で熱処理して流動化さ
せる工程とを備えたことを特徴とする不揮発性メモリ装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231106A JP2906415B2 (ja) | 1988-09-14 | 1988-09-14 | 不揮発性メモリ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231106A JP2906415B2 (ja) | 1988-09-14 | 1988-09-14 | 不揮発性メモリ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279477A JPH0279477A (ja) | 1990-03-20 |
| JP2906415B2 true JP2906415B2 (ja) | 1999-06-21 |
Family
ID=16918393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63231106A Expired - Lifetime JP2906415B2 (ja) | 1988-09-14 | 1988-09-14 | 不揮発性メモリ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906415B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0409107B1 (en) * | 1989-07-18 | 1996-09-25 | Sony Corporation | A nonvolatile semiconductor memory device and a method of manufacturing thereof |
| US5215933A (en) * | 1990-05-11 | 1993-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing nonvolatile semiconductor memory device |
| JPH088319B2 (ja) * | 1990-05-11 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
-
1988
- 1988-09-14 JP JP63231106A patent/JP2906415B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 前田和夫著「最新ＬＳＩプロセス技術」工業調査会（１９８８−４−２０）ｐ．５３１ |
| 徳山巍、橋本哲−編著「ＭＯＳ ＬＳＩ製造技術」日経マグロウヒル社（昭和６０−６−２０）ｐ．１１６−１１７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0279477A (ja) | 1990-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170139B2 (en) | Semiconductor constructions | |
| JPH04102367A (ja) | 半導体装置、半導体メモリ及び半導体装置の製造方法 | |
| JP2906415B2 (ja) | 不揮発性メモリ装置及びその製造方法 | |
| EP0281140B1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS61258470A (ja) | 半導体集積回路装置及びその製造方法 | |
| EP0720222B1 (en) | Integrated circuit with interlevel dielectric | |
| US20020100943A1 (en) | Method of manufacturing semiconductor device, and semiconductor device manufactured thereby | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JPH07249683A (ja) | 低温リフロー用非均一複合ドープ膜およびその形成方法 | |
| JPH01171229A (ja) | 不揮発性半導体記憶装置 | |
| JP3362712B2 (ja) | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 | |
| JP2672537B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JP2791090B2 (ja) | 半導体装置 | |
| JP2652638B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS63227060A (ja) | 半導体装置の製造方法 | |
| JPH0715904B2 (ja) | 半導体装置 | |
| JP3164105B2 (ja) | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 | |
| JP3263657B2 (ja) | 半導体装置の製造方法 | |
| KR950014537B1 (ko) | 불휘발성 메모리장치 | |
| JPS6181630A (ja) | 半導体装置およびその製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH05275712A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH0828360B2 (ja) | 半導体装置 | |
| JPH06350049A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |