JP2905648B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2905648B2
JP2905648B2 JP21420792A JP21420792A JP2905648B2 JP 2905648 B2 JP2905648 B2 JP 2905648B2 JP 21420792 A JP21420792 A JP 21420792A JP 21420792 A JP21420792 A JP 21420792A JP 2905648 B2 JP2905648 B2 JP 2905648B2
Authority
JP
Japan
Prior art keywords
silicon
semiconductor device
temperature
oxide film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21420792A
Other languages
Japanese (ja)
Other versions
JPH0661176A (en
Inventor
昌彦 森下
勝弘 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21420792A priority Critical patent/JP2905648B2/en
Publication of JPH0661176A publication Critical patent/JPH0661176A/en
Application granted granted Critical
Publication of JP2905648B2 publication Critical patent/JP2905648B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、一般に半導体装置の
製造方法に関するものであり、より特定的には、アルミ
合金配線のシンタ処理時に、コンタクトホール内でシリ
コン析出が起こらないように改良された半導体装置の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method for manufacturing a semiconductor device, and more particularly to an improved method for preventing silicon precipitation in a contact hole during sintering of aluminum alloy wiring. The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】図3は、一層アルミ配線を備える従来の
半導体装置の、コンタクト部分の断面図である。
2. Description of the Related Art FIG. 3 is a sectional view of a contact portion of a conventional semiconductor device having a single-layer aluminum wiring.

【0003】図3を参照して、シリコン基板1の主表面
に、n+ 層2が形成されている。シリコン基板1の上に
酸化膜3が形成されている。酸化膜3中には、n+ 層2
の表面の一部を露出させるためのコンタクトホール4が
形成されている。コンタクトホール4を通って、n+
2に接続されるように、シリコン基板1の上にシリコン
を含むアルミ配線層5が設けられている。n+ 層2とア
ルミ配線層5とが接触する界面に、固相エピタキシャル
成長したP型のシリコン4(シリコン析出という)が析
出している。
Referring to FIG. 3, an n + layer 2 is formed on a main surface of a silicon substrate 1. An oxide film 3 is formed on a silicon substrate 1. In the oxide film 3, the n + layer 2
A contact hole 4 for exposing a part of the surface is formed. An aluminum wiring layer 5 containing silicon is provided on silicon substrate 1 so as to be connected to n + layer 2 through contact hole 4. At the interface where the n + layer 2 and the aluminum wiring layer 5 are in contact with each other, P-type silicon 4 (referred to as silicon deposition) that has been subjected to solid phase epitaxial growth is deposited.

【0004】次に、アルミ合金配線を形成する従来の方
法について説明する。図3を参照して、シリコン基板1
の主表面中に、イオン注入により、n+ 層2を形成す
る。シリコン基板1の上に酸化膜3を形成する。酸化膜
3を選択的にエッチングすることによって、酸化膜3中
にn+ 層2の表面の一部を露出させるためのコンタクト
ホール4を開口する。その後、シリコン基板1の上に、
スパッタ法により、シリコンを含むアルミ配線5を堆積
する。アルミ配線5をパターニングする。アルミ配線5
のパターニング後、水素シンタ処理等の種々の加熱処理
工程を経て、半導体装置が形成される。
Next, a conventional method for forming an aluminum alloy wiring will be described. Referring to FIG. 3, silicon substrate 1
The n + layer 2 is formed in the main surface of the substrate by ion implantation. An oxide film 3 is formed on a silicon substrate 1. By selectively etching oxide film 3, contact hole 4 for exposing a part of the surface of n + layer 2 in oxide film 3 is opened. Then, on the silicon substrate 1,
An aluminum wiring 5 containing silicon is deposited by a sputtering method. The aluminum wiring 5 is patterned. Aluminum wiring 5
After patterning, a semiconductor device is formed through various heat treatment processes such as a hydrogen sintering process.

【0005】上述の加熱処理工程のときに、たとえば、
水素シンタ処理すなわち、425−450℃で、0.5
時間〜1時間程度加熱すると、アルミ配線5中に含まれ
ていたシリコン(1〜2%)の内0.3〜0.5重量%
が、アルミ配線5内に固溶し、コンタクトホール4内
で、n+ 層2とアルミ配線5との界面に、シリコン6が
固相エピタキシャル成長し、シリコン6が析出する。こ
のシリコン6はP型の特性を示すので、n+ 層2とシリ
コン6の界面において、pn接合が形成される。したが
って、片方向からしか導電特性が得られず、ひいてはコ
ンタクト抵抗不良による製品歩留りの低下の原因となっ
ていた。
At the time of the above-mentioned heat treatment step, for example,
Hydrogen sintering, i.e.,
After heating for about 1 hour to 1 hour, 0.3 to 0.5% by weight of silicon (1 to 2%) contained in the aluminum wiring 5
Is solid-dissolved in the aluminum wiring 5, and silicon 6 undergoes solid phase epitaxial growth at the interface between the n + layer 2 and the aluminum wiring 5 in the contact hole 4, thereby depositing silicon 6. Since the silicon 6 has P-type characteristics, a pn junction is formed at the interface between the n + layer 2 and the silicon 6. Therefore, the conductive characteristics can be obtained only from one direction, and the product yield is reduced due to poor contact resistance.

【0006】シリコン析出は、1.3μm径以下のコン
タクトホールにて、特に顕著に現われる。したがって、
従来は、図4に示されるように、コンタクトホール4の
底面と側壁面に、TiNなどのバリアメタル7を被覆
し、アルミ配線5とn+ 層2との間にオーミックなコン
タクトを形成して、コンタクト抵抗不良の発生を抑制し
ていた。
[0006] Silicon deposition is particularly prominent in contact holes having a diameter of 1.3 µm or less. Therefore,
Conventionally, as shown in FIG. 4, a barrier metal 7 such as TiN is coated on the bottom and side walls of the contact hole 4 to form an ohmic contact between the aluminum wiring 5 and the n + layer 2. In addition, the occurrence of contact resistance failure was suppressed.

【0007】[0007]

【発明が解決しようとする課題】従来の半導体装置で
は、図4を参照して、バリアメタル7を形成することに
より、シリコン析出を防止していた。しかしながら、ス
パッタ装置の導入等により製造コストが高くなり、また
工程数が増加することによるスループットの低下という
問題点があった。
In a conventional semiconductor device, as shown in FIG. 4, silicon deposition is prevented by forming a barrier metal 7. However, there has been a problem that the production cost is increased due to the introduction of a sputtering apparatus and the throughput is reduced due to an increase in the number of steps.

【0008】この発明は、上記のような問題点を解決す
るためになされたもので、アルミ合金配線内に固溶した
シリコンが、コンタクトホール内で固相エピタキシャル
成長するのを防止することができるように改良された、
半導体装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is possible to prevent silicon dissolved in aluminum alloy wiring from growing in solid-phase epitaxial growth in a contact hole. Improved to
It is an object to provide a method for manufacturing a semiconductor device.

【0009】[0009]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法においては、まず導電領域が設けられてい
るシリコン基板を準備する。上記シリコン基板の上に酸
化膜を形成する。上記酸化膜中に上記導電領域の表面の
一部を露出させるためのコンタクトホールを形成する。
上記コンタクトホールを通って、上記導電領域に接続さ
れるように上記シリコン基板の上に、シリコンを含むア
ルミ合金配線を形成する。上記シリコン基板を350℃
〜400℃の温度に保たれた熱処理炉内に挿入し(以
下、低温挿入という。)、該熱処理炉内を425℃〜4
50℃まで昇温し、かかる温度で上記アルミ合金配線の
シンタ処理を行なう。
In the method of manufacturing a semiconductor device according to the present invention, first, a silicon substrate provided with a conductive region is prepared. An oxide film is formed on the silicon substrate. A contact hole for exposing a part of the surface of the conductive region is formed in the oxide film.
An aluminum alloy wiring containing silicon is formed on the silicon substrate so as to be connected to the conductive region through the contact hole. 350 ° C. above silicon substrate
Inserted into a heat treatment furnace maintained at a temperature of
Below, it is called low-temperature insertion. ), The temperature in the heat treatment furnace is 425 ° C. to 4 ° C.
The temperature is raised to 50 ° C, and at that temperature the aluminum alloy wiring
Perform sinter processing.

【0010】[0010]

【作用】この発明に係る半導体装置の製造方法によれ
ば、アルミ合金配線を形成したシリコン基板を低温挿入
するので、アルミ合金配線内に固溶したシリコンが酸化
膜上に固定され、コンタクトホール内にシリコンが移動
するのが抑制され、ひいては、コンタクトホール内で固
相エピタキシャル成長に寄与するシリコンが減少する。
According to the method of manufacturing a semiconductor device of the present invention, a silicon substrate on which an aluminum alloy wiring is formed is inserted at a low temperature.
As a result, the silicon dissolved in the aluminum alloy wiring is fixed on the oxide film, so that the movement of silicon into the contact hole is suppressed, and the silicon contributing to solid phase epitaxial growth in the contact hole is reduced.

【0011】[0011]

【実施例】以下、この発明の一実施例を図について説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0012】図1を参照して、シリコン基板1の主表面
に、イオン注入によりn+ 層2を形成する。シリコン基
板1の上に酸化膜3を形成する。酸化膜3を選択的にエ
ッチングし、それによって、n+ 層2の表面の一部を露
出させるためのコンタクトホール4を開口する。コンタ
クトホール4を通って、n+ 層2に接続されるように、
シリコン基板1の上に、シリコンを含むアルミ合金配線
5をスパッタより形成する。アルミ合金配線5をパター
ニングする。次に、水素シンタ処理を行なう。水素シン
タ処理は、たとえば425〜450℃の温度で行なわれ
る。
Referring to FIG. 1, n + layer 2 is formed on the main surface of silicon substrate 1 by ion implantation. An oxide film 3 is formed on a silicon substrate 1. Oxide film 3 is selectively etched, thereby opening contact hole 4 for exposing a part of the surface of n + layer 2. Through the contact hole 4 so as to be connected to the n + layer 2,
Aluminum alloy wiring 5 containing silicon is formed on silicon substrate 1 by sputtering. The aluminum alloy wiring 5 is patterned. Next, a hydrogen sintering process is performed. The hydrogen sintering is performed, for example, at a temperature of 425 to 450 ° C.

【0013】本実施例では、水素シンタ処理を行なう
に、425℃以下の温度、好ましくは350〜400
℃の温度に保たれたシンタ炉に上述の処理を行なったウ
ェハを挿入し、425℃以下の温度で熱処理する。その
後、たとえば5℃/minの昇温速度で炉温を上げる。
425℃−450℃に炉温が安定した後、水素シンタ処
理を行なって、その後、ウェハを引出す。以下、この方
法を低温挿入水素シンタ処理という。
In this embodiment, when the hydrogen sintering process is performed ,
At a temperature of 425 ° C. or lower, preferably 350 to 400
The wafer subjected to the above-described processing is inserted into a sinter furnace maintained at a temperature of ℃, and heat-treated at a temperature of 425 ℃ or less. Thereafter, the furnace temperature is increased at a rate of, for example, 5 ° C./min.
After the furnace temperature is stabilized at 425 ° C. to 450 ° C., hydrogen sintering is performed, and then the wafer is pulled out. Hereinafter, this method is referred to as low-temperature insertion hydrogen sintering.

【0014】この低温挿入水素シンタ処理を行なうと、
最初350〜400℃で、ウェハ炉内に挿入したとき
に、0.3wt%以下の少量の固溶したシリコンが、コ
ンタクトホール4の方へ移動して固相エピタキシャル成
長する前に、図1を参照して、酸化膜3の上に多結晶と
して核成長する。これがシリコンノジュール8である。
When the low-temperature insertion hydrogen sintering is performed,
First, when inserted into a wafer furnace at 350 to 400 ° C., a small amount of 0.3% by weight or less of solid-dissolved silicon moves toward the contact hole 4 and undergoes solid-phase epitaxial growth, as shown in FIG. Then, nuclei grow as polycrystals on oxide film 3. This is the silicon nodule 8.

【0015】このシリコンノジュール8は、ある大きさ
のシリコンノジュール8を境として、それ以上の大きさ
のものは成長し、それ以下のものは溶けて消滅する方向
に進むという特性を有する。
The silicon nodules 8 have a characteristic that, with a certain size of silicon nodule 8 as a boundary, those having a size larger than that grow, and those having a size smaller than that grow to melt and disappear.

【0016】実施例によると、低温でウェハを炉内に挿
入するので、小さなシリコンノジュール8が酸化膜3上
にたくさん残る。図2(a)は、シリコンノジュール8
がたくさん、核として、酸化膜3上に残っている様子を
示した図である。その後、ウェハ温度を水素シンタ処理
の処理温度まで上げていくと、たくさんのシリコンノジ
ュール8の核が成長していき、酸化膜3上に固溶したシ
リコンが固定されていく。そのため、固相エピタキシャ
ル成長に寄与する固溶したシリコンの絶対量が減少し、
固相エピタキシャル成長しやすい温度(425〜450
℃)で水素シンタ処理を行なっても、コンタクトホール
4内でのシリコン析出は発生しない。
According to the embodiment, since the wafer is inserted into the furnace at a low temperature, many small silicon nodules 8 remain on the oxide film 3. FIG. 2A shows a silicon nodule 8.
FIG. 4 is a diagram showing a state in which a lot of nuclei remain on the oxide film 3 as nuclei. Thereafter, when the wafer temperature is raised to the processing temperature of the hydrogen sintering, many nuclei of the silicon nodules 8 grow, and the solid solution silicon on the oxide film 3 is fixed. Therefore, the absolute amount of dissolved silicon that contributes to solid phase epitaxial growth decreases,
Temperature at which solid phase epitaxial growth is likely (425 to 450
C.) does not cause silicon deposition in the contact hole 4.

【0017】もしも、従来方法のように、水素シンタ処
理温度(425〜450℃)にて、ウェハを炉内へ挿入
すると、加熱により、小さなシリコンノジュール8が酸
化膜3上に残らず、大きなもののみが少量残る。図2
(b)はそのようすを示した図である。従来の方法によ
ると、たくさんの小さなシリコンノジュール8が溶け
、水素シンタ処理時に、コンタクトホール4へと移動
し、固相エピタキシャル成長に寄与する。そのため、コ
ンタクトホール4内でシリコン析出が発生しやすくなる
のである。
If the wafer is inserted into the furnace at the hydrogen sintering temperature (425 to 450 ° C.) as in the conventional method, the heating causes no small silicon nodules 8 to remain on the oxide film 3 and the large silicon nodules 8 remain. Only a small amount remains. FIG.
(B) is a diagram showing such a situation. According to the conventional method, melt a lot of small silicon nodules 8
Thus , during the hydrogen sintering process, it moves to the contact hole 4 and contributes to solid phase epitaxial growth. Therefore, silicon deposition easily occurs in the contact hole 4.

【0018】[0018]

【発明の効果】以上説明したとおり、この発明に係る半
導体装置の製造方法によれば、アルミ合金配線を形成し
たシリコン基板を低温挿入するので、アルミ合金配線内
に固溶したシリコンが酸化膜上に固定され、コンタクト
ホール内にシリコンが移動するのが抑制され、ひいて
は、固相エピタキシャル成長に寄与するシリコンが減少
する。その結果、シリコンがコンタクトホール内へ析出
しない。この発明に係る方法によると、従来のシンタ炉
のみで、処理することができ、スパッタ装置などの装置
を導入する必要がないので、低コスト、低スループット
で、半導体装置が製造できる。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, since the silicon substrate on which the aluminum alloy wiring is formed is inserted at a low temperature , silicon dissolved in the aluminum alloy wiring is formed on the oxide film. And the movement of silicon into the contact hole is suppressed, and the amount of silicon contributing to solid phase epitaxial growth is reduced. As a result, silicon does not precipitate in the contact hole. According to the method according to the present invention, the processing can be performed only by the conventional sinter furnace, and there is no need to introduce a device such as a sputtering device. Therefore, a semiconductor device can be manufactured at low cost and low throughput.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る半導体装置の製造方法
を説明するための図である。
FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention.

【図2】本実施例と従来例との間の、シリコンノジュー
ルの生成の様子の相違を比較して示した図である。
FIG. 2 is a diagram showing a comparison of the difference in the state of silicon nodule generation between the present embodiment and a conventional example.

【図3】従来の半導体装置の製造方法を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法の改良方法を示す
断面図である。
FIG. 4 is a cross-sectional view showing a method for improving a conventional semiconductor device manufacturing method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 n+ 層 3 酸化膜 4 コンタクトホール 5 シリコンを含むアルミ合金配線 8 シリコンノジュールDESCRIPTION OF SYMBOLS 1 Silicon substrate 2 n + layer 3 Oxide film 4 Contact hole 5 Aluminum alloy wiring containing silicon 8 Silicon nodule

フロントページの続き (56)参考文献 特開 平3−91240(JP,A) 特開 平2−45925(JP,A) 特開 平5−190489(JP,A) 特開 平3−131021(JP,A) 特開 平2−256272(JP,A) 特開 平2−119222(JP,A) 特開 平1−238013(JP,A) 特開 昭63−310115(JP,A) 特開 昭55−73868(JP,A) 特開 昭54−22767(JP,A) 特開 平1−145834(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 H01L 21/3205 Continuation of the front page (56) References JP-A-3-91240 (JP, A) JP-A-2-45925 (JP, A) JP-A-5-190489 (JP, A) JP-A-3-131102 (JP) JP-A-2-256272 (JP, A) JP-A-2-119222 (JP, A) JP-A 1-238013 (JP, A) JP-A-63-310115 (JP, A) 55-73868 (JP, A) JP-A-54-22767 (JP, A) JP-A-1-145834 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28 H01L 21/3205

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電領域が設けられているシリコン基板
を準備する工程と、 前記シリコン基板の上に酸化膜を形成する工程と、 前記酸化膜中に前記導電領域の表面の一部を露出させる
ためのコンタクトホールを形成する工程と、 前記コンタクトホールを通って、前記導電領域に接続さ
れるように前記シリコン基板の上に、シリコンを含むア
ルミ合金配線を形成する工程と、 前記シリコン基板を350℃〜400℃の温度に保たれ
た熱処理炉内に挿入し、該熱処理炉内を425℃〜45
0℃まで昇温し、かかる温度で前記アルミ合金配線のシ
ンタ処理を行なう工程と、を備えた半導体装置の製造方
法。
A step of preparing a silicon substrate provided with a conductive region; a step of forming an oxide film on the silicon substrate; and exposing a part of the surface of the conductive region in the oxide film. forming a contact hole for the through contact holes, on the silicon substrate so as to be connected to the conductive area, 350 forming an aluminum alloy wiring, the silicon substrate including silicon Maintained at a temperature of ℃ ~ 400 ℃
425 ° C. to 45 ° C.
The temperature was raised to 0 ° C.
Performing a semiconductor device treatment .
JP21420792A 1992-08-11 1992-08-11 Method for manufacturing semiconductor device Expired - Lifetime JP2905648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21420792A JP2905648B2 (en) 1992-08-11 1992-08-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21420792A JP2905648B2 (en) 1992-08-11 1992-08-11 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0661176A JPH0661176A (en) 1994-03-04
JP2905648B2 true JP2905648B2 (en) 1999-06-14

Family

ID=16652010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21420792A Expired - Lifetime JP2905648B2 (en) 1992-08-11 1992-08-11 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2905648B2 (en)

Also Published As

Publication number Publication date
JPH0661176A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
EP0249780B1 (en) Semiconductor device with a wiring layer having a good step coverage at contact holes
JPH0613403A (en) Self-aligned cobalt silicide on mos integrated circuit
JPH0456325A (en) Manufacture of semiconductor device
JPS6231116A (en) Manufacture of semiconductor device
EP0472804B1 (en) Copper germanium compounds capable of being produced at low temperature
JPS61133646A (en) Manufacture of semiconductor device
JP2905648B2 (en) Method for manufacturing semiconductor device
JP3072544B2 (en) Semiconductor device wiring method
JPH09102469A (en) Manufacture of semiconductor device
JPH0150098B2 (en)
JPH01238013A (en) Manufacture of semiconductor integrated circuit
JP2935732B2 (en) Method for manufacturing semiconductor device
JPS6024013A (en) Manufacture of semiconductor device
EP0228183A2 (en) Method for manufacturing semiconductor device
JP3412832B2 (en) Method of forming metal wiring
JPS60147136A (en) Electrode and wiring for semiconductor device
JP3083301B2 (en) Manufacturing method of metal electrode wiring
JPH0621241A (en) Manufacture of semiconductor device
JPH04326521A (en) Semiconductor integrated circuit device and its manufacture
JPH02186625A (en) Manufacture of semiconductor device
JPS61156837A (en) Manufacture of semiconductor device
JPS63114144A (en) Manufacture of semiconductor device
JPS6059730A (en) Manufacture of semiconductor device
JPH0218930A (en) Manufacture of semiconductor integrated circuit
JPS61170047A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990316

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 14