JPH0218930A - Manufacture of semiconductor integrated circuit - Google Patents
Manufacture of semiconductor integrated circuitInfo
- Publication number
- JPH0218930A JPH0218930A JP16940388A JP16940388A JPH0218930A JP H0218930 A JPH0218930 A JP H0218930A JP 16940388 A JP16940388 A JP 16940388A JP 16940388 A JP16940388 A JP 16940388A JP H0218930 A JPH0218930 A JP H0218930A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- electrode wiring
- aluminum
- contact
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 239000010408 film Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 11
- 239000010937 tungsten Substances 0.000 abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000003657 tungsten Chemical class 0.000 abstract 1
- 238000005245 sintering Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 241000238557 Decapoda Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細なシリコンコンタクトを有する高密度大集
積型の半導体集積回路の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a high-density, large-scale integrated semiconductor integrated circuit having fine silicon contacts.
従来の技術
シリコン基板に形成されたｎ＋層やＰ＋層にオーミック
コンタクトを形成する場合、通常シリコンを１％〜２％
含有したアルミ電極を用いることが多い。この方法は簡
便な上にｎ＋９９３２層、Ｐ＋シリコン層の両方に低い
コンタクト抵抗を得ることができる。Conventional technology When forming an ohmic contact to an n+ layer or a p+ layer formed on a silicon substrate, silicon is usually used at 1% to 2%.
Aluminum electrodes containing aluminum are often used. This method is simple and can provide low contact resistance for both the n+9932 layer and the p+ silicon layer.
発明が解決しようとする課題
しかしながら上記方法では、コンタクト寸法が１ミクロ
ン以下になると、シンター時にアルミ中のシリコンがコ
ンタクト面に析出し、コンタクト全面を覆う。特にシリ
コン面が（１００）方位にあると、ラテラル方向にシリ
コンのエビ成長が著しく起こる。このシリコンはドープ
されていないので、高濃度シリコン層とアルミ電極の間
に高い抵抗のバリアが存在することになり、著しくコン
タクト抵抗を増大させる。この例を大５図に示す。１１
はシリコン基板、１２はｎ＋拡散層１３は絶縁膜、１４
はコンタクトホール、１５はアルミ電極、１６は絶縁膜
上に形成されたシリコンノジュール、１７はコンタクト
面にエビ成長したシリコンである。特に、微細コンタク
トに対して、アルミ電極の段差被覆性を改善するために
アルミ電極形成時にバイアス印加や基板加熱を行うと、
コンタクト抵抗の増大が著しい。Problems to be Solved by the Invention However, in the above method, when the contact size becomes 1 micron or less, silicon in the aluminum precipitates on the contact surface during sintering and covers the entire surface of the contact. In particular, when the silicon surface is in the (100) orientation, significant silicon growth occurs in the lateral direction. Since this silicon is undoped, a high resistance barrier exists between the heavily doped silicon layer and the aluminum electrode, significantly increasing the contact resistance. An example of this is shown in Figure 5. 11
12 is a silicon substrate, 12 is an n+ diffusion layer 13 is an insulating film, 14 is
15 is a contact hole, 15 is an aluminum electrode, 16 is a silicon nodule formed on the insulating film, and 17 is silicon grown on the contact surface. In particular, for fine contacts, if bias is applied or substrate heating is applied during aluminum electrode formation to improve the step coverage of the aluminum electrode,
The contact resistance increases significantly.
以上述べた欠点を鑑みて、本発明は、微細なシリコンコ
ンタクトに対して、コンタクト抵抗の低いかつ段差被覆
性の優れた電極を形成するものである。In view of the above-mentioned drawbacks, the present invention forms an electrode with low contact resistance and excellent step coverage for fine silicon contacts.
課題を解決するための手段
本発明は、開孔されたシリコンコンタクトホールにシリ
コンを含有したアルミ電極配線を形成した後、選択ＣＶ
Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔ４ｏｎ）法を用いてアルミ電極配線を高融点金属で被
覆することにより、問題点を解決するものである。Means for Solving the Problems The present invention provides a selective CV after forming an aluminum electrode wiring containing silicon in a silicon contact hole.
D (Chemical Vapor Deposit
This problem is solved by coating the aluminum electrode wiring with a high melting point metal using the t4on) method.
作 用
アルミ電極配線を高融点金属で被覆することにより熱処
理時においてコンタクト面にシリコンのエビ成長を防ぐ
ことができる。さらにＣＶＤの高融点金属は電極配線の
段差被覆性を著しく改善する。Function By coating the aluminum electrode wiring with a high melting point metal, it is possible to prevent silicon from growing on the contact surface during heat treatment. Furthermore, the CVD high melting point metal significantly improves the step coverage of the electrode wiring.
実施例 第１図に本発明による実施例を示す。Example FIG. 1 shows an embodiment according to the present invention.
１はシリコン基板でＰ形、２は浅いｎ＋の拡散層、３は
絶縁膜、４はコンタクトホール、５はシリコンを含有し
たアルミ電極配線、６−１は絶縁膜上に析出したシリコ
ンノジュール、６−２はコンタクト面にエビ成長したシ
リコン、７はアルミ電極配線に被覆されたタングステン
膜である。本実施例では、４５０℃のシンターを行った
後のコンタクトの断面を示しているが、６−２のエビ成
長のシリコン量は著しく少ない。さらに、タングステン
膜７はコンタクト４の内部のアルミ電極５に対しても段
差被覆性がよい。1 is a silicon substrate of P type, 2 is a shallow n+ diffusion layer, 3 is an insulating film, 4 is a contact hole, 5 is an aluminum electrode wiring containing silicon, 6-1 is a silicon nodule deposited on the insulating film, 6 -2 is silicon that has grown on the contact surface, and 7 is a tungsten film coated on the aluminum electrode wiring. In this example, a cross section of the contact after sintering at 450° C. is shown, but the amount of silicon in the shrimp growth of 6-2 is extremely small. Furthermore, the tungsten film 7 has good step coverage even for the aluminum electrode 5 inside the contact 4.
以下本発明の実施例について詳細に、第２図。Embodiments of the present invention will be described in detail below with reference to FIG.
第３図、第４図をもとに説明する。This will be explained based on FIGS. 3 and 4.
第２図において、シリコン基板１に形成された浅いｎ＋
拡散層２に対して、絶縁膜３にコンタクトホール４を形
成する。次にシリコンを１〜２％含有したアルミ５を堆
積し電極配線のパターン形成を行うと、アルミの過剰な
シリコンノジュール６が非常に小さな粒径で数多（アル
ミ５中に析出する。第３図においてＷＦ６のＨ２あるい
はＳｉＨ。In FIG. 2, a shallow n+
A contact hole 4 is formed in the insulating film 3 for the diffusion layer 2 . Next, when aluminum 5 containing 1 to 2% silicon is deposited and patterned for electrode wiring, many silicon nodules 6 containing excessive aluminum are precipitated in the aluminum 5 with extremely small particle sizes. In the figure, H2 or SiH of WF6.
の還元反応を利用して、３００℃以下の温度でＷＦ
＋３Ｈ，−→Ｗ＋ ６８ Ｆ
２ＷＦ ＋３ＳｉＨ４□→
２ Ｗ ＋ ３ Ｓ ｉ Ｆ ４＋ ６８２アルミ電極
配線５の表面のみにタングステン膜７を成長させる。タ
ングステン膜７はＣＶＤ法により形成されるので、等方
の成長が実現され著しく段差被覆性が良い（ＷＦ、以外
にＭＦ、を用いてモリブデンを形成してもよい〉。WF at a temperature below 300℃ using the reduction reaction of
+3H, -→W+ 68 F 2WF +3SiH4□→ 2 W + 3 Si F 4+ 682 Tungsten film 7 is grown only on the surface of aluminum electrode wiring 5. Since the tungsten film 7 is formed by the CVD method, isotropic growth is achieved and the step coverage is extremely good (molybdenum may be formed using MF in addition to WF).
第４図において、４００〜５００℃の温度範囲でシンタ
ー（熱処理）を行う。これは、アルミ電極５とｎ 拡散
層２のコンタクト特性を向上させるために行われる。こ
のシンター時において、アルミ配線５中のシリコンノジ
ュールがマイグレーションを起こし、厚いアルミ配線が
形成されている絶縁膜３上には６−１に示すように大き
なシリコンノジュールに成長する。段差部及びコンタク
ト部は、アルミ５の段差被覆性が悪く（アルミ５は著し
く薄い）、かつ、高融点のタングステン膜７がアルミ５
の表面を被覆しているので、シンター時にアルミ５中の
シリコンが拡散されるのを抑制する。従って、コンタク
トの底面全体を被覆するようなシリコンのエビ成長が起
こらない。第４図のごと（シリコンのエビ成長は６−２
は著しく少ない。従ってコンタクト抵抗を著しく下げる
ことができる。例として、５００℃のシンター３０分間
の条件で０．８ミクロンのコンタクト径の場合、タング
ステン被覆したＡＩ／ｎ”Ｓｉのコンタクト抵抗は約４
０Ω、タングステン被覆をしない場合は１００〜ＩＫΩ
とコンタクト抵抗が高（、かつ、そのバラツキが大であ
る。コンタクト径が２ミクロン以上の時は両者にほとん
ど差がない。次に、電極配線の信頼性において、タング
ステンを被覆したアルミ配線は、ステンレスマイグレー
ション耐性、エレクトロマイグレーシロン耐性が、被覆
しない場合に比べて１０倍以上優れている特長を有して
いる。In FIG. 4, sintering (heat treatment) is performed in a temperature range of 400 to 500°C. This is done in order to improve the contact characteristics between the aluminum electrode 5 and the n-diffusion layer 2. During this sintering, the silicon nodules in the aluminum wiring 5 undergo migration and grow into large silicon nodules as shown at 6-1 on the insulating film 3 on which the thick aluminum wiring is formed. In the step portion and the contact portion, the step coverage of aluminum 5 is poor (aluminum 5 is extremely thin), and the high melting point tungsten film 7 is
Since the surface of the aluminum 5 is coated, diffusion of silicon in the aluminum 5 is suppressed during sintering. Therefore, silicone growth that covers the entire bottom surface of the contact does not occur. As shown in Figure 4 (silicon shrimp growth is 6-2
are significantly less. Therefore, contact resistance can be significantly reduced. As an example, for a contact diameter of 0.8 microns at 500°C and 30 minutes of sintering, the contact resistance of tungsten-coated AI/n”Si is approximately 4
0Ω, 100~IKΩ without tungsten coating
and the contact resistance is high (and its variation is large.When the contact diameter is 2 microns or more, there is almost no difference between the two.Next, regarding the reliability of electrode wiring, aluminum wiring coated with tungsten has The stainless steel migration resistance and electromigration resistance are more than 10 times better than those without coating.
本実施例では、シリコンコンタクトの例を示したが下地
基板が、多結晶シリコン、アルミ、高融点金属、シリサ
イドの場合においても、シリコンノジュールの析出を抑
えることが出来、同様の効果を有する。In this embodiment, an example of a silicon contact is shown, but even if the base substrate is made of polycrystalline silicon, aluminum, high melting point metal, or silicide, the precipitation of silicon nodules can be suppressed and the same effect can be obtained.
発明の効果
以上述べたように本発明によれば、簡単な方法で微細な
コンタクトホールに対し、コンタクト抵抗が低く、かつ
高信頼性の電極配線を形成することができる。従って高
密度大集積な半導体集積回路を高歩留りで実現すること
が可能となる。Effects of the Invention As described above, according to the present invention, electrode wiring with low contact resistance and high reliability can be formed in a minute contact hole using a simple method. Therefore, it is possible to realize high-density, large-scale integrated semiconductor integrated circuits with high yield.
第１図は本発明の一実施例による微細なコンタクトに形
成された電極配線の断面図、第２図、第３図、第４図は
上記電極配線部の製造プロセスを説明するための工程断
面図、第５図は従来の製造法によるコンタクトに形成さ
れた電極配線の断面図である。
１・・・・・・半導体シリコン基板、２・・・・・・拡
散層、３・・・・・・絶縁膜、４・・・・・・コンタク
トホール、５・・・・・・アルミ電極配線、６−１・・
・・・・絶縁膜上に析出したシリコンノジュール、６−
２・・・・・・コンタクト面にエビ成長したシリコン、
７・・・・・・アルミ電極配線に被覆されたタングステ
ン膜。
代理人の氏名 弁理士 粟野重孝 ほか１名ノー−一手
噂１束シソコン基数
第２図
ｓ１ｒｉＡFIG. 1 is a cross-sectional view of an electrode wiring formed in a fine contact according to an embodiment of the present invention, and FIGS. 2, 3, and 4 are process cross-sections for explaining the manufacturing process of the electrode wiring part. FIG. 5 is a cross-sectional view of an electrode wiring formed in a contact by a conventional manufacturing method. 1...Semiconductor silicon substrate, 2...Diffusion layer, 3...Insulating film, 4...Contact hole, 5...Aluminum electrode Wiring, 6-1...
...Silicon nodules deposited on the insulating film, 6-
2...Silicon with shrimp growth on the contact surface,
7...Tungsten film coated on aluminum electrode wiring. Name of agent: Patent attorney Shigetaka Awano and 1 other person No - One move, one rumor, Sisocon base number 2, s1riA
Claims (2)
る第１の工程と、上記コンタクトホールを含む全面にシ
リコンを含有したアルミ薄膜を堆積し電極配線パターン
を形成する第２の工程と、上記電極配線パターンを被覆
するようにＣＶＤ法で高融点金属を選択成長する第３の
工程と、上記半導体層と上記アルミ電極配線のコンタク
ト特性を向上させるために熱処理する第４の工程を含ん
でなる半導体集積回路の製造方法。(1) A first step of forming a contact hole in an insulating film on a semiconductor layer; a second step of depositing a silicon-containing aluminum thin film on the entire surface including the contact hole to form an electrode wiring pattern; A third step of selectively growing a high-melting point metal using a CVD method so as to cover the electrode wiring pattern, and a fourth step of heat-treating the semiconductor layer and the aluminum electrode wiring to improve contact characteristics. A method for manufacturing semiconductor integrated circuits.
タクトホールを形成する第１の工程と、上記コンタクト
ホールを含む全面にシリコンを含有したアルミ薄膜を堆
積し電極配線パターンを形成する第２の工程と、上記電
極配線パターンを被覆するようにＣＶＤ法で高融点金属
を選択成長する第３の工程と、上記第１の金属あるいは
シリサイドと上記アルミ電極配線のコンタクト特性を向
上させるために熱処理する第４の工程を含んでなる半導
体集積回路の製造方法。(2) A first step of forming a contact hole in the insulating film on the first metal or silicide, and a second step of depositing a silicon-containing aluminum thin film on the entire surface including the contact hole to form an electrode wiring pattern. a third step of selectively growing a high melting point metal by CVD to cover the electrode wiring pattern; and a heat treatment to improve contact characteristics between the first metal or silicide and the aluminum electrode wiring. A method for manufacturing a semiconductor integrated circuit, comprising a fourth step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940388A JPH0218930A (en) | 1988-07-07 | 1988-07-07 | Manufacture of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940388A JPH0218930A (en) | 1988-07-07 | 1988-07-07 | Manufacture of semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218930A true JPH0218930A (en) | 1990-01-23 |
Family
ID=15885956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16940388A Pending JPH0218930A (en) | 1988-07-07 | 1988-07-07 | Manufacture of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218930A (en) |
-
1988
- 1988-07-07 JP JP16940388A patent/JPH0218930A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616402B2 (en) | Method for manufacturing semiconductor device | |
| JP2542617B2 (en) | Method for manufacturing semiconductor device | |
| JPH0218930A (en) | Manufacture of semiconductor integrated circuit | |
| JPS60182133A (en) | Manufacture of semiconductor device | |
| US6329274B1 (en) | Method of producing semiconductor device | |
| JP3072544B2 (en) | Semiconductor device wiring method | |
| JPS60130825A (en) | Manufacture of semiconductor device | |
| JPS6355932A (en) | Manufacture of semiconductor device | |
| JPS6079721A (en) | Method of forming semiconductor structure | |
| JPS63120419A (en) | Manufacture of semiconductor device | |
| JP2660072B2 (en) | Contact formation method | |
| JPH04192562A (en) | Semiconductor device and its manufacture | |
| JP3868043B2 (en) | Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same | |
| JP2905648B2 (en) | Method for manufacturing semiconductor device | |
| JPS59220919A (en) | Manufacture of semiconductor device | |
| JPH02114641A (en) | Manufacture of semiconductor device | |
| JPH0245925A (en) | Manufacture of semiconductor integrated circuit | |
| JPS62143422A (en) | Manufacture of semiconductor device | |
| JPS63283161A (en) | Semiconductor device and manufacture thereof | |
| JPH01238013A (en) | Manufacture of semiconductor integrated circuit | |
| JPH01206623A (en) | Manufacture of semiconductor device | |
| JP2702293B2 (en) | Method for manufacturing semiconductor device | |
| JP2672976B2 (en) | Electrode wiring and method of manufacturing the same | |
| KR20000007410A (en) | Metal wiring method of semiconductor device | |
| JPS6068614A (en) | Manufacture of semiconductor device |