JPH0245925A - Manufacture of semiconductor integrated circuit - Google Patents

Manufacture of semiconductor integrated circuit

Info

Publication number
JPH0245925A
JPH0245925A JP19742188A JP19742188A JPH0245925A JP H0245925 A JPH0245925 A JP H0245925A JP 19742188 A JP19742188 A JP 19742188A JP 19742188 A JP19742188 A JP 19742188A JP H0245925 A JPH0245925 A JP H0245925A
Authority
JP
Japan
Prior art keywords
silicon
aluminum
contact
contact hole
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19742188A
Other languages
Japanese (ja)
Inventor
Tsutomu Fujita
勉 藤田
Hiroshi Yamamoto
浩 山本
Shinji Fujii
真治 藤井
Jun Onoe
尾上 順
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19742188A priority Critical patent/JPH0245925A/en
Publication of JPH0245925A publication Critical patent/JPH0245925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To reduce contact resistance for a fine contact hole and achieve improved density by accumulating an aluminum electrode material containing silicon while heating the open silicon contact hole. CONSTITUTION:A contact hole 4 is formed at an insulation film 3 for a shallow n diffusion layer 2 formed on a silicon substrate 1. An aluminum 5 containing 1-2% silicon is accumulated. A silicon/joule 7 and a silicon/joule 6 are deposited in an extremely small grain diameter on an insulation film 3 within the aluminum 5 and on an contact surface, respectively. Sintering is performed at 400-500 deg.C to form a wiring pattern and reduce contact resistance. Then, in the process for cooling down to normal temperature, silicon epitaxial growth occurs on the contact surface of the semiconductor. However, if a silicon grain 7 exists on the insulation film 3, it becomes a core and becomes a suction source of an excessive amount of silicon. It reduces contact resistance and achieves an improved density.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細なシリコンコンタクトを有する高密度大集
積型の半導体集積回路の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a high-density, large-scale integrated semiconductor integrated circuit having fine silicon contacts.

従来の技術 シリコン基板に形成されたn十層やp土層にオーミック
コンタクトを形成する場合、通常シリコンを1%〜2%
含有したアルミ電極を用いることが多い。この方法は簡
便な上にn+シリコン層。
Conventional technology When forming an ohmic contact on an N layer or a P layer formed on a silicon substrate, silicon is usually used at 1% to 2%.
Aluminum electrodes containing aluminum are often used. This method is simple and requires only an n+ silicon layer.

p+シリコン層の両方に低いコンタクト抵抗を得ること
が出来る。しかしながら、コンタクト寸法が1ミクロン
以下になると、シンター時に、アルミ中のシリコンがコ
ンタクト面に析出し、コンタクト全面を覆う。特にシリ
コン面が(100)方位にあると、ラテラル方向にシリ
コンのエビ成長が著しく起こる。このシリコンはドープ
されていないので、高濃度シリコン層とアルミ電極の間
に高い抵抗のバリアが存在することになり、著しくコン
タクト抵抗を増大させる。この例を第3図に示す。11
はシリコン基板、12はn十拡散層、。
Low contact resistance can be obtained for both p+ silicon layers. However, when the contact size is less than 1 micron, silicon in the aluminum precipitates on the contact surface during sintering and covers the entire surface of the contact. In particular, when the silicon surface is in the (100) orientation, significant silicon growth occurs in the lateral direction. Since this silicon is undoped, a high resistance barrier exists between the heavily doped silicon layer and the aluminum electrode, significantly increasing the contact resistance. An example of this is shown in FIG. 11
12 is a silicon substrate, and 12 is an n+ diffusion layer.

13は絶縁膜、14はコンタクトホール、15はアルミ
電極、16は絶縁膜上に形成されたシリコンノジュール
、17はコンタクト面にエビ成長したシリコンである。
13 is an insulating film, 14 is a contact hole, 15 is an aluminum electrode, 16 is a silicon nodule formed on the insulating film, and 17 is silicon grown on the contact surface.

特に、微細コンタクトに対して、アルミ電極の段差被覆
性を改善するために、アルミ電極形成時にバイアス印加
や高温の基板加熱を行なうと、コンタクト抵抗の増大が
著しい。
In particular, for fine contacts, if a bias is applied or the substrate is heated to a high temperature during formation of the aluminum electrode in order to improve the step coverage of the aluminum electrode, the contact resistance increases significantly.

発明が解決しようとする課題 以上述べた欠点を鑑みて、本発明は、微細なシリコンコ
ンタクトに対して、コンタクト抵抗の低いかつ段差被覆
性の優れた電極を形成するものである。
Problems to be Solved by the Invention In view of the above-mentioned drawbacks, the present invention is to form an electrode with low contact resistance and excellent step coverage for fine silicon contacts.

課題を解決するための手段 本発明は、開孔されたシリコンコンタクトホールに加熱
しながら、シリコンを含有したアルミ電極材料を堆積す
ることにより、問題点を解決するものである。
Means for Solving the Problems The present invention solves the problems by depositing silicon-containing aluminum electrode material into a silicon contact hole while heating it.

作用 シリコンを含有したアルミ電極材料を加熱しながら堆積
することにより、その後高温のシンターにおいてコンタ
クト面にシリコンのエビ成長を防ぐことができる。
By depositing the active silicon-containing aluminum electrode material while heating, it is possible to prevent silicon from forming on the contact surface during subsequent high-temperature sintering.

実施例 第1図に本発明による一実施例を示す。Example FIG. 1 shows an embodiment according to the present invention.

1はシリコン基板でp形、2は浅いn+の拡散層、3は
絶縁膜、4はコンタクトホール、5はシリコンを含有し
たアルミ電極配線、6はコンタクト面にエビ成長したシ
リコン、7は絶縁膜上に析出したシリコンノジュールで
ある。本実施例では、450℃のシンターを行なった後
のコンタクトの断面を示しているが、6のエビ成長した
シリ・コン量は著しく少ない。
1 is a p-type silicon substrate, 2 is a shallow n+ diffusion layer, 3 is an insulating film, 4 is a contact hole, 5 is an aluminum electrode wiring containing silicon, 6 is a silicon substrate grown on the contact surface, 7 is an insulating film These are silicon nodules deposited on top. In this example, a cross section of the contact after sintering at 450° C. is shown, but the amount of silicone that has grown in size 6 is extremely small.

以下本発明の実施例について詳細に、第2図(a)〜(
C)をもとに説明する。
Embodiments of the present invention will be described in detail below in FIGS.
The explanation will be based on C).

第2図において、シリコン基板1に形成された浅いn 
拡散層2に対して、絶縁膜3にコンタクトホール4を形
成する。次に第3図に示すようにシリコンを1〜2%含
有したアルミ5を堆積する。この時、堆積温度を100
℃〜300℃に設定する。アルミ5中、絶縁膜3上にシ
リコンノジュール7、コンタクト面上にシリコンノジュ
ール6が非常に小さな粒径で析出する。この時、堆積温
度を上げるほど析出するシリコン粒が太き(なる。次に
第2図(C)示すごと(配線パターンを形成し、コンタ
クト抵抗を下げるために400〜500℃でシンターを
行なう。コンタクト面上にアルミ5中のシリコンが拡散
することによってシリコンのエビ成長6が起こるが、0
.7ミクロンのコンタクトホールに対して、アルミ5中
のシリコンは1/10〜1/3のコンタクト面を被覆す
るに過ぎない。この理由として次のように考えられる。
In FIG. 2, a shallow n
A contact hole 4 is formed in the insulating film 3 for the diffusion layer 2 . Next, as shown in FIG. 3, aluminum 5 containing 1 to 2% silicon is deposited. At this time, the deposition temperature was set to 100
Set at ℃~300℃. In the aluminum 5, silicon nodules 7 are precipitated on the insulating film 3, and silicon nodules 6 are precipitated on the contact surface with very small particle sizes. At this time, as the deposition temperature is raised, the precipitated silicon grains become thicker.Next, as shown in FIG. 2(C), a wiring pattern is formed and sintering is performed at 400 to 500 DEG C. in order to lower the contact resistance. Silicon growth 6 occurs due to the diffusion of silicon in aluminum 5 onto the contact surface, but 0
.. For a 7 micron contact hole, the silicon in the aluminum 5 only covers 1/10 to 1/3 of the contact surface. The reason for this is thought to be as follows.

アルミ5を堆積する時、100℃〜300℃に温度を上
げるとシリコンがアルミ中に多(溶は込む。堆積後、常
温まで冷却される時、アルミ中の過剰のシリコン6.7
が析出し、絶縁膜3上やコンタクト4の表面に小さな粒
径で堆積する。
When depositing aluminum 5, if the temperature is raised to 100°C to 300°C, a large amount of silicon (dissolves) in the aluminum.
is precipitated and deposited on the insulating film 3 and the surface of the contact 4 in small grain sizes.

その後、400℃〜500℃のシンターを行ない、常温
まで冷却される過程で、半導体のコンタクト面にシリコ
ンのエビ成長が起こるが絶縁膜3上にシリコン粒7が存
在していると、これが核となり過剰シリコンの吸込み源
となる。従って、エビ成長に寄与するシリコンが少な(
なり、結果としてシンター時のエビ成長が抑制される。
After that, sintering is performed at 400°C to 500°C, and in the process of cooling to room temperature, silicon grains grow on the contact surface of the semiconductor, but if silicon grains 7 are present on the insulating film 3, these become nuclei. Serves as a suction source for excess silicon. Therefore, there is less silicon that contributes to shrimp growth (
As a result, shrimp growth during sintering is suppressed.

アルミ堆積時の温度を100℃以下にすると、核となる
シリコン粒が形成されないので、シンター後のコンタク
ト面へのエビ成長が多(なる。反対にアルミ堆積時の温
度を300℃以上にすると、アルミ堆積の過程でコンタ
クト面へのエビ成長が発生し、さらに400℃〜500
℃のシンターでエビ成長が促進される。
If the temperature during aluminum deposition is below 100°C, the silicon grains that become the nucleus will not be formed, so there will be a lot of growth on the contact surface after sintering.On the other hand, if the temperature during aluminum deposition is above 300°C, In the process of aluminum deposition, shrimp growth occurs on the contact surface, and further
Shrimp growth is promoted by sintering at ℃.

本発明では、アルミ堆積時に100〜300℃の基板加
熱する方法を述べたが、次に述べる方法を用いてもよい
In the present invention, a method has been described in which the substrate is heated to 100 to 300° C. during aluminum deposition, but the following method may also be used.

即ち、常温でアルミを堆積した後、第1ステッブで10
0〜300℃のアニールを行なう。次に第2ステツプと
して、400〜500℃のシンターを行なう。この方法
でも先に述べた方法と同じ効果を持つ。
That is, after depositing aluminum at room temperature, 10
Annealing is performed at 0 to 300°C. Next, as a second step, sintering is performed at 400-500°C. This method also has the same effect as the method described above.

第4図にアルミ堆積時の基板温度に対するAt!−8i
(2%)1n”Siのコンタクト抵抗の依存性を示す。
Figure 4 shows At! vs. substrate temperature during aluminum deposition. -8i
(2%) The dependence of contact resistance on 1n”Si is shown.

シンター温度は450℃30分である。パラメータとし
てコンタクトサイズを0.7〜2μmと変化させている
。1.0ミクロン以下のコンタクトサイズにおいて、1
00℃〜300℃の基板加熱堆積法は他の温度範囲の堆
積条件に比べて、著しくコンタクト抵抗が低い。
The sinter temperature is 450°C for 30 minutes. The contact size is varied from 0.7 to 2 μm as a parameter. For contact sizes below 1.0 microns, 1
The substrate heating deposition method at 00° C. to 300° C. has significantly lower contact resistance than deposition conditions in other temperature ranges.

従って本発明はサブミクロンサイズのAe/Siコンタ
クトに対してその効果が大きい。
Therefore, the present invention is highly effective for submicron-sized Ae/Si contacts.

以上の実施例はAeとシリコンのコンタクトについて説
明したが、シリコン以外の材料についても本発明は効果
を有する。シリコン以外の材料、例えば金属やシリサイ
ドではエビ成長がほとんど起こらず、シリコンのノジュ
ールが析出する。本発明は先に述べた原理により、コン
タクト面上のシリコンノジュールの径を小さくすること
が出来る。従ってコンタクト抵抗の上昇を防ぐことが可
能となる。この例を第3図に示す。1は半導体シリコン
基板、2は拡散層、3は絶縁膜、4はコンタクトホール
、8は金属でタングステン、9はアルミ電極、10はコ
ンタクト面に析出したシリコンノジュール、11は絶縁
膜3上に析出したシリコンノジュール。
In the above embodiments, contact between Ae and silicon has been described, but the present invention is also effective for materials other than silicon. With materials other than silicon, such as metals and silicides, almost no growth occurs, and silicon nodules are precipitated. According to the present invention, the diameter of the silicon nodule on the contact surface can be reduced based on the principle described above. Therefore, it is possible to prevent an increase in contact resistance. An example of this is shown in FIG. 1 is a semiconductor silicon substrate, 2 is a diffusion layer, 3 is an insulating film, 4 is a contact hole, 8 is a metal made of tungsten, 9 is an aluminum electrode, 10 is a silicon nodule deposited on the contact surface, 11 is deposited on the insulating film 3 silicon nodule.

発明の効果 以上述べたように本発明によれば、簡単な方法で、微細
なコンタクトホールに対し、コンタクト抵抗を安定に低
くすることが出来る。従って高密度大集積な半導体集積
回路を高歩留りで実現することが可能となる。
Effects of the Invention As described above, according to the present invention, it is possible to stably lower the contact resistance of a fine contact hole using a simple method. Therefore, it is possible to realize high-density, large-scale integrated semiconductor integrated circuits with high yield.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による微細なコンタクトに形
成された電極配線の断面図、第2図(a)〜(C)は上
記電極配線部の製造プロセスを説明するための工程断面
図、第3図は本発明の他の実施例の断面構造図、第4図
は本発明のコンタクト特性を示す特性図、第5図は従来
の製造方法による微細なコンタクトに形成された電極配
線の断面図である。 1・・・・・・半導体シリコン基板、2・・・・・・拡
散層、3・・・・・・絶縁膜、4・・・・・・コンタク
トホール、5・・・・・・アルミ電極、6・・・・・・
コンタクト面にエビ成長したシリコン、7・・・・・・
絶縁膜上に析出したシリコンノジュール。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 第 図 ? 第 図 πθ パで 2θθ 満のθ36040θ 偽り M、5L(2%) ノMk # t、 J°C第 図 第 図
FIG. 1 is a sectional view of an electrode wiring formed in a fine contact according to an embodiment of the present invention, and FIGS. 2(a) to (C) are process sectional views for explaining the manufacturing process of the electrode wiring part. , FIG. 3 is a cross-sectional structure diagram of another embodiment of the present invention, FIG. 4 is a characteristic diagram showing the contact characteristics of the present invention, and FIG. 5 is a diagram showing the electrode wiring formed in a fine contact by the conventional manufacturing method. FIG. 1...Semiconductor silicon substrate, 2...Diffusion layer, 3...Insulating film, 4...Contact hole, 5...Aluminum electrode , 6...
Silicone that has grown on the contact surface, 7...
Silicon nodules deposited on an insulating film. Name of agent: Patent attorney Shigetaka Awano and one other person Figure 1 Figure 1? Fig. πθ Pa in 2θθ Full θ36040θ False M, 5L (2%) No Mk # t, J°C Fig.

Claims (2)

【特許請求の範囲】[Claims] (1)半導体層もしくは金属もしくはシリサイド上の絶
縁膜上にコンタクトホールを形成する第1の工程と、上
記コンタクトホールを含む全面にシリコンを含有したア
ルミ薄膜を100℃〜300℃の堆積温度で加熱して堆
積し電極配線パターンを形成する第2の工程と、上記半
導体層もしくは金属もしくはシリサイドと上記アルミ電
極配線のコンタクト特性を向上させるために上記堆積温
度よりも高い温度で熱処理する第3の工程を含んでなる
半導体集積回路の製造方法。
(1) A first step of forming a contact hole on a semiconductor layer or an insulating film on metal or silicide, and heating the aluminum thin film containing silicon on the entire surface including the contact hole at a deposition temperature of 100°C to 300°C. a second step of depositing and forming an electrode wiring pattern, and a third step of heat-treating at a temperature higher than the deposition temperature in order to improve the contact characteristics between the semiconductor layer, metal or silicide and the aluminum electrode wiring. A method for manufacturing a semiconductor integrated circuit comprising:
(2)半導体層もしくは金属もしくはシリサイド上の絶
縁膜上にコンタクトホールを形成する第1の工程と、上
記コンタクトホールを含む全面にシリコンを含有したア
ルミ薄膜を100℃以下の温度で堆積し電極配線パター
ンを形成する第2の工程と、100℃〜300℃の温度
で熱処理する第3の工程と、上記半導体層もしくは金属
もしくはシリサイドと上記アルミ電極配線のコンタクト
特性を向上させるために上記第3の工程の熱処理温度よ
りも高い温度で熱処理する第4の工程を含んでなる半導
体集積回路の製造方法。
(2) A first step of forming a contact hole on a semiconductor layer or an insulating film on metal or silicide, and depositing a silicon-containing aluminum thin film on the entire surface including the contact hole at a temperature of 100°C or less and electrode wiring. a second step of forming a pattern; a third step of heat treatment at a temperature of 100°C to 300°C; A method for manufacturing a semiconductor integrated circuit, comprising a fourth step of performing heat treatment at a temperature higher than the heat treatment temperature of the step.
JP19742188A 1988-08-08 1988-08-08 Manufacture of semiconductor integrated circuit Pending JPH0245925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19742188A JPH0245925A (en) 1988-08-08 1988-08-08 Manufacture of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19742188A JPH0245925A (en) 1988-08-08 1988-08-08 Manufacture of semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0245925A true JPH0245925A (en) 1990-02-15

Family

ID=16374237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19742188A Pending JPH0245925A (en) 1988-08-08 1988-08-08 Manufacture of semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0245925A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027864A (en) * 2018-08-10 2020-02-20 株式会社デンソー Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027864A (en) * 2018-08-10 2020-02-20 株式会社デンソー Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JPH0523055B2 (en)
JPS58182259A (en) Method of forming polysilicon resistor
JPH10512716A (en) Ohmic contacts and methods of manufacturing semiconductor devices with such ohmic contacts
JP2018125520A (en) Forming metal contact layer on silicon carbide and semiconductor device with metal contact structure
JP3079851B2 (en) Method for manufacturing silicon carbide electronic device
JPH0296374A (en) Semiconductor device and manufacture thereof
JPH0245925A (en) Manufacture of semiconductor integrated circuit
JP3156001B2 (en) Method for manufacturing semiconductor device
TW200522255A (en) Contact plug in semiconductor device and method of forming the same
JPS6079721A (en) Method of forming semiconductor structure
JPH0193132A (en) Manufacture of semiconductor device
JPH1041245A (en) Manufacture of semiconductor device
JPH03292729A (en) Manufacture of sputtering target and semiconductor device
JPS60127755A (en) Manufacture of semiconductor device
JP2729870B2 (en) Variable capacitance diode and manufacturing method thereof
JPH0218930A (en) Manufacture of semiconductor integrated circuit
JPS59175764A (en) Semiconductor device
JP2905648B2 (en) Method for manufacturing semiconductor device
JPS61248472A (en) Mos semiconductor device
JPS62143422A (en) Manufacture of semiconductor device
KR950000657B1 (en) Manufacturing method of semiconductor device
JPH10340864A (en) Forming method of laminated amorphous silicon
JP2650972B2 (en) Method for manufacturing semiconductor device
JPH0441510B2 (en)
JPS6059730A (en) Manufacture of semiconductor device