JP2903565B2 - Character display device - Google Patents

Character display device

Info

Publication number
JP2903565B2
JP2903565B2 JP1264054A JP26405489A JP2903565B2 JP 2903565 B2 JP2903565 B2 JP 2903565B2 JP 1264054 A JP1264054 A JP 1264054A JP 26405489 A JP26405489 A JP 26405489A JP 2903565 B2 JP2903565 B2 JP 2903565B2
Authority
JP
Japan
Prior art keywords
character
address
display
output
enlarged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1264054A
Other languages
Japanese (ja)
Other versions
JPH03126080A (en
Inventor
啓一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1264054A priority Critical patent/JP2903565B2/en
Publication of JPH03126080A publication Critical patent/JPH03126080A/en
Application granted granted Critical
Publication of JP2903565B2 publication Critical patent/JP2903565B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、文字表示装置に関し、特に表示している
文字フォントパターンをディスプレイに拡大表示するた
めの文字表示装置である。
Description: TECHNICAL FIELD The present invention relates to a character display device, and more particularly to a character display device for enlarging and displaying a displayed character font pattern on a display.

(従来の技術) 従来の文字表示装置には、一般的にキャラクタ方式又
はビットマップ方式を使用するものがある。
(Prior Art) Some conventional character display devices generally use a character system or a bitmap system.

第8図(a)はキャラクタ方式を用いた文字表示装置
の構成を示すブロック図である。同図(a)において、
1は装置全体を制御する中央処理装置(以下CPUと略
す)、2は文字符号を記憶するリフレッシュメモリ(以
下RMと略す)、3はCRTの表示を制御するCRTコントロー
ラ(以下CRTCと略す)、4は文字符号により文字パター
ンを出力するキャラクタジェネレータ(以下CGと略
す)、5は一文字文の一行の文字パターンを1ビットず
つ順次送り出すパラレル・シリアル変換回路(以下PSと
略す)、6は文字を表示するCRTであり、7はCRTC3とPS
5を動作させる発振回路である。
FIG. 8A is a block diagram showing a configuration of a character display device using the character system. In FIG.
1 is a central processing unit (hereinafter abbreviated as CPU) for controlling the entire apparatus, 2 is a refresh memory (hereinafter abbreviated as RM) for storing character codes, 3 is a CRT controller (hereinafter abbreviated as CRTC) for controlling CRT display, 4 is a character generator (hereinafter abbreviated as CG) that outputs a character pattern by a character code, 5 is a parallel-to-serial conversion circuit (hereinafter abbreviated as PS) that sequentially sends out a character pattern of one line of one character sentence by 1 bit, and 6 is a character. CRT to display, 7 is CRTC3 and PS
5 is an oscillation circuit that operates.

次に動作を説明する。 Next, the operation will be described.

CPU1によりRM2に書き込まれた文字コードはCRTC3によ
り読み出されCG4に送られる。CG4はこの文字コードから
文字パターンを出力する。この文字パターンはPS5によ
り1ビット出力に変換され、発振回路7により1ビット
ずつCRT6に出力される。CRT6はこのデータを表示画面上
に表示する。
The character code written to RM2 by CPU1 is read by CRTC3 and sent to CG4. CG4 outputs a character pattern from this character code. This character pattern is converted into a 1-bit output by the PS 5 and output to the CRT 6 by the oscillator circuit 7 bit by bit. CRT6 displays this data on the display screen.

表示文字を変更するときには、CPU1がRM2をアクセス
し文字コードを書替えればよい。
When changing the display character, the CPU 1 may access the RM 2 and rewrite the character code.

上記のようなキャラクタ方式を用いた文字表示装置で
は、CRT6が一行の中の一文字文を表示する時間内にRM2
とCG4そしてPS5の動作が終了しなければならないが、当
該装置を高精細のCRT6に使用する場合、CRT6の1ドット
の表示時間がきわめて短いため、一文字の表示時間内に
これらの回路を動作させることが困難であった。さら
に、文字の拡大や、拡大した時に生ずる標準文字で表示
されていて拡大した時に画面内に入らない非標準エリア
を見るためのスクロール表示ができなかった。
In the character display device using the character method as described above, the CRT 6 displays RM2 within the time for displaying one character sentence in one line.
The operation of CG4 and PS5 must be completed, but when using this device for a high-definition CRT6, since the display time of one dot of CRT6 is extremely short, these circuits must be operated within the display time of one character. It was difficult. Further, scrolling for enlarging a character or for viewing a non-standard area which is displayed in standard characters generated when the character is enlarged and does not enter the screen when the character is enlarged cannot be performed.

本出願人は、上記のようにCGの動作時間が遅いので高
精細なCRTでは一文字の表示時間ではアクセスできない
ので複数文字の時間で文字数と同数、つまり複数個のCG
をアクセスすることで対応した特願昭61−276668号にお
いて、複数の標準、拡大のCGを持ち、表示アドレスを指
示することにより、スクロール表示可能な文字表示装置
を提案した。その文字表示装置の構成を第9図に示す。
As described above, the applicant has found that the operation time of the CG is slow, so that a high-definition CRT cannot be accessed in a display time of one character.
In Japanese Patent Application No. 61-276668, a character display device having a plurality of standard and enlarged CGs and capable of scrolling display by designating a display address was proposed. FIG. 9 shows the configuration of the character display device.

第9図において、第8図と同一の参照符号は同一性の
ある構成部分を示す。第9図の実施例ではRM2に対して
2個の標準CG4−1,4−2、4個の拡大CG4−3〜4−6
を用いている。9−1〜9−8は発振回路7からのクロ
ックの立上がりで入力をラッチするラッチ回路である。
10−1〜10−3は入力信号を切替えるマルチプレクサ
(以下MPXと略す)である。11はCPU1がRM2をリードライ
トするときのみデータバスを接続するバスバッファであ
る。12はフリップフロップ(以下F/Fと略す)、13はリ
ードオンリメモリ(以下ROMと略す)、14はアドレス指
示をする加算器(以下ADDと略す)である。
In FIG. 9, the same reference numerals as those in FIG. 8 indicate the same components. In the embodiment shown in FIG. 9, two standard CGs 4-1 and 4-2 and four enlarged CGs 4-3 to 4-6 are provided for RM2.
Is used. Reference numerals 9-1 to 9-8 denote latch circuits for latching inputs at the rise of the clock from the oscillation circuit 7.
Reference numerals 10-1 to 10-3 denote multiplexers (hereinafter abbreviated as MPX) for switching input signals. Reference numeral 11 denotes a bus buffer for connecting the data bus only when the CPU 1 reads and writes RM2. 12 is a flip-flop (hereinafter abbreviated as F / F), 13 is a read-only memory (hereinafter abbreviated as ROM), and 14 is an adder (hereinafter abbreviated as ADD) for instructing an address.

ラッチ回路9−1〜9−3はCRTC3とPS5の間に設けら
れ、CRTC3が出力するCRT6の表示オン/オフ信号、高輝
度、反転、ブリンクの各モード等の表示制御信号をラッ
チする。ラッチ回路9−4〜9−8はデータをラッチす
るものである。ラッチ回路9−4はCRTC3とMPX10−3の
間に接続され、CRTC3からのアドレスデータをラッチす
る。ラッチ回路9−5,9−6はRM2とCG4−1,4−2との間
にそれぞれ接続され、RM2からの偶数アドレス、奇数ア
ドレスをそれぞれラッチする。ラッチ回路9−7,9−8
はCG4−1,4−2からの文字パターンをそれぞれラッチし
てMPX10−2が出力する。なお、ラッチ回路9−1とラ
ッチ回路9−4,ラッチ回路9−2とラッチ回路9−5〜
9−6,ラッチ回路9−3とラッチ回路9−7〜9−8は
それぞれ同一位相で入力信号をラッチしている。
Latch circuits 9-1 to 9-3 are provided between CRTC3 and PS5, and latch display ON / OFF signals of CRT6 output by CRTC3, and display control signals such as high brightness, inversion, and blinking modes. The latch circuits 9-4 to 9-8 latch data. Latch circuit 9-4 is connected between CRTC3 and MPX10-3, and latches address data from CRTC3. Latch circuits 9-5 and 9-6 are connected between RM2 and CG4-1 and 4-2, respectively, and latch even and odd addresses from RM2, respectively. Latch circuits 9-7, 9-8
Latches the character patterns from the CGs 4-1 and 4-2, respectively, and outputs them from the MPX 10-2. The latch circuits 9-1 and 9-4, the latch circuits 9-2 and the latch circuits 9-5 and 9-5
9-6, the latch circuit 9-3 and the latch circuits 9-7 to 9-8 latch the input signals at the same phase.

MPX10−1は“CRTC3のアドレスデータ”+“CRTCクロ
ックの反転データ”(CRTC3側)と“CPU1のアドレス(C
PU1側)”とを切替える。この切替えはCRTC3の表示オン
/オフ信号により、オン(“1")のときCRTC3側、オフ
のときCPU1側になる。MPX10−2はラッチ回路9−7,9−
8を介して入力されるCG4−1,4−2の文字パターンデー
タを切替えてPS5に出力する。この切替えはCRTCクロッ
クが“0"のときはCG4−1,“1"のときにはCG4−2のそれ
ぞれの出力となる。
MPX10-1 is composed of “CRTC3 address data” + “CRTC clock inverted data” (CRTC3 side) and “CPU1 address (C
This switching is performed by the display ON / OFF signal of the CRTC3. When the signal is turned on (“1”), the signal is switched to the CRTC3 side, and when the signal is turned off, the CPU1 is switched. The MPX10-2 is connected to the latch circuits 9-7, 9 −
The character pattern data of CG4-1 and 4-2 input via the switch 8 is switched and output to the PS5. This switching becomes the output of CG4-1 when the CRTC clock is "0" and the output of CG4-2 when it is "1".

バスバッファ11はラッチ回路9−1でラッチされた表
示オン/オフ信号がオフ(“0")のときにCPU1が▲
▼信号“0"を出したとき(RM2はライトモード)
バッファを開き、CPU1からのデータ(文字コード)をRM
2転送する。
When the display on / off signal latched by the latch circuit 9-1 is off ("0"), the CPU 1
▼ When signal “0” is issued (RM2 is in write mode)
Open the buffer and RM the data (character code) from CPU1
2 Transfer.

また、表示オン/オフ信号がオン(“1")のときには
バッファを閉じていて、CPU1−RM2間のデータの行き来
はない。
When the display ON / OFF signal is ON ("1"), the buffer is closed, and there is no data exchange between CPU1 and RM2.

次に動作を第10図のタイミング図を参照して説明す
る。
Next, the operation will be described with reference to the timing chart of FIG.

まず、CPU1によって文字コードがRM2に書き込まれ
る。即ち、CPU1はラッチ回路9−1でラッチされた表示
オン/オフ信号がオフのとき、▲▼信号“0"
をオアゲートを介してRM2をライトモードにし、CPU1か
らMPX10−1を介して入力したRM2のアドレスにCPU1から
バスバッファ11を介して入力した文字コードを書き込
む。
First, a character code is written into RM2 by CPU1. That is, when the display on / off signal latched by the latch circuit 9-1 is off, the CPU 1 outputs the signal "0"
Is set to the write mode via the OR gate, and the character code input from the CPU 1 via the bus buffer 11 is written to the address of the RM 2 input from the CPU 1 via the MPX 10-1.

次に、CRTC3には第10図に示すようなCRTCクロックが
発振回路7より送られる。CRTC3はCRTCクロックの立上
がりのタイミングで動作を開始するがアドレスを所定時
間(アクセスに要する時間)の後に出力する。そのデー
タは同期を取るため、ラッチ回路9−4でラッチされ
る。このラッチされたデータはCRTCクロックを反転した
ものと共にMPX10−1を介してRM2に送られる。このCRTC
クロックの反転データはRM2の最下位アドレスとして使
用される。
Next, a CRTC clock as shown in FIG. CRTC3 starts operation at the rising edge of the CRTC clock, but outputs an address after a predetermined time (time required for access). The data is latched by the latch circuit 9-4 for synchronization. This latched data is sent to RM2 via MPX10-1 together with the inverted version of the CRTC clock. This CRTC
The inverted data of the clock is used as the lowest address of RM2.

例えば第11図に示すように、RM2のアドレスを2進数
で0〜nとした場合、CPU1はそのまま0〜nのアドレス
でRM2に書き込み/読出しができるが、CRTC3の場合はCR
TCクロックの一周期中に2文字を表示するために、0〜
n−1のアドレスをMPX10−1、即ちRM2の1〜nのアド
レスに入力する、そして、RM2の0のアドレス(最下
位)にはCRTCクロックの反転データ、即ち“0"と“1"を
入力している。
For example, as shown in FIG. 11, when the address of RM2 is 0 to n in binary, the CPU 1 can write / read to / from RM2 at the address of 0 to n as it is.
To display two characters during one cycle of the TC clock,
The address of n-1 is input to MPX10-1, that is, the address of 1 to n of RM2, and inverted data of the CRTC clock, that is, "0" and "1" are applied to the address (lowest) of 0 of RM2. You are typing.

このようにCRTCクロックの立上がり時にはRM2には偶
数アドレスが入力され、立ち下がり時には奇数アドレス
(前のアドレスに+1したもの)が入力される。
Thus, at the rising edge of the CRTC clock, an even address is input to RM2, and at the falling edge, an odd address (+1 is added to the previous address) is input.

これによりCRTC3の一文字のアドレス中(CRTCクロッ
クの一周期)にRM2は2文字文の文字コードを出力す
る。この文字コードのうち偶数アドレスの文字コード
(a2,b2…)はラッチ回路9−5によりCRTCクロックの
立上がりでラッチされ、奇数アドレスの文字コード(a
1,b1…)はラッチ回路9−6によりCRTCクロックの立ち
下がりでラッチされる。ラッチ回路9−5の文字コード
の出力はCG4−1により文字パターン(A2,B2…)として
出力され、さらにラッチ回路9−7によりラッチされ
る。同様にラッチ回路9−5の文字コードの出力はCG4
−2により文字パターン(A1,B1…)として出力されラ
ッチ回路9−8によりラッチされる。この2つのラッチ
回路9−7,9−8によりラッチされた文字パターンはMPX
10−2に出力される。このMPX10−2はCRTクロックのハ
イレベル時にはラッチ回路9−7の文字パターンデータ
(A2,B2…)をロウレベル時にはラッチ回路9−8の文
字パターンデータ(A1,B1…)をそれぞれPS5に出力す
る。
As a result, RM2 outputs the character code of the two-character sentence in the address of one character of CRTC3 (one cycle of the CRTC clock). The even-addressed character code (a2, b2,...) Is latched by the latch circuit 9-5 at the rising edge of the CRTC clock.
1, b1...) Are latched by the latch circuit 9-6 at the falling edge of the CRTC clock. The output of the character code of the latch circuit 9-5 is output as a character pattern (A2, B2...) By the CG4-1, and is further latched by the latch circuit 9-7. Similarly, the output of the character code of the latch circuit 9-5 is CG4
Are output as a character pattern (A1, B1,...) By -2 and are latched by the latch circuit 9-8. The character pattern latched by these two latch circuits 9-7 and 9-8 is MPX
Output to 10-2. The MPX 10-2 outputs the character pattern data (A2, B2...) Of the latch circuit 9-7 to the PS5 when the CRT clock is at a high level, and outputs the character pattern data (A1, B1...) Of the latch circuit 9-8 to the PS5 when the CRT clock is at a low level. .

これにより2つのCG4−1,4−2の文字パターンは連続
してPS5に出力される。これによりPS5は発振回路7のク
ロックで連続して文字パターンをCRT6に出力できる。
Thereby, the character patterns of the two CGs 4-1 and 4-2 are continuously output to the PS5. Thereby, the PS 5 can output the character pattern to the CRT 6 continuously by the clock of the oscillation circuit 7.

なお、CRTC3より出力されるCRT6の表示制御信号はラ
ッチ回路9−1〜9−3により文字パターンデータと同
期がとられているので、ずれは生じない。文字を書き替
えるときはCPU1によりRM2の文字コードを書き替えるだ
けでよい。
The display control signal of the CRT 6 output from the CRTC 3 is synchronized with the character pattern data by the latch circuits 9-1 to 9-3, so that no shift occurs. When rewriting characters, it is only necessary to rewrite the character code of RM2 by CPU1.

次に、拡大文字表示の場合の動作について述べる。 Next, an operation in the case of enlarged character display will be described.

ここで本実施例における標準文字、拡大文字、表示文
字の条件を第12図に示すように設定する。すなわち、拡
大文字を縦横2倍とすると、 標準文字…ヨコxドット、タテyドット(第12図
(a)) 拡大文字…ヨコ2xドット、タテ2yドット(第12図
(b)) 表示文字(標準)…ヨコ2m文字、タテ2n文字(第12
図(c)) 表示文字(拡大)…ヨコm文字、タテn文字(第12
図(C)) となる。
Here, the conditions of the standard character, the enlarged character, and the display character in the present embodiment are set as shown in FIG. That is, if the enlarged character is doubled vertically and horizontally, standard characters: horizontal x dot, vertical y dot (Fig. 12 (a)) Expanded characters: horizontal 2x dot, vertical 2y dot (Fig. 12 (b)) Display character ( Standard): Horizontal 2m characters, vertical 2n characters (No. 12
(Fig. (C)) Display characters (enlarged): horizontal m characters, vertical n characters (twelfth
(C) of FIG.

この条件は標準文字から拡大文字にしても文字フォン
トがすべて表示され、文字の一部が欠けたりしないため
である。
This condition is because all character fonts are displayed even if the character is enlarged from the standard character, and a part of the character is not lost.

CPU1から拡大文字表示の信号がF/F12に書込まれた場
合には、F/F12の信号制御でROM13はCRTC3のアドレス信
号とラスタ信号を変換する。
When an enlarged character display signal is written from the CPU 1 to the F / F 12, the ROM 13 converts the address signal of the CRTC 3 and the raster signal under the signal control of the F / F 12.

第13図(a)ないし(c)はそれぞれ標準文字表示時
の各文字のアドレス、CRTCのアドレス、拡大文字表示時
の各文字のアドレスを示している。
FIGS. 13A to 13C show the address of each character when displaying standard characters, the address of CRTC, and the address of each character when displaying enlarged characters.

すなわち画面の標準文字表示は、横2m文字、縦2n文字
であるので文字のアドレスは0〜4mn−1の4mnとなる
(第13図(a))。また、CRTC3は横2文字を1文字と
してアドレスをカウントしているので、横m文字、縦2n
文字となり、文字アドレスは0〜2nm−1の2mnとなる
(第13図(b))。
That is, the standard character display on the screen is 2m wide and 2n long, so the character address is 4mn from 0 to 4mn-1 (FIG. 13 (a)). Also, CRTC3 counts addresses with two horizontal characters as one character, so m horizontal characters, 2n vertical characters
It becomes a character, and the character address is 2mn of 0 to 2 nm-1 (FIG. 13 (b)).

次に画面の拡大文字表示(第13図(c))であるが、
この場合縦、横とも2倍に拡大するので、横m文字、縦
はn文字となる。しかし文字のアドレスは2m〜3m−1と
なる(スクロールなしの場合)。また、この場合、同一
アドレスのラスタが2倍になるため(標準yラスタ→拡
大2yラスタ)、ラスタの変換も必要となる。この変換を
第14図に示す。
Next is the enlarged character display on the screen (Fig. 13 (c)).
In this case, since both the vertical and horizontal directions are enlarged twice, m horizontal characters and n vertical characters are obtained. However, the address of the character is 2m-3m-1 (in the case without scrolling). In this case, since the number of rasters at the same address is doubled (standard y raster → enlarged 2y raster), raster conversion is also required. This conversion is shown in FIG.

第14図においてCRTC3の出力アドレスは0〜2mn〜1、
出力ラスタは0〜y−1であるが、ROM13により、拡大
モード時のアドレスは0〜m−1,2m〜3m−1,…2m(n−
1)〜(2n−1)m−1となり、ラスタは0〜2y−1と
なる。
In FIG. 14, the output address of CRTC3 is 0-2mn-1.
The output raster is 0 to y-1, but the address in the enlargement mode is 0 to m-1, 2m to 3m-1,... 2m (n-
1) to (2n-1) m-1, and the raster becomes 0 to 2y-1.

以上のようにアドレスとラスタが決定され、CG4−3
〜4−6が動作する。この場合のCG4−3〜4−6のア
クセスする時期は、標準CG4−1が動作した時のラスタ
0〜y−1がCG4−3、ラスタy〜2y−1がCG4−5とな
る。ここで、CGのアクセス方法を第15図(a)〜(d)
により説明する。第15図において(a)は標準文字表示
の場合のCG4−1,4−2の動作順序を示したもので、は
CG4−1、はCG4−2を示している。またこの場合CG4
−1とCG4−2は、それぞれ1つで一文字を表示できる
とすると、(c)のようなフォント内容となる。次に拡
大表示の場合を(b)に示すが、この場合にはCG4−3
〜CG4−6はそれぞれ〜の動作順序が必要で、その
フォント内容も(d)のようにならなくてはならない。
なお、(b)において〜はCG4−3〜4−6を示し
ている。
The address and raster are determined as described above, and CG4-3
4-6 operate. In this case, when the CGs 4-3 to 4-6 are accessed, the rasters 0 to y-1 when the standard CG 4-1 operates are CG 4-3 and the rasters y to 2y-1 are CG 4-5. Here, the access method of the CG is shown in FIGS. 15 (a) to (d).
This will be described below. In FIG. 15, (a) shows the operation order of CG4-1 and 4-2 in the case of the standard character display.
CG4-1 indicates CG4-2. Also in this case CG4
Assuming that each of -1 and CG4-2 can display one character, the font content is as shown in FIG. Next, the case of the enlarged display is shown in (b). In this case, CG4-3
Each of ~ CG4-6 requires the operation order of ~, and the font contents must also be as shown in (d).
Note that in (b), ~ indicates CG4-3 to 4-6.

次にF/F12には他にCPU1よりスクロールのアドレスも
書込まれる。この出力はADD14により拡大アドレスに加
算され、出力される。第16図は拡大表示時のスクロール
説明図であるが、同図(a)に示したの部分を拡大し
たい時にはF/F12に0を書込めば拡大表示にした時に
の部分の拡大表示が表示される(第16図(b))。ま
た、の部分を拡大したい場合は(2n−1)mの値をF/
F12に書込めば、ADD14により拡大アドレスに加算され、
表示される(第16図(c))。同様に,の部分を拡
大したい場合はそれぞれm,2nmをF/F12に書込めばよい
(第16図(d),(e))。このように拡大表示にして
も標準文字のすべてを表示することができる。同様にし
て縦拡大、横拡大にも使用できる。
Next, the scroll address is also written into the F / F 12 from the CPU 1. This output is added to the expanded address by ADD14 and output. FIG. 16 is an explanatory view of scrolling at the time of enlarged display. When it is desired to enlarge the portion shown in FIG. (A), write 0 in F / F12 to display the enlarged display of the portion when enlarged display is performed. (FIG. 16 (b)). Also, if you want to enlarge the part, the value of (2n-1) m is changed to F /
If you write to F12, it will be added to the expanded address by ADD14,
It is displayed (FIG. 16 (c)). Similarly, if it is desired to enlarge the portion, it is sufficient to write m and 2 nm respectively to the F / F 12 (FIGS. 16 (d) and (e)). In this manner, all of the standard characters can be displayed even in the enlarged display. Similarly, it can be used for vertical and horizontal enlargement.

また一行づつ上にスクロール表示を行いたい時にはF/
F12に2m,4m,6m,…2m(n−1)と順次書込めばよく、ま
た1文字づつ横にスクロールしたい時には、1,2,3,…m
と順次書込めばよい。さらに、スクロールを反対方向に
したいときは、それぞれF/F12に書込む値を減らしてい
けば可能である。
To scroll up one line at a time, press F /
2m, 4m, 6m, ... 2m (n-1) should be written in order to F12, and when you want to scroll horizontally one character at a time, 1,2,3, ... m
Should be written sequentially. Furthermore, if you want the scrolling to be in the opposite direction, it is possible to reduce the value written to each F / F12.

一方、第8図(b)はビットマップ方式を用いた文字
表示装置の構成を示すブロック図である。同図(b)に
おいて同図(a)と同一の参照符号は同一性のある構成
部分を示す。8はCRT6の全ビットに対応する容量を持
ち、CG4の文字パターンを記憶するビットマップメモリ
(以下BMMと略す)である。
On the other hand, FIG. 8 (b) is a block diagram showing a configuration of a character display device using a bitmap system. In FIG. 2B, the same reference numerals as those in FIG. 1A indicate identical components. Reference numeral 8 denotes a bitmap memory (hereinafter abbreviated as BMM) having a capacity corresponding to all bits of the CRT 6 and storing a character pattern of CG4.

次に動作を説明する。 Next, the operation will be described.

CPU1によりRM2に書込まれた文字コードはCG4により文
字パターンとして出力される。そのデータはBMM8に書込
まれる。CRTC3により読み出されたBMM8のデータはPS5に
より1ビット出力に変換され、発振回路7により順次CR
T6に出力される。CRT6はこのデータを表示画面上に表示
する。
The character code written into RM2 by CPU1 is output as a character pattern by CG4. The data is written to BMM8. The data of BMM8 read by CRTC3 is converted to 1-bit output by PS5, and
Output to T6. CRT6 displays this data on the display screen.

表示文字を変更する時は次のからの処理を行う。 When changing the display character, the following processing is performed.

CPU1がRM2の文字コードを書替える。 CPU1 rewrites the character code of RM2.

CPU1がRM2をアクセスしCG4の文字パターンを出力す
る。
CPU1 accesses RM2 and outputs the character pattern of CG4.

CPU1がCG4の文字パターンを読み込む。 CPU1 reads the character pattern of CG4.

CPU1がBMM8に文字パターンを書込む。 CPU1 writes a character pattern to BMM8.

(発明が解決しようとする課題) しかしながら、上記構成の文字表示装置では、高精細
のCRT等に使用するには次のような問題点がある。
(Problems to be Solved by the Invention) However, the character display device having the above configuration has the following problems when used in a high-definition CRT or the like.

第8図(a)のキャラクタ方式の文字表示装置では、
前述したように、動作時間が遅い、さらに文字の大きさ
が変えられないという問題があり、これは本出願人が提
案した第9図の文字表示装置により解決される。ところ
が、複数の異なるフォントをこれらキャラクタ方式を用
いたものでは、文字の種類ごとにキャラクタジェネレー
タを複数必要とするため、また高精細なCRTでは同時に
複数の同じフォントCGをアクセスするために{(複数
種)×(複数個)}個のCGが必要となるので他種の文字
を表示するばあいキャラクタジュネレータだけで大容量
となり、コストが上がるという欠点があった。
In the character type character display device shown in FIG.
As described above, there is a problem that the operation time is slow and the size of the character cannot be changed. This is solved by the character display device of FIG. 9 proposed by the present applicant. However, in the case of using a plurality of different fonts using these character methods, a plurality of character generators are required for each type of character, and a high-definition CRT is required to access a plurality of the same font CG at the same time. Since (species) × (plurality)} CGs are required, when displaying characters of other types, there is a disadvantage that a large capacity is required only by the character generator and the cost is increased.

一方、第8図(b)のビットマップ方式を用いたもの
では、文字の書替えにその文字の縦のドット数だけCPU1
がRM2をリードし、CG4の文字パターンをBMM8にライトす
る必要があり、CPU1の負担が大きくなる欠点があった。
On the other hand, in the case of using the bitmap method shown in FIG.
However, it was necessary to read RM2 and write the character pattern of CG4 to BMM8, which had a disadvantage that the load on CPU1 became large.

さらに、文字の書替えにおいては、CPU1が16ビットの
データバスの場合、24ドット×24ドットの文字では次の
処理を行う。
Further, in rewriting characters, when the CPU 1 has a 16-bit data bus, the following processing is performed for characters of 24 dots × 24 dots.

CPU1がRM2に文字コードとその文字の行番号を書き
込む。
CPU1 writes the character code and the line number of the character to RM2.

RM2の文字コードの文字パターンをCPU1がCG4から16
ビットずつ2回読出す。
CPU1 changes character pattern of RM2 character code from CG4 to 16
Read twice bit by bit.

さらにこのデータを2×24=48回そのCRT6の画面に対
応するBMM8に文字パターンのデータを書き込む必要があ
る。このようにビットマップ方式では大変手間がかか
り、表示を書替えるまで時間がかかるという問題があっ
た。
Further, it is necessary to write the character pattern data into the BMM 8 corresponding to the screen of the CRT 6 2 × 24 = 48 times. As described above, there is a problem that it takes a lot of time and effort to rewrite the display in the bitmap method.

さらに文字に種類だけキャラクタジェネレータが必要
であった。
In addition, a character generator was required for each type of character.

本発明の課題は、以上述べた複数種のキャラクタジェ
ネレータを複数個必要となる欠点(キャラクタ方式)
と、書替え時間が掛り過ぎたり、複数種のキャラクジェ
ネレータを必要とする欠点(ビットマップ方式)を除去
し、瞬時に画面の書替え、拡大、スクロールを行うこと
を可能にした文字表示装置を提供することにある。
An object of the present invention is that a plurality of types of character generators described above are required in plurality (character method).
And a character display device capable of instantly rewriting, enlarging, and scrolling a screen by eliminating a drawback (bitmap method) that takes too much rewriting time or requires a plurality of types of character generators. It is in.

(課題を解決するための手段) 本発明に係る文字表示装置は、前記課題を解決するた
め、文字コードを記憶するリフレッシュメモリ、リフレ
ッシュメモリの文字コードに対応する文字パターンを発
生する複数のキャラクタジェネレータ、前記複数のキャ
ラクタジェネレータの出力信号を切り替える切替手段、
前記キャラクタジェネレータの信号を横拡大時のビット
幅に変換し出力する第1の変換手段、該第1の変換手段
からの前記複数のキャラクタジェネレータの信号と、文
字の標準、拡大、縦横倍拡大などの倍角変倍を指示する
制御信号により文字の縦横倍角を変化させ出力する第2
の変換手段、リフレッシュメモリへの文字アドレスとキ
ャラクタジェネレータへのラスタアドレスを、標準文字
表示の場合は、そのまま出力し、拡大文字表示の場合
は、拡大変倍に変換して出力する第3の変換手段、前記
リフレッシュメモリの動作タイミングを、標準文字表示
と拡大文字表示のそれぞれに応じて表示クロックを変化
させることにより変化させるタイミング制御手段、表示
画面のアドレスを指定して第3の変換手段に出力すると
共に、拡大文字の場合はその拡大に応じてリフレッシュ
メモリのアドレスを変換して出力することにより拡大表
示時の表示すべき領域を指定する表示領域指定手段、切
替手段又は第2の変換手段からの文字パターンを表示画
面上に表示する表示手段とからなるものである。
(Means for Solving the Problems) In order to solve the above problems, a character display device according to the present invention includes a refresh memory for storing a character code, and a plurality of character generators for generating a character pattern corresponding to the character code of the refresh memory. Switching means for switching output signals of the plurality of character generators,
First conversion means for converting the signal of the character generator into a bit width at the time of horizontal enlargement and outputting the signal; the plurality of character generator signals from the first conversion means; A second method for changing the vertical and horizontal double widths of a character according to a control signal for instructing double-width magnification
A third converting means for directly outputting the character address to the refresh memory and the raster address to the character generator in the case of the standard character display, and converting and outputting the enlarged character display in the case of the enlarged character display. Means, timing control means for changing the operation timing of the refresh memory by changing the display clock in accordance with each of standard character display and enlarged character display, and specifying the address of the display screen and outputting it to the third conversion means. At the same time, in the case of an enlarged character, the address of the refresh memory is converted and output according to the enlargement, so that an area to be displayed at the time of enlarged display is designated by the display area designating means, the switching means or the second converting means. And a display means for displaying the character pattern on the display screen.

(作用) 上記のように構成した文字表示装置においては次のよ
うに作用する。リフレッシュメモリは書き込まれた文字
コードが読み出されて、複数のキャラクタジェネレータ
に供給する。キヤラクタジェネレータは、入力文字コー
ドに対応した文字パターンをそれぞれ切替手段例えばマ
ルチプレクサに出力するとともに、第1の変換手段例え
ばシフトレジスタに出力する。この第1の変換手段は、
横拡大時にキャラクタジェネレータの信号を横拡大に応
じたビット幅に変換し、第2の変換手段例えば拡大用RO
Mに出力する。第2の変換手段は、第1の変換手段から
のキャラクタジェネレータの文字パターンを複数の文字
パターンに変換して拡大文字パターンを表示手段へ表示
させることができる。前記切替手段は、横拡大時以外に
キャラクタジェネレータの出力を順次選択して文字パタ
ーンを連続して表示手段へ出力する。一方、第3の変換
手段は、標準文字表示の場合にはリフレッシュメモリへ
の文字アドレスとキャラクタジェネレータへのラスタア
ドレスをそのまま出力し、拡大文字表示の場合は文字ア
ドレスとラスタアドレスを変換して出力する。したがっ
てビットマップメモリを使用しなくとも瞬時に画面の書
替え、拡大が可能となる。さらに表示領域指定手段は表
示画面の特定アドレス、例えば最小アドレスを指定する
だけで拡大表示する領域の拡大を可能とするので、拡大
時のスクロールが簡単に行なえるようになる。
(Operation) The character display device configured as described above operates as follows. The refresh memory reads out the written character code and supplies it to a plurality of character generators. The character generator outputs a character pattern corresponding to the input character code to a switching unit, for example, a multiplexer, and also outputs to a first conversion unit, for example, a shift register. This first conversion means includes:
At the time of horizontal expansion, the signal of the character generator is converted into a bit width corresponding to the horizontal expansion, and second conversion means, for example, RO for expansion
Output to M. The second conversion means can convert the character pattern of the character generator from the first conversion means into a plurality of character patterns and display the enlarged character pattern on the display means. The switching means sequentially selects the output of the character generator other than at the time of horizontal enlargement, and continuously outputs the character pattern to the display means. On the other hand, the third conversion means outputs the character address to the refresh memory and the raster address to the character generator as they are in the case of the standard character display, and converts and outputs the character address and the raster address in the case of the enlarged character display. I do. Therefore, the screen can be rewritten and enlarged instantaneously without using a bitmap memory. Further, the display area designating means enables enlargement of the area to be enlarged and displayed simply by designating a specific address on the display screen, for example, the minimum address, so that scrolling at the time of enlargement can be easily performed.

(実施例) 以下本発明に係る文字表示装置の実施例について詳細
に説明する。
(Example) Hereinafter, an example of the character display device according to the present invention will be described in detail.

第1図(a),(b)は本実施例の文字表示装置の構
成を示すブロック図である。第1図において第9図と同
じ参照符号は同一性のある構成部分を示す。本実施例の
装置では、第9図のCG4−3〜4−6を除去し、その代
わりにシフトレジスタ(SR)15−1,15−2及びROM13−
2を設け、さらにカウンタ16−1,16−2を設けている。
SR15−1,15−2はそれぞれCG4−1とCG4−2の出力を横
拡大時のビット幅に変換する第1の変換手段として設け
られたものであり、それぞれCG4−1とCG4−2の出力を
入力し、さらに第2の変換手段としてのROM13−2にそ
れぞれSR15−1,15−2の3ビットを出力する。ROM13−
2は前記SR15−1,15−2を入力するとともにさらに制御
信号として拡大モード、縦拡大、3倍信号及び拡大ラス
タが入力され、文字の縦横倍角を変化させ出力する。す
なわち、このROM13−2は横拡大モードのとき動作し、
それ以外の時は常に“0"を出力する。このROM13−2の
出力はPS5の出力とOR回路で論理和され、CRT6に出力さ
れる。一方、MPX10−2はCS入力が追加され、横拡大モ
ード時は常に“0"を出力し、それ以外では第9図の場合
と同様にそれぞれラッチ回路9−7,9−8からの入力を
出力する。これにより横拡大モード時(すなわち、2倍
横拡大、2倍縦横拡大、3倍横拡大、3倍縦横拡大)に
は、ROM13−2の出力がそのまま、それ以外のモード時
(すなわち、標準、縦2倍拡大、縦3倍拡大)にはPS5
の出力がCRT6に出力される。そして、3倍横拡大用にカ
ウンタ16−1,16−2を設けそれぞれ1/2CRTCクロックと
1ドットクロックで動作させる。
FIGS. 1A and 1B are block diagrams showing the configuration of the character display device of the present embodiment. In FIG. 1, the same reference numerals as those in FIG. 9 denote components having the same structure. In the apparatus of this embodiment, CG4-3 to CG4-6 in FIG. 9 are removed, and instead, shift registers (SR) 15-1, 15-2 and ROM 13- are used.
2 and counters 16-1 and 16-2.
SR15-1 and 15-2 are provided as first conversion means for converting the outputs of CG4-1 and CG4-2 into bit widths at the time of horizontal enlargement, respectively. The output is input, and 3 bits of SR15-1 and 15-2 are output to the ROM 13-2 as the second conversion means. ROM13−
Reference numeral 2 inputs the SRs 15-1 and 15-2, and further receives an enlargement mode, a vertical enlargement, a triple magnification signal and an enlargement raster as control signals, and changes and outputs a character's vertical and horizontal double angles. That is, this ROM 13-2 operates in the horizontal enlargement mode,
Otherwise, it always outputs "0". The output of the ROM 13-2 is logically ORed with the output of the PS5 by an OR circuit and output to the CRT6. On the other hand, the MPX10-2 has a CS input added, and always outputs "0" in the horizontal enlargement mode. Otherwise, the inputs from the latch circuits 9-7 and 9-8 are the same as in the case of FIG. Output. Thus, in the horizontal enlargement mode (ie, 2x horizontal enlargement, 2x vertical / horizontal enlargement, 3x horizontal enlargement, 3x vertical / horizontal enlargement), the output of the ROM 13-2 remains unchanged, and in other modes (ie, standard, PS5 for 2x vertical and 3x vertical)
Is output to CRT6. Then, counters 16-1 and 16-2 are provided for 3 times horizontal enlargement, and are operated by 1 / 2CRTC clock and 1 dot clock, respectively.

一方、SR15−1,15−2のラッチタイミングはラッチ回
路9−7と同一であるが、この信号は横拡大モード時
と、それ以外では異なる。第9図の発振回路7からのCR
TCクロックを入力しMPX10−3,ラッチ回路9−5,9−7に
出力するインバータ回路の代わりにEOR(排他的論理
割)回路を設け、F/F12とクロックを入力する。横拡大
モード時以外は、F/F12から“1"入力になりクロックに
対しインバータ回路の役割をし、第9図の場合と同様に
作用し、横拡大モード時はF/F12から“0"入力になり、
入力クロックをそのまま出力するようにした。すなわ
ち、横拡大時において、1/2CRTCクロックで動作してい
るカウンタ16−1によりその2倍のCRTCクロックを出力
するようにした。このことによりラッチ回路9−5,9−
6は横拡大モード時には同じタイミングで動作するよう
になる。なお、3倍横拡大時には、カウンタ16−1は1/
2CRTCクロックの3倍のクロックを発生する。
On the other hand, the latch timing of the SRs 15-1 and 15-2 is the same as that of the latch circuit 9-7, but this signal is different from that in the horizontal enlargement mode and in other cases. CR from the oscillation circuit 7 in FIG.
An EOR (exclusive logical division) circuit is provided in place of the inverter circuit which inputs the TC clock and outputs it to the MPX10-3 and the latch circuits 9-5 and 9-7, and inputs the F / F12 and the clock. Except in the horizontal enlargement mode, the input becomes “1” from the F / F12 and acts as an inverter circuit for the clock. The same operation as in FIG. 9 is performed. In the horizontal enlargement mode, the F / F12 outputs “0”. Input,
The input clock is output as it is. That is, at the time of the horizontal enlargement, the counter 16-1 operating with the 1 / 2CRTC clock outputs a CRTC clock twice as large as the counter 16-1. As a result, the latch circuits 9-5, 9-
6 operates at the same timing in the horizontal enlargement mode. At the time of the three-fold horizontal enlargement, the counter 16-1 is 1 /
Generates a clock three times the 2CRTC clock.

第2図(a),(b)に拡大モード時のROM13−1の
アドレス、ラスタ変換を示す。ROM13−1は標準文字表
示か拡大文字表示かに応じて文字アドレス(以下MAアド
レスと称す)とラスタアドレス(以下RAアドレスと称
す)をそのままあるいは変換して出力する。
2 (a) and 2 (b) show the address and raster conversion of the ROM 13-1 in the enlargement mode. The ROM 13-1 outputs a character address (hereinafter, referred to as an MA address) and a raster address (hereinafter, referred to as an RA address) as they are or after conversion, according to whether standard character display or enlarged character display is performed.

第2図においてCRTC3の出力アドレスは0〜2mn−1、
出力ラスタは0〜y−1であるが、ROM13−1により、
2倍横拡大モード時のMAアドレスは0〜m−1,2m〜3m−
1,…2m(2n−1)〜(4n−1)m−1となり、RAアドレ
スは0〜y−1の繰り返しとなる。
In FIG. 2, the output addresses of CRTC3 are 0-2mn-1,
The output raster is from 0 to y-1.
The MA address in the 2x horizontal enlargement mode is 0 to m-1,2m to 3m-
1,... 2m (2n-1) to (4n-1) m-1, and the RA address is repeated from 0 to y-1.

また、2倍縦拡大モードのときのMAアドレスは0〜nm
−1となり、RAアドレスは0,0〜y−1と同一ラスタを
続けて2度出力し、それを繰り返す。
The MA address in the 2x vertical magnification mode is 0 to nm.
-1 and the same raster as the RA address from 0,0 to y-1 is output twice in succession and is repeated.

そして縦横拡大モード時にはMAアドレスは0〜m−1,
0〜m−1,2m〜3m−1,2m〜3m−1,…(2n−2)m〜(2n
−1)m−1,(2n−2)m〜(2n−1)m−1と同一行
アドレスを続けて2度出力し、RAアドレスも0,0,〜y−
1と同一ラスタを2度出力し、それを繰り返す。
And, in the vertical and horizontal enlargement mode, the MA address is 0 to m−1,
0 ~ m-1,2m ~ 3m-1,2m ~ 3m-1, ... (2n-2) m ~ (2n
-1) The same row address as m-1, (2n-2) m to (2n-1) m-1 is output twice successively, and the RA address is also 0,0, to y-
The same raster as 1 is output twice, and this is repeated.

一方、3倍モードの場合には、横拡大の場合は、MAア
ドレスを0,0,0,〜m/3−1,m/3−1,m/3−1,m,m,m〜4/3m−
1というように3回繰り返して出力し、縦拡大の場合
は、アドレスは0〜m−1,0〜m−1,0〜m−1,m〜2m−
1…2(n−1)m/3〜2nm/3−1と同一行アドレスを続
けて3回出力し、ラスタも0,0,0〜y−1,y−1,y−1と
同一ラスタを3度出力し、それを繰り返す。
On the other hand, in the 3 × mode, in the case of the horizontal enlargement, the MA address is set to 0, 0, 0, to m / 3-1, m / 3-1, m / 3-1, m, m, m to 4 / 3m−
The output is repeated three times, such as 1. In the case of vertical enlargement, the addresses are 0 to m-1,0 to m-1,0 to m-1, m to 2m-
1 ... 2 (n-1) m / 3-2nm / 3-1 The same row address is output three times in a row, and the raster is also the same as 0,0,0-y-1, y-1, y-1 Output the raster three times and repeat.

そして、縦横拡張時にはMAアドレスは0,0,0〜m/3−1,
m/3−1,m/3−1,m,m,m〜4/3m−1,……と同一アドレスを
続けて3回出力し、RAアドレスは0,0,0〜y−1,y−1,y
−1と同一ラスタを3回出力し、それを繰り返す。そし
て拡大ラスタの2本の出力(第1図のROM13−1から出
力しROM13−2に入力する)は、標準モード及び縦拡大
モード時は常に“00"を出力し、横2倍及び縦横2倍時
には“00"か“01"の0か1を出力する。これはラスタア
ドレスの偶数と奇数に同じである。そして、3倍及び縦
横拡大時には“01",“10",“11"というように1〜3を
出力する。これはRAアドレスを3で割ったものに1を加
えたものである。
Then, at the time of vertical and horizontal expansion, the MA address is 0,0,0 to m / 3−1,
The same address as m / 3-1, m / 3-1, m, m, m to 4 / 3m-1, ... is output three times in succession, and the RA address is 0,0,0 to y-1, y−1, y
The same raster as -1 is output three times, and the process is repeated. The two outputs of the enlarged raster (output from the ROM 13-1 in FIG. 1 and input to the ROM 13-2) always output "00" in the standard mode and the vertical enlargement mode, and are twice as wide and vertically and horizontally. At the time of double, 0 or 1 of “00” or “01” is output. This is the same as the even and odd raster addresses. Then, at the time of triple and vertical / horizontal enlargement, 1 to 3, such as "01", "10", and "11", are output. This is the RA address divided by 3 plus one.

標準モード時の動作は、第9図の場合と同様なので省
略する。
The operation in the standard mode is the same as in the case of FIG.

なお、第3図(a)ないし(h)は、標準文字表示時
の各文字のアドレス、CRTCのアドレス、拡大文字表示時
の各文字のアドレスを示している。第3図(a),
(b)及び(e)は、それぞれ第13図(a),(b)及
び(c)と同様のものであり、第3図(c),(d),
(f)〜(h)はそれぞれの拡大モードに応じて、横の
文字数、縦の文字数が決められている。
FIGS. 3A to 3H show the address of each character when displaying standard characters, the address of CRTC, and the address of each character when displaying enlarged characters. FIG. 3 (a),
(B) and (e) are similar to FIGS. 13 (a), (b) and (c) respectively, and FIGS. 3 (c), (d),
In (f) to (h), the number of horizontal characters and the number of vertical characters are determined according to each enlargement mode.

次に拡大時の表示文字パターンを第4図(a),
(b)に示す。この場合、CG4−1の一文字を横20ドッ
ト、縦24ドットとし、CRT6の表示領域を横640ドット、
タテ480ドットとしている。なお、第4図(b)の合成
パターン(i)のみは後述する第7図(b)に示すよう
に表示ON信号“1"と“1"の間の信号はスペース表示の
“0"としたものである。
Next, the display character pattern at the time of enlargement is shown in FIG.
(B). In this case, one character of CG4-1 is 20 dots wide and 24 dots high, and the display area of CRT6 is 640 dots wide and
480 dots vertically. Note that only the composite pattern (i) in FIG. 4 (b) has a signal between the display ON signals “1” and “1” as “0” in the space display as shown in FIG. It was done.

第5図は標準、横拡大、縦拡大そして倍角(縦横拡
大)モード時のROM13−1の出力を示したものである。
この場合、横は640÷20=32文字、縦は480÷24=20行と
なる。すなわち、表示文字は32×20=640文字である。
したがって、アドレスMAは0〜639、ラスタは0〜23、
または非表示のエリアを5文字文とすると、CRTC3によ
る一行文の文字は37文字で表示エリアが32文字となる。
このうち、表示エリアには表示ON信号が“1"になり、CR
T6に文字表示が可能になる。そして、このCRTC3の出力
はROM13−1により標準、2倍又は3倍横拡大、2倍又
は3倍縦拡大、2倍又は3倍縦横拡大に変換される。RO
M13−1の出力のうちCGON信号出力は、スペース時“0"
となりCG4−1とCG4−2を出力all“0"にする。
FIG. 5 shows the output of the ROM 13-1 in the standard, horizontal enlargement, vertical enlargement, and double-width (vertical and horizontal enlargement) modes.
In this case, 640 ÷ 20 = 32 characters horizontally and 480 ÷ 24 = 20 lines vertically. That is, the display characters are 32 × 20 = 640 characters.
Therefore, address MA is 0-639, raster is 0-23,
Or, if the non-display area is a 5-character sentence, the characters of one line sentence by CRTC3 are 37 characters and the display area is 32 characters.
Among them, the display ON signal becomes “1” in the display area and CR
Character display becomes possible on T6. The output of the CRTC3 is converted by the ROM 13-1 into a standard, double or triple horizontal enlargement, double or triple vertical enlargement, double or triple vertical and horizontal enlargement. RO
CGON signal output of M13-1 output is "0" when space
CG4-1 and CG4-2 are set to output all “0”.

ROM13−1の力はMA、ラスタアドレスのほかにF/F12か
らの縦拡大、横拡大、3倍の信号がある。このF/F12か
らはさらにアドレス、倍角モード信号1,0が出力され
る。MPX10−3は、拡大モード時(横拡大及び縦拡大
時)、ROM13−1のアドレスにF/F12のアドレスデータを
加えたADD14−1側を選択し、MPX10−1からRM2をアク
セスする。RM2は与えられたアドレスの文字コードを出
力する。CG4−1,4−2はこのコードとROM13−1のラス
タアドレスから文字パターンを出力する。一方、CG4−
2は横拡大時にはADD14−2によりラスタを一行ずらし
た文字パターンを出力する。
The power of the ROM 13-1 includes MA, raster addresses, and signals from the F / F 12 that are vertically enlarged, horizontally enlarged, and tripled. The F / F 12 further outputs an address and double-width mode signals 1 and 0. In the enlargement mode (horizontal enlargement and vertical enlargement), the MPX 10-3 selects the ADD 14-1 side in which the address data of the F / F 12 is added to the address of the ROM 13-1, and accesses the RM2 from the MPX 10-1. RM2 outputs the character code of the given address. The CGs 4-1 and 4-2 output a character pattern from the code and the raster address of the ROM 13-1. On the other hand, CG4-
2 outputs a character pattern in which the raster is shifted by one line by ADD14-2 during horizontal enlargement.

そして、CG4−1,4−2の文字パターンは、横拡大信号
“0"により前述したEORで同じ位相になったクロックで
ラッチ回路9−5,9−6により同じタイミングでSR15−
1,15−2にそれぞれ出力される。SR15−1,15−2はラッ
チ回路9−5と同じ位相のクロックでラッチされ発振回
路7から出力される2ドットクロックでシフトする。こ
こでCG4−1及びCG4−2は16ビットパターン幅である
が、SR15−1,15−2により20ビットパターンとして入力
される。その詳細を第6図(a)の入出力説明図、同図
(b)の動作説明図に示す。第6図(a),(b)に示
すように、SRの入力はI0〜I21の22本、出力はO0〜O2の
3本である。SRはCPの入力が“1"になったときI0〜I21
の信号をラッチし、I0〜I2のデータをO0〜O2に出力す
る。このデータはROM13−2のN−1,N,N+1に相当し、
それぞれXN−1,XN,XN+1とYN−1,YN,YN+1になる。RO
M13−2はこれらの入力の他にカウンタ16−2の2本の
出力、そして3倍、モード信号を入力している。カウン
タ16−2は3倍モード以外では4進カウンタとして動作
し、3倍モード時には3進カウンタとして動作する。RO
M13−2のコード変換の内容を第7図(a),(b)に
示す。
The character patterns of the CGs 4-1 and 4-2 are output to the SR15- at the same timing by the latch circuits 9-5 and 9-6 by the clocks having the same phase at the above-mentioned EOR by the horizontal enlargement signal "0".
1, 15-2. The SRs 15-1 and 15-2 are latched by a clock having the same phase as that of the latch circuit 9-5 and shifted by a two-dot clock output from the oscillation circuit 7. Here, CG4-1 and CG4-2 have a 16-bit pattern width, but are input as 20-bit patterns by SRs 15-1 and 15-2. The details are shown in the input / output explanatory diagram of FIG. 6 (a) and the operation explanatory diagram of FIG. 6 (b). As shown in FIGS. 6 (a) and 6 (b), the SR has 22 inputs I0 to I21 and three outputs O0 to O2. SR is I0 to I21 when CP input becomes "1"
And outputs the data of I0 to I2 to O0 to O2. This data corresponds to N-1, N, N + 1 of the ROM 13-2,
They are XN-1, XN, XN + 1 and YN-1, YN, YN + 1, respectively. RO
In addition to these inputs, M13-2 receives the two outputs of the counter 16-2 and three times the mode signal. The counter 16-2 operates as a quaternary counter except in the triple mode, and operates as a ternary counter in the triple mode. RO
The contents of the code conversion of M13-2 are shown in FIGS.

このように拡大用回路の力を変えるだけで文字フォン
トのことなる倍角文字を表示することができる。
Thus, double-width characters having different character fonts can be displayed only by changing the power of the enlargement circuit.

(発明の効果) 以上詳細に説明したように、本発明によれば、ビット
マップメモリを使用せずに標準キャラクタジェネレータ
を使用して、文字の2倍、3倍拡大が可能であり、さら
に文字を形成するドット配列を変化させることにより文
字を見易くすることも可能になる。そして、以上のこと
からさらに4倍、5倍という拡大文字も可能になる。こ
のように安価でCPUに負担を与えない表示文字の変換装
置が可能になる。
(Effect of the Invention) As described in detail above, according to the present invention, a character can be enlarged twice or three times using a standard character generator without using a bitmap memory, It is also possible to make characters easier to see by changing the dot arrangement that forms. From the above, enlarged characters of 4 times and 5 times can be obtained. Thus, a display character conversion device that is inexpensive and does not impose a burden on the CPU can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)及び第1図(b)は一体となって1つの図
を示すものであって本発明に係る文字表示装置の一実施
例の構成を示すブロック図、第2図(a)及び第2図
(b)は一体となって1つの図を示すものであって拡大
モード時のROM13−1のアドレス、ラスタ変換を示す
図、第3図(a)〜(h)は標準文字アドレス、CRTCア
ドレス、拡大文字アドレスを示す図、第4図(a)及び
第4図(b)は一体となって1つの図を示すものであっ
て拡大時の表示文字パターンを示す図、第5図は標準、
横拡大、縦拡大そして倍角(縦横拡大)モード時のROM1
3−1の出力を示した図、第6図(a)はSR15−1,15−
2の入出力を示す回路図、第6図(b)は同図(a)の
動作説明図、第7図(a)及び第7図(b)は一体とな
って1つの図を示すものであってROM13−2のコード変
換の内容を説明する図、第8図(a),(b)は従来の
文字表示装置の構成例を示す図、第9図は本出願人が先
に提案した改良されたキャラクタ方式の文字表示装置、
第10図は第9図の装置のタイミング図、第11図は第9図
の装置の動作説明図、第12図は第9図の装置の説明にあ
たり使用した標準文字、拡大文字の条件を示す図、第13
図は第9図の装置の標準文字アドレス、CRTCアドレス、
拡大文字アドレスを示す図、第14図は第9図の装置の文
字アドレス、ラスタアドレス変換を示す図、第15図は第
9図の装置のCGのアクセス方法の説明図、第16図は第9
図の装置の拡大表示のスクロールの説明図である。 1……中央処理装置(CPU)、2……リフレッシュメモ
リ(RM)、3……CRTコントローラ(CRTC)、4−1,4−
2……キャラクタジェネレータ(CG)、5……パラレル
・シリアル変換回路(PS)、6……CRT、7……発振回
路、8……ビットマップメモリ(BMM)、9−1〜9−
8……ラッチ回路、10−1〜10−3……マルチプレクサ
(MPX)、11……バスバッファ、12……フリップフロプ
(F/F)、13−1〜13−2……リードオンリーメモリ(R
OM)、14−1〜14−2……加算器(ADD)、15−1〜15
−2……シフトレジスタ(SR)、16−1〜16−2……カ
ウンタ。
FIGS. 1 (a) and 1 (b) show a single figure as a unit, and are block diagrams showing the configuration of an embodiment of the character display device according to the present invention, and FIGS. 2 (a) and 2 (a). 2) and FIG. 2 (b) show one figure as a whole. FIG. 3 (a) to (h) show the addresses of the ROM 13-1 and the raster conversion in the enlargement mode. FIG. 4 (a) and FIG. 4 (b) show a character address, a CRTC address, an enlarged character address, and FIG. Figure 5 shows the standard,
ROM1 in horizontal, vertical and double-width (vertical and horizontal) modes
FIG. 6 (a) shows the output of 3-1.
FIG. 6 (b) is an operation explanatory view of FIG. 6 (a), and FIGS. 7 (a) and 7 (b) show one figure in an integrated manner. FIGS. 8 (a) and 8 (b) are diagrams showing a configuration example of a conventional character display device, and FIGS. 9 (a) and 9 (b) are diagrams showing a configuration example of a conventional character display device. Improved character type character display device,
FIG. 10 is a timing chart of the apparatus shown in FIG. 9, FIG. 11 is an explanatory diagram of the operation of the apparatus shown in FIG. 9, and FIG. 12 shows conditions of standard characters and enlarged characters used in the description of the apparatus shown in FIG. Fig. 13
The figure shows the standard character address, CRTC address,
FIG. 14 is a diagram showing an enlarged character address, FIG. 14 is a diagram showing character address and raster address conversion of the device of FIG. 9, FIG. 15 is an explanatory diagram of a CG access method of the device of FIG. 9, and FIG. 9
It is explanatory drawing of the scroll of the enlarged display of the apparatus of a figure. 1 Central processing unit (CPU), 2 Refresh memory (RM), 3 CRT controller (CRTC), 4-1, 4-
2 ... Character generator (CG), 5 ... Parallel-serial conversion circuit (PS), 6 ... CRT, 7 ... Oscillation circuit, 8 ... Bitmap memory (BMM), 9-1 to 9-
8 Latch circuit, 10-1 to 10-3 Multiplexer (MPX), 11 Bus buffer, 12 Flip flop (F / F), 13-1 to 13-2 Read-only memory (R
OM), 14-1 to 14-2 ... Adder (ADD), 15-1 to 15
-2: Shift register (SR), 16-1 to 16-2 ... Counter.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(a)文字コードを記憶するリフレッシュ
メモリ、 (b)リフレッシュメモリの文字コードに対応する文字
パターンを発生する複数のキャラクタジェネレータ、 (c)前記複数のキャラクタジェネレータの出力信号を
切り替える切替手段、 (d)前記キャラクタジェネレータの信号を横拡大時の
ビット幅に変換し出力する第1の変換手段、 (e)該第1の変換手段からの前記複数のキャラクタジ
ェネレータの信号と、文字の標準、拡大、縦横倍拡大な
どの倍角変倍を指示する制御信号により文字の縦横倍角
を変化させ出力する第2の変換手段、 (f)リフレッシュメモリへの文字アドレスとキャラク
タジェネレータへのラスタアドレスを、標準文字表示の
場合は、そのまま出力し、拡大文字表示の場合は、拡大
変倍に変換して出力する第3の変換手段、 (g)前記リフレッシュメモリの動作タイミングを、標
準文字表示と拡大文字表示のそれぞれに応じて表示クロ
ックを変化させることにより変化させるタイミング制御
手段、 (h)表示画面のアドレスを指定して第3の変換手段に
出力すると共に、拡大文字の場合はその拡大に応じてリ
フレッシュメモリのアドレスを変換して出力することに
より拡大表示時の表示すべき領域を指定する表示領域指
定手段、 (i)切替手段又は第2の変換手段からの文字パターン
を表示画面上に表示する表示手段 とからなる文字表示装置。
(A) a refresh memory for storing a character code; (b) a plurality of character generators for generating a character pattern corresponding to the character code of the refresh memory; and (c) switching output signals of the plurality of character generators. Switching means; (d) first converting means for converting the signal of the character generator into a bit width at the time of horizontal enlargement and outputting; and (e) signals of the plurality of character generators from the first converting means and characters. Second conversion means for changing and outputting the character's vertical and horizontal magnification by a control signal for instructing double-width magnification such as standardization, enlargement, and vertical / horizontal magnification; (f) character address to refresh memory and raster address to character generator Is output as it is for standard character display, and is converted to (G) timing control means for changing the operation timing of the refresh memory by changing a display clock according to each of standard character display and enlarged character display, and (h) display screen. A display area for designating an area to be displayed at the time of enlarged display by designating an address and outputting it to the third converting means, and in the case of an enlarged character, converting and outputting the address of the refresh memory according to the enlargement and outputting the address. (I) display means for displaying a character pattern from the switching means or the second conversion means on a display screen.
JP1264054A 1989-10-12 1989-10-12 Character display device Expired - Lifetime JP2903565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1264054A JP2903565B2 (en) 1989-10-12 1989-10-12 Character display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264054A JP2903565B2 (en) 1989-10-12 1989-10-12 Character display device

Publications (2)

Publication Number Publication Date
JPH03126080A JPH03126080A (en) 1991-05-29
JP2903565B2 true JP2903565B2 (en) 1999-06-07

Family

ID=17397904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264054A Expired - Lifetime JP2903565B2 (en) 1989-10-12 1989-10-12 Character display device

Country Status (1)

Country Link
JP (1) JP2903565B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291311B2 (en) * 1992-03-16 2002-06-10 富士通株式会社 Scroll control device and scroll display method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753786A (en) * 1980-09-18 1982-03-30 Mitsubishi Electric Corp KYARAKUTAADEISUPUREISOCHI
JPS57141688A (en) * 1981-02-26 1982-09-02 Casio Computer Co Ltd Display character expansion system
JPS60230688A (en) * 1984-04-30 1985-11-16 日本電気ホームエレクトロニクス株式会社 Crt display unit allowed to display double-quads character
JPS6115185A (en) * 1984-06-30 1986-01-23 株式会社東芝 Display decoration controller

Also Published As

Publication number Publication date
JPH03126080A (en) 1991-05-29

Similar Documents

Publication Publication Date Title
JPH0128955B2 (en)
JP2797435B2 (en) Display controller
JP2903565B2 (en) Character display device
JP3375764B2 (en) Font generator
US5107255A (en) Control device for a display apparatus
US4533911A (en) Video display system for displaying symbol-fragments in different orientations
JP2929605B2 (en) Character display device
JPH086526A (en) Liquid crystal display device
JP3484855B2 (en) Drive
JPS63131181A (en) Character display device
JPS6020764B2 (en) matrix display device
KR100480559B1 (en) On-screen-displayer comprising color blinking function
JP2822421B2 (en) Scanning display
JP2943067B1 (en) Display control method and device
JP2674145B2 (en) Display control device
KR830000266B1 (en) Display control device
KR890003230Y1 (en) Crt display control device
KR940003625B1 (en) Display circuit of double the size of the picutre for personal computer
JP3074378B2 (en) Display control method and device
JPS62150290A (en) Character display unit
JPH07261722A (en) Image signal processor
JPH08115072A (en) Dot display device
JPS6275592A (en) Double angle character display unit
JPS6356553B2 (en)
JPS61193194A (en) Crt display system