JP2902397B2 - 再生可能なフリップチップを含む再生可能な回路板装置 - Google Patents

再生可能なフリップチップを含む再生可能な回路板装置

Info

Publication number
JP2902397B2
JP2902397B2 JP10193341A JP19334198A JP2902397B2 JP 2902397 B2 JP2902397 B2 JP 2902397B2 JP 10193341 A JP10193341 A JP 10193341A JP 19334198 A JP19334198 A JP 19334198A JP 2902397 B2 JP2902397 B2 JP 2902397B2
Authority
JP
Japan
Prior art keywords
circuit board
flip chip
deformable
renewable
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10193341A
Other languages
English (en)
Other versions
JPH1174430A (ja
Inventor
チン・ピー・ロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HYUUZU EREKUTORONIKUSU CORP
Original Assignee
HYUUZU EREKUTORONIKUSU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HYUUZU EREKUTORONIKUSU CORP filed Critical HYUUZU EREKUTORONIKUSU CORP
Publication of JPH1174430A publication Critical patent/JPH1174430A/ja
Application granted granted Critical
Publication of JP2902397B2 publication Critical patent/JP2902397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にフリップチ
ップ技術に関するものであり、特に、故障の場合に再生
可能なフリップチップを含む再生可能な回路板装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】電子回路および電子パッケージの小型化
の要望はよく知られている。このような小型化は、幾つ
かの例を上げれば、宇宙船、人工衛星、自動車、航空
機、家庭用電子装置、パーソナルコンピュータ等を含む
種々の異なった応用に使用される電子装置で望まれてい
る。しかしながら、小型化が進むにしたがって、熱密度
の問題が頻繁に生じて来ている。特に、高いパッケージ
密度を得るためにより多くの電子回路がより狭い空間に
密集されるために、密集した回路により生成される熱に
対応して高い熱密度の増加をもたらしている。したがっ
て、改良された熱伝達能力により高い電子パッケージ密
度を得る手段が望まれている。
【０００３】再生（部品を交換して再利用する）可能な
ハーメティックシールされたパッケージの現在の設計技
術ではマルチチップモジュール（ＭＣＭ）が多く使用さ
れている。ＭＣＭは約２０のシリコンチップのモジュー
ルに分割された回路である。これらのチップはセラミッ
クパッケージの内部に組立てられた基体に物理的および
電気的に取付けられている。試験後、パッケージは密封
されてＭＣＭが生成される。２〜３個のＭＣＭが各回路
板に結合およびはんだ付けされる。通常２個の回路板装
置がプロセッサモジュールを形成するためにヒートシン
クの両側に結合される。
【０００４】このようなＭＣＭは回路およびパッケージ
の大きさおよび重量を減少させることを可能にするが、
さらに高いパッケージ密度を得るためにさらに減少させ
ることが望まれている。
【０００５】フリップチップ技術はそのような大きさお
よび重量を減少させるパッケージ密度の増加手段として
提案されている。しかしながら、既存のフリップチップ
技術は幾つかの欠点を有している。例えば、従来のフリ
ップチップは高価であり、故障その他によりチップの交
換が必要になった場合に再生することは困難或いは殆ど
不可能である。さらに、既存のフリップチップ技術はパ
ッケージ密度を著しく増加させることができるが、高い
熱密度を生成する。さらに、既存のフリップチップはそ
れらのチップに使用されるアンダーフィルの損失により
ＲＦおよび高速度デジタル用としては適していない。
【０００６】再生の必要性は大きい。再生可能性とは、
回路板の他の、適切に機能する部品まで交換しないでそ
の回路板全体を廃棄するようなことをしないで、回路板
上の回路板接続配線に接続された故障したチップの交換
を可能にすることである。例えば宇宙船で使用される宇
宙装置のプロセッサモジュールでは数十のＡＳＩＣ（ア
プリションスペシフィック集積回路）を有している。各
ＡＳＩＣの価格は数千ドルである。そのようなプロセッ
サモジュールでフリップチップが故障した場合に、故障
したチップの再生可能ながない場合には回路板全体を廃
棄しなければならず、高価な適切に機能するＡＳＩＣを
無駄にする可能性が高い。
【０００７】
【発明が解決しようとする課題】従来のフリップチップ
の高いコストと再生可能性がないこと、およびこれらの
フリップチップが高周波および高速度用として適してい
ないことは実質的にそれらのチップがアンダーフィルを
必要とするためである。さらに説明すると、従来のフリ
ップチップは一般にＩＣと、ＩＣが取付けられる回路板
の熱膨脹係数には大きい不整合が存在する。アンダーフ
ィルの使用は熱膨脹係数の不整合によって生じるはんだ
の接合応力を減少させることによってこの問題を解決し
ようとするものである。それはまた水蒸気および異物の
腐食からチップダイを遮蔽する保護被覆として機能す
る。しかしながら、アンダーフィルの存在は回路板から
取付けられたフリップチップを除去して交換することを
非常に困難にし、殆ど不可能にする。既存のフリップチ
ップ中のアンダーフィルの存在はまた高周波および高速
度用に対してこれらの装置を不適当なものとする。
【０００８】本発明の目的は、前述のような従来技術の
欠点を克服することである。
【０００９】
【課題を解決するための手段】この目的は、本発明の再
生可能な回路板装置によって達成される。本発明の再生
可能な回路板装置は、ヒートシンクと、第１の側面がヒ
ートシンクの側面に良好な熱伝達状態で取付けられてい
る変形可能な回路板と、再生の場合に交換するためのフ
リップチップの除去を容易にするためにアンダーフィル
なしでこの変形可能な回路板の第２の側面に結合された
フリップチップとを具備し、ヒートシンクはフリップチ
ップの熱膨脹係数と実質的に整合する熱膨脹係数を有し
ていることを特徴とする。好ましい実施形態において
は、変形可能な回路板は直接電気コンタクトアレイ積層
体を含んでおり、それはフリップチップを回路板に結合
する材料中の熱で誘起した応力を解除するように変形す
る。フリップチップと関係するＩＣの結合パッドは耐腐
食性の金属によりメッキされ、ＩＣは窒化シリコンまた
は炭化シリコンのような保護被覆によりパッシベートさ
れ、環境の影響による腐食に対してチップは保護されて
いる。
【００１０】本発明の別の重要な特徴によれば、再生可
能なフリップチップを有する回路板装置の製造方法が提
供される。本発明の製造方法は、フリップチップの熱膨
脹係数と実質的に整合する熱膨脹係数を有しているヒー
トシンクを準備し、このヒートシンクに変形可能な回路
板の第１の側面を固定し、再生の場合にフリップチップ
の除去を容易にするためにアンダーフィルなしでこの変
形可能な回路板のヒートシンクを固定した側面と反対側
の第２の側面にフリップチップを結合することを特徴と
する。
【００１１】
【発明の実施の形態】本発明に従って構成された再生可
能な回路板装置10が図１および図３に示されている。以
下に詳細に示されるように、再生可能な回路板装置10は
従来の回路板装置と比較して寸法および重量が減少さ
れ、必要に応じて取除かれ、置換されることのできる再
生可能なフリップチップを提供する。
【００１２】図１に示されているように、再生可能な回
路板装置10はヒートシンク20を設けられている。剛性の
ヒートシンク20は、フリップチップダイの熱膨脹係数
（ＣＴＥ）とほぼ整合する熱膨脹係数を有するように選
択されることが好ましい。ヒートシンクの熱膨張係数は
フリップチップダイの熱膨張係数、従って、シリコンベ
ースのＩＣに対してフリップチップが使用する材料の熱
膨張係数に依存しているが、ヒートシンクの熱膨張係数
はひ化ガリウムのＩＣに対しては約６ＰＰＭ／℃よりも
低く、シリコンＩＣに対しては約３ＰＰＭ／℃よりも低
いことが好ましい。ヒートシンク20はまた、高い熱伝導
性および高い弾性係数を有し、重量が軽くなるように選
択されることが好ましい。これらの仕様と合致する材料
の例は、炭素ブリックおよび金属箔で被覆された炭素お
よび炭素化合物を含んでいる。そのような化合物は、Ap
plied Science 社から“ブラックアイス”の商標名で、
また、Amoco 社から“ＳＲＧブリック”の商標名で販売
されている。
【００１３】本発明の重要な特徴によれば、再生可能な
回路板装置10は、ヒートシンク20の一方の側面と熱伝達
状態で固定されている第１の側面を有する変形可能な回
路板30を設けられている。コンプライアントな層の回路
板30は、高密度で、軟らかく、薄くなるように選択され
ることが好ましい。好ましい実施形態において、変形可
能な回路板30は直接電気コンタクトアレイ積層体（ＤＥ
ＣＡＬ）タイプの印刷配線板（ＰＷＢ）を備えている。
ＤＥＣＡＬは、１乃至２ミルの厚さの多数のポリイミド
状のフレキシブルな基板材料の層と、基板層の両側の接
着剤のない銅製の回路を有している。多層のＤＥＣＡＬ
は２乃至１５ミルの範囲の厚さを有している。ＤＥＣＡ
Ｌは１５ミル以下のほぼ均一な厚さを有していることが
好ましい。このタイプのＤＥＣＡＬは、高密度の回路を
提供するために微細なライン、盲穴および埋設バイア
ス、ミニバイアスおよびパッドを使用する。それらはガ
ラスファイバの補強材を有しておらず、従って柔軟な素
材である。そのようなＤＥＣＡＬは、ヒューズ・マイク
ロエレクトロニクス・ディビジョンより“ＨＤＭＩ”の
商標名で、ＩＢＭ社より“ＳＬＣ”の商標名で、および
Sheldahl社より“ＶＩＡＧＲＩＮＤ”の商標名で販売さ
れている。
【００１４】上述のように、変形可能な回路板30はヒー
トシンク20に固定され、それによって組立て体25を形成
する。この組立て体25のＣＴＥはヒートシンク20のＣＴ
Ｅにより支配される。従って、好ましい実施形態におい
て、組立て体25のＣＴＥは３ＰＰＭ／℃程度のものであ
る。
【００１５】本発明の別の重要な特徴によると、再生可
能な回路板装置10は、故障の場合に容易に除去すること
ができるようにするためのアンダーフィルなしに変形可
能な回路板30の第２の側面にはんだ付けあるいは接着さ
れたフリップチップ40を設けられている。フリップチッ
プ40およびヒートシンク／変形可能な回路板組立て体25
は、それらの間のＣＴＥの不整合が最小になるように選
択されることが好ましい。ＣＴＥの不整合が存在する程
度に対して、変形可能な回路板30の柔軟で変形可能な特
性は、フリップチップ40と変形可能な回路板／ヒートシ
ンク組立て体25との間の結合されたジョイント50におけ
る応力を減少するために必要に応じて変形する。結合ジ
ョイント50に対する応力が減少したために、アンダーフ
ィルは必要とされず、フリップチップ40は容易に再生す
ることができる。
【００１６】フリップチップにおいて使用された集積回
路（ＩＣ）は、水蒸気およびイオン汚染物等の環境要因
による腐食に耐えることができなければならない。従来
技術のフリップチップ回路は、そのような耐久性をアン
ダーフィルの使用によって達成していた。本発明のフリ
ップチップ50はアンダーフィルを有していないから、環
境の腐食作用に抵抗するための別の手段が使用されなけ
ればならない。
【００１７】この結果、本発明において使用されたフリ
ップチップＩＣのアルミニウム結合パッドは、クロムＴ
ｉ、ニッケル、金あるいはそれらの任意の組合わせ等の
保護金属でメッキされていることが好ましく、ダイの最
上部（結合パッド以外）は、保護被覆でパッシベートさ
れることが好ましい。好ましい実施形態において、保護
被覆は高温度の窒化シリコン、炭素ケイ素あるいはそれ
と等価の材料を含んでいる。
【００１８】上述のように、フリップチップ40は、変形
可能な回路板30の第２の側面に接着されている。この接
着は、本発明の技術的範囲から逸脱せずに種々の既知の
方法で達成されることができる。好ましい実施形態にお
いて、この役割では導電性接着剤あるいははんだが使用
される。
【００１９】開示されたタイプの再生可能な回路板装置
10は、従来技術のものとの比較において幾つかの利点を
達成することが当業者によって理解されるであろう。例
えば、ヒートシンク20は高い熱伝達度を有しており、変
形可能な回路板30は非常に薄いため、ヒートシンク／回
路板組立て体25は低い熱インピーダンスを有している。
この特性によって、開示されたタイプの再生可能な回路
板装置10は、回路の密度が高く、熱の集中が高いアプリ
ケーションに特に適している。
【００２０】特に、開示されたタイプの回路板装置10
は、とりわけフリップチップ40を回路板30に直接取付け
ることによって、従来の装置と比較して寸法および重量
を減少させることができる。この方法によって、ＭＣＭ
等の従来の装置で通常必要とされる別個の基板、パッケ
ージ、関連した製造、組立て、および検査コスト等が除
かれることができる。薄く、変形可能な回路板30の使用
によってまた、再生可能な回路板装置10の厚さ全体が減
少し、それによって回路密度を高くすることができる。
【００２１】本発明に従って構成された回路板装置10は
また、アンダーフィルを介在させることなくフリップチ
ップ40を組立て体25の近くに配置することによって熱伝
導を改良することができる。薄く変形可能な回路板30を
使用することにより短くなったヒートシンクへの熱通路
によって、フリップチップ40を一層低温で動作させるこ
とが可能になる。
【００２２】本発明に従って構成された回路板装置10
は、従来技術と比較して別の点で改良されている。例え
ば、そのような回路板装置10のフリップチップ50と共に
使用されたパッシベーションプロセスによって、ハーメ
ティックＭＣＭに対して大幅に低いコストで従来のもの
と等価の環境的保護を行うことができる。さらに、アン
ダーフィルを排除することによって、そのような回路板
装置10をＲＦおよび高速デジタル装置において使用する
ことができる。
【００２３】発熱するフリップチップの場合、凹部60が
変形可能な回路板30中に形成されることができる。図２
に示されているようなそのような別の実施形態におい
て、変形可能な回路板30の底部層以外は全て凹部60から
取除かれることが好ましい。その後、フリップチップ40
は凹部60中に位置され、それによってさらに熱伝達通路
が減少され、それによって組立て体25の熱インピーダン
スが減少される。
【００２４】非常に高電力のＩＣの場合、本発明の技術
的範囲から逸脱せずに熱伝導性を増加させるために、熱
伝導性が高く、結合力が低いアンダーフィルがフリップ
チップ40と共に使用されてもよい。そのようなアンダー
フィルは、はんだ接合応力を減少させるようには設計さ
れないため、本発明の回路板装置10においては結合力が
弱く、容易に取除くことができ、一方ではフリップチッ
プ40の再生性を維持することができるようなアンダーフ
ィル接着剤が使用される。別の物質も同様にこの役割に
おいて適切であるものもあると思われるが、本発明の好
ましい実施形態においては窒化アルミニウムが充填され
たウラレーン(Uralane) がアンダーフィル接着剤として
使用されることが好ましい。
【００２５】説明を容易にするために、上述の実施形態
においては再生可能な回路板装置10は１つの変形可能な
回路板30および１つのフリップチップ40を有しているも
のとして説明されてきたが、１以上の変形可能な回路板
および多数のフリップチップが本発明の技術的範囲から
逸脱せずに使用されることは当業者によって容易に理解
されるであろう。実際、好ましい実施形態において、回
路密度は変形可能な回路板30をヒートシンク20の各側面
に固定することによって最大にされる。従って、ヒート
シンク20の向かい合った側面の上に位置された２個の変
形可能な回路板の上に配置されたフリップチップ50を冷
却するために単一のヒートシンク20が使用される。
【００２６】本発明の重要な特徴に従って、上述のタイ
プの再生可能な回路板装置10を製造する方法が説明され
る。以下、そのような方法の好ましい一実施形態が説明
される。
【００２７】最初に、製造業者は、装置10において使用
されるフリップチップ40において使用されるＩＣと整合
する熱膨張係数を有するヒートシンクを設ける。そのヒ
ートシンクは、ヒートシンク20に関連して上述されたよ
うな特徴を有していることが好ましい。その後、変形可
能な回路板30がヒートシンクの第１の側面に固定され
る。変形可能な回路板30は上述のようにＤＥＣＡＬであ
ることが好ましい。次に、フリップチップ40が故障した
ときにその除去を容易にするためにアンダーフィルなし
に、フリップチップ40が変形可能な回路板30に結合され
る。フリップチップ40は、導電性接着剤あるいははんだ
を使用して変形可能な回路板30に結合されることが好ま
しい。
【００２８】製造プロセスはまた、フリップチップ40の
結合パッドを耐腐食性の金属でメッキし、腐食等を避け
るために窒化シリコンあるいは炭素ケイ素等の保護被覆
でチップをパッシベートするステップを含んでいる。非
常に高温になるチップの場合、製造プロセスはまた、フ
リップチップ40を受入れるために変形可能な回路板30中
に凹部の領域を定めるか、あるいは、フリップチップ40
の下に結合力の弱い窒化アルミニウムが充填されたウラ
レーン(Uralane) 等の容易に取除くことが可能なアンダ
ーフィル接着剤を使用するステップを含んでいてもよ
い。
【００２９】説明を容易にするために、上述の方法のス
テップは特定の時間シーケンスにおいて生じるものとし
て説明されてきたが、本発明の方法は時間的な配列には
何等制限を受けない。反対に、本発明の方法のステップ
は、本発明の意図あるいは技術的範囲から逸脱せずに任
意の順序で実行できる。
【００３０】最後に、本発明は所定の実施形態に関連し
て説明されてきたが、本発明はこれらに制限されないこ
とは当業者によって理解される。反対に、このアプリケ
ーションの意図は、添付された特許請求の範囲の技術的
範囲内に文字通りにあるいはそれと等しい意味で含まれ
る全ての変更および実施形態をカバーすることである。
【図面の簡単な説明】
【図１】本発明により構成された再生可能な回路板装置
の概略断面図。
【図２】本発明により構成された別の実施形態の再生可
能な回路板装置の概略断面図。
【図３】本発明により構成された再生可能な回路板装置
の斜視図。

Claims (23)

    (57)【特許請求の範囲】
  1. 【請求項１】 ヒートシンクと、 第１の側面がヒートシンクの側面に良好な熱伝達状態で
    取付けられている変形可能な回路板と、 再生の場合に交換するためのフリップチップの除去を容
    易にするためにアンダーフィルなしでこの変形可能な回
    路板の第２の側面に結合されたフリップチップとを具備
    し、 ヒートシンクはフリップチップの熱膨脹係数と実質的に
    整合する熱膨脹係数を有していることを特徴とする再生
    可能な回路板装置。
  2. 【請求項２】 ヒートシンクの熱膨脹係数は約３ＰＰＭ
    ／℃乃至６ＰＰＭ／℃の範囲である請求項１記載の再生
    可能な回路板装置。
  3. 【請求項３】 ヒートシンクと変形可能な回路板は組立
    て体を構成し、この組立て体の熱膨脹係数はヒートシン
    クの熱膨脹係数によって支配されている請求項１記載の
    再生可能な回路板装置。
  4. 【請求項４】 フリップチップが導電性接着剤によって
    変形可能な回路板に結合されている請求項１記載の再生
    可能な回路板装置。
  5. 【請求項５】 変形可能な回路板は接着剤中の熱で誘起
    した応力を解除するように変形する請求項４記載の再生
    可能な回路板装置。
  6. 【請求項６】 フリップチップがはんだによって変形可
    能な回路板に結合されている請求項１記載の再生可能な
    回路板装置。
  7. 【請求項７】 変形可能な回路板ははんだ中に熱で誘起
    した応力を解除するように変形する請求項６記載の再生
    可能な回路板装置。
  8. 【請求項８】 変形可能な回路板は直接電気コンタクト
    アレイ積層体を含んでいる請求項１記載の再生可能な回
    路板装置。
  9. 【請求項９】 変形可能な回路板はその両側面間で約１
    ５ミル以下の実質上均一な厚さを有している請求項１記
    載の再生可能な回路板装置。
  10. 【請求項１０】 変形可能な回路板はそのフリップチッ
    プを受ける側面に凹部を有している請求項１記載の再生
    可能な回路板装置。
  11. 【請求項１１】 フリップチップは結合パッドを有する
    ＩＣを具備し、凹部中に位置された変形可能な回路板の
    底面層はこのＩＣの結合パッドと接触している請求項１
    ０記載の再生可能な回路板装置。
  12. 【請求項１２】 フリップチップは耐腐食性の金属によ
    りメッキされた結合パッドを有するＩＣを具備している
    請求項１記載の再生可能な回路板装置。
  13. 【請求項１３】 フリップチップは保護被覆によりパッ
    シベートされたＩＣを具備している請求項１記載の再生
    可能な回路板装置。
  14. 【請求項１４】 保護被覆は窒化シリコンおよび炭化シ
    リコンよりなるグループの１つを含んでいる請求項１記
    載の再生可能な回路板装置。
  15. 【請求項１５】 再生可能なフリップチップを有する回
    路板装置の製造方法において、 フリップチップの熱膨脹係数と実質的に整合する低い熱
    膨脹係数を有しているヒートシンクを準備し、 このヒートシンクに変形可能な回路板の第１の側面を固
    定し、 再生の場合にフリップチップの除去を容易にするために
    アンダーフィルなしでこの変形可能な回路板のヒートシ
    ンクに固定した側面と反対側の第２の側面にフリップチ
    ップを結合することを特徴とする再生可能な回路板装置
    の製造方法。
  16. 【請求項１６】 フリップチップと関連するＩＣの結合
    パッドに耐腐食性金属をメッキし、 フリップチップのＩＣを窒化シリコンおよび炭化シリコ
    ンよりなるグループの１つを含んでいる保護被覆によっ
    てパッシベートする請求項１５記載の方法。
  17. 【請求項１７】 変形可能な回路板は直接電気コンタク
    トアレイ積層体を含んでいる請求項１５記載の方法。
  18. 【請求項１８】 フリップチップが導電性接着剤によっ
    て変形可能な回路板に結合されている請求項１５記載の
    方法。
  19. 【請求項１９】 変形可能な回路板は接着剤中に熱で誘
    起した応力を解除するように変形する請求項１８記載の
    方法。
  20. 【請求項２０】 フリップチップがはんだによって変形
    可能な回路板に結合される請求項１５記載の方法。
  21. 【請求項２１】 変形可能な回路板ははんだ中に熱で誘
    起した応力を解除するように変形する請求項２０記載の
    方法。
  22. 【請求項２２】 変形可能な回路板のフリップチップを
    受ける側面に凹部を形成する請求項１５記載の方法。
  23. 【請求項２３】 フリップチップは結合パッドを有する
    ＩＣを具備し、凹部中に位置された変形可能な回路板の
    底面層はこのＩＣの結合パッドと接触している請求項２
    ２記載の方法。
JP10193341A 1997-07-08 1998-07-08 再生可能なフリップチップを含む再生可能な回路板装置 Expired - Lifetime JP2902397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/889,429 US5953210A (en) 1997-07-08 1997-07-08 Reworkable circuit board assembly including a reworkable flip chip
US889429 1997-07-08

Publications (2)

Publication Number Publication Date
JPH1174430A JPH1174430A (ja) 1999-03-16
JP2902397B2 true JP2902397B2 (ja) 1999-06-07

Family

ID=25395075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10193341A Expired - Lifetime JP2902397B2 (ja) 1997-07-08 1998-07-08 再生可能なフリップチップを含む再生可能な回路板装置

Country Status (4)

Country Link
US (1) US5953210A (ja)
EP (1) EP0891125B1 (ja)
JP (1) JP2902397B2 (ja)
DE (1) DE69802146T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6799628B1 (en) 2000-07-20 2004-10-05 Honeywell International Inc. Heat exchanger having silicon nitride substrate for mounting high power electronic components
US20020027294A1 (en) * 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
TW504864B (en) 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
EP1328373A2 (en) * 2000-10-24 2003-07-23 Nanopierce Technologies Inc. Method and materials for printing particle-enhanced electrical contacts
US6574861B1 (en) 2001-04-11 2003-06-10 Applied Micro Circuits Corporation System and method for solder ball rework
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7044620B2 (en) * 2004-04-30 2006-05-16 Guide Corporation LED assembly with reverse circuit board
US7718256B1 (en) 2006-04-05 2010-05-18 Northrop Grumman Corporation Thermal interface material for electronic assemblies
US7911796B2 (en) * 2009-06-19 2011-03-22 General Electric Company Avionics chassis
US8059409B2 (en) * 2009-06-19 2011-11-15 General Electric Company Avionics chassis
US8222541B2 (en) * 2009-06-19 2012-07-17 General Electric Company Avionics chassis
US8023267B2 (en) * 2009-06-19 2011-09-20 General Electric Company Avionics chassis
TWI387403B (zh) * 2009-07-29 2013-02-21 Castles Technology Co Ltd 改良之電子元件防護結構
JP6182916B2 (ja) 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
GB8324839D0 (en) * 1983-09-16 1983-10-19 Lucas Ind Plc Mounting carrier for microelectronic silicon chip
US4698662A (en) * 1985-02-05 1987-10-06 Gould Inc. Multichip thin film module
US4711804A (en) * 1986-07-02 1987-12-08 General Electric Company Circuit board construction
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5268048A (en) * 1992-12-10 1993-12-07 Hewlett-Packard Company Reworkable die attachment
US5602491A (en) * 1995-03-16 1997-02-11 Motorola, Inc. Integrated circuit testing board having constrained thermal expansion characteristics
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
DE29621544U1 (de) * 1996-12-12 1998-04-09 Westermann Kg, 59759 Arnsberg Schienengeführte Einbau-Schublade
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement

Also Published As

Publication number Publication date
DE69802146T2 (de) 2002-03-14
DE69802146D1 (de) 2001-11-29
US5953210A (en) 1999-09-14
EP0891125B1 (en) 2001-10-24
EP0891125A1 (en) 1999-01-13
JPH1174430A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP2902397B2 (ja) 再生可能なフリップチップを含む再生可能な回路板装置
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6224711B1 (en) Assembly process for flip chip package having a low stress chip and resulting structure
US7629684B2 (en) Adjustable thickness thermal interposer and electronic package utilizing same
US6444921B1 (en) Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US6744132B2 (en) Module with adhesively attached heat sink
US20020185717A1 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US20010052647A1 (en) Laminated integrated circuit package
US7565737B2 (en) Manufacturing method of package substrate
US6459160B1 (en) Package with low stress hermetic seal
US8558374B2 (en) Electronic package with thermal interposer and method of making same
KR20010072583A (ko) 적층화 집적 회로 패키지
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP2000269411A (ja) 半導体装置及びその製造方法
US20060038281A1 (en) Multiple power density chip structure
MY123455A (en) Miniaturized semiconductor package arrangement
US6586829B1 (en) Ball grid array package
US20060077638A1 (en) Adaptive interface using flexible fingers
US6757968B2 (en) Chip scale packaging on CTE matched printed wiring boards
JPH0677361A (ja) マルチチップモジュール
JPH08107164A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term