JP2898007B2 - グラフィックイコライザ駆動回路 - Google Patents
グラフィックイコライザ駆動回路Info
- Publication number
- JP2898007B2 JP2898007B2 JP7867089A JP7867089A JP2898007B2 JP 2898007 B2 JP2898007 B2 JP 2898007B2 JP 7867089 A JP7867089 A JP 7867089A JP 7867089 A JP7867089 A JP 7867089A JP 2898007 B2 JP2898007 B2 JP 2898007B2
- Authority
- JP
- Japan
- Prior art keywords
- band
- pass filter
- signal
- frequency
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は複数のバンドパスフィルタの周波数帯に順次
一致させかつ周期的にグラフィックイコライザ処理され
た信号を通過させる周波数帯可変の可変バンドパスフィ
ルタと、該可変バンドパスフィルタの出力信号を平滑化
し、表示用データ出力信号を出力するローパスフィルタ
とを有してなるグラフィックイコライザ駆動回路であっ
て、従来のグラフィックイコライザの性能を維持しつ
つ、ローパスフィルタの数を大幅に削減できる。
一致させかつ周期的にグラフィックイコライザ処理され
た信号を通過させる周波数帯可変の可変バンドパスフィ
ルタと、該可変バンドパスフィルタの出力信号を平滑化
し、表示用データ出力信号を出力するローパスフィルタ
とを有してなるグラフィックイコライザ駆動回路であっ
て、従来のグラフィックイコライザの性能を維持しつ
つ、ローパスフィルタの数を大幅に削減できる。
本発明はオーディオシステムにおけるグラフィックイ
コライザ駆動回路に関するものである。
コライザ駆動回路に関するものである。
特に、本発明は音響フィルタと一体形のグラフィック
イコライザ駆動回路に言及する。
イコライザ駆動回路に言及する。
はじめに、従来のオーディオシステムで音声信号のデ
ィジタル信号処理にDSP（Digital Signal Processor）
が用いられている。第７図は従来のDSPを用いたオーデ
ィオシステムの構成を説明する図である。以下に本図を
用いてオーディオシステムの構成を説明する。なお全図
を通じて同様の構成要素については同一参照番号または
記号をもって表す。本図において、音源はFM放送、AM放
送、カセットデッキならびにCDおよびDATによるものが
ある。アンテナ101はFMチューナ102およびAMチューナ10
3に接続される。該FMチューナ102および該AMチューナ10
3はスーパヘテロダイン方式のPLLシンセサイザ・チュー
ナである。FMチューナ102、AMチューナ103は、その構成
がほゞ同一で、高周波増幅器（RF）、ミクサ（MIX）、
中間周波増幅器（IF）、検波器（DET）および局部発振
器（LO）からなり、フェーズロックループ（PLL）およ
び低域ろ波フィルタ（LPF）が接続されている。
ィジタル信号処理にDSP（Digital Signal Processor）
が用いられている。第７図は従来のDSPを用いたオーデ
ィオシステムの構成を説明する図である。以下に本図を
用いてオーディオシステムの構成を説明する。なお全図
を通じて同様の構成要素については同一参照番号または
記号をもって表す。本図において、音源はFM放送、AM放
送、カセットデッキならびにCDおよびDATによるものが
ある。アンテナ101はFMチューナ102およびAMチューナ10
3に接続される。該FMチューナ102および該AMチューナ10
3はスーパヘテロダイン方式のPLLシンセサイザ・チュー
ナである。FMチューナ102、AMチューナ103は、その構成
がほゞ同一で、高周波増幅器（RF）、ミクサ（MIX）、
中間周波増幅器（IF）、検波器（DET）および局部発振
器（LO）からなり、フェーズロックループ（PLL）およ
び低域ろ波フィルタ（LPF）が接続されている。
カセットデッキアンプ104は、ヘッド、EQL（equalize
r）アンプ、フラットアンプおよびノイズ・リダクショ
ンのドルビーからなる。
r）アンプ、フラットアンプおよびノイズ・リダクショ
ンのドルビーからなる。
16ビットA/D変換器105は切替スイッチと共にFM放送、
AM放送、カセットデッキの各音源を切替え、この音源を
16ビットで量子化するアナログ−ディジタル変換器であ
る。
AM放送、カセットデッキの各音源を切替え、この音源を
16ビットで量子化するアナログ−ディジタル変換器であ
る。
６ビットA/D変換器106は切替スイッチと共にFMまたは
AMの電界強度をチェックするためのシグナルレベルをデ
ィジタル量に変換するアナログディジタル変換器であ
る。
AMの電界強度をチェックするためのシグナルレベルをデ
ィジタル量に変換するアナログディジタル変換器であ
る。
ディジタル信号処理プロセッサ（DSP）107は、16ビッ
トA/D変換器105ならびCDおよびDAT入力端子115からディ
ジタル音声信号を入力し、該音声信号を処理加工するデ
ィジタル信号処理プロセッサで後に詳細に説明する。
トA/D変換器105ならびCDおよびDAT入力端子115からディ
ジタル音声信号を入力し、該音声信号を処理加工するデ
ィジタル信号処理プロセッサで後に詳細に説明する。
16ビットD/A変換器108は、ディジタル量化されている
音声信号を再びアナログ信号に戻すディジタル−アナロ
グ変換器である。
音声信号を再びアナログ信号に戻すディジタル−アナロ
グ変換器である。
パワーアンプ109は、該16ビットD/A変換器108の信号
をスピーカ110に出力するためのものである。
をスピーカ110に出力するためのものである。
ディスプレイ111は各音源（コンポーネント）の例え
ばグラフィックイコライザの動作状態をユーザに知らせ
るためのモニターである。ディスプレイとしては発光ダ
イオードディスプレイ（LED）、液晶ディスプレイ（LC
D）、螢光ディスプレイ（VFD）が使用されうる。
ばグラフィックイコライザの動作状態をユーザに知らせ
るためのモニターである。ディスプレイとしては発光ダ
イオードディスプレイ（LED）、液晶ディスプレイ（LC
D）、螢光ディスプレイ（VFD）が使用されうる。
カセット・デッキおよびデッキ駆動部112はカセット
・デッキ（メカニズム部）とデッキを駆動するための駆
動回路である。
・デッキ（メカニズム部）とデッキを駆動するための駆
動回路である。
制御用マイクロコンピュータ113は、オーディオシス
テム全体を制御するためのマイクロコンピュータでキー
パッドマトリックス114よりユーザの指示を読み取り、
それに関連する各部を制御し、その結果をディスプレイ
111に表示する。
テム全体を制御するためのマイクロコンピュータでキー
パッドマトリックス114よりユーザの指示を読み取り、
それに関連する各部を制御し、その結果をディスプレイ
111に表示する。
キーパッドマトリックス114は、各音源（コンポーネ
ント）を動作させるためのユーザの指示を受けるスイッ
チ群である。
ント）を動作させるためのユーザの指示を受けるスイッ
チ群である。
次に本図を用いてオーディオシステムの動作を説明す
る。アンテナ101より受信した信号は、制御用マイクロ
コンピュータ113からの分周比（Ｎ値）によりPLL等を介
してFMチューナ102およびAMチューナ103により同調、増
幅、検波等の処理がなされ、FMコンポジット信号または
AMコンポジット信号が得られる。これらの信号およびカ
セットデッキアンプ104の出力信号であるカセットテー
プ信号は16ビットA/D変換器によりアナログ信号からデ
ィジタル信号に変換される。これらの信号ならびにCDお
よびDATディジタル音声信号は制御用マイクロコンピュ
ータ113によって制御されるディジタル信号処理プロセ
ッサ（DSP）107において一定の処理をなされる。処理さ
れた信号はその後16ビットD/A変換器によりアナログ信
号に戻されパワーアンプ109によって電力増幅されてス
ピーカ110を鳴らし、さらに、ディスプレイ111に出力さ
れる。
る。アンテナ101より受信した信号は、制御用マイクロ
コンピュータ113からの分周比（Ｎ値）によりPLL等を介
してFMチューナ102およびAMチューナ103により同調、増
幅、検波等の処理がなされ、FMコンポジット信号または
AMコンポジット信号が得られる。これらの信号およびカ
セットデッキアンプ104の出力信号であるカセットテー
プ信号は16ビットA/D変換器によりアナログ信号からデ
ィジタル信号に変換される。これらの信号ならびにCDお
よびDATディジタル音声信号は制御用マイクロコンピュ
ータ113によって制御されるディジタル信号処理プロセ
ッサ（DSP）107において一定の処理をなされる。処理さ
れた信号はその後16ビットD/A変換器によりアナログ信
号に戻されパワーアンプ109によって電力増幅されてス
ピーカ110を鳴らし、さらに、ディスプレイ111に出力さ
れる。
第８図は従来のグラフィックイコライザ駆動回路であ
って、これによって処理された音声データは第７図のデ
ィスプレイ111表示される。本図においてバンドパスフ
ィルタアレー120は複数のバンドパスフィルタからなり
アナログ音声入力を複数の周波数帯域に分離し一定の処
理をした後に音声出力として出力する。説明を容易にす
るためにアナログ回路、例えばLA3605のIC回路で示す。
って、これによって処理された音声データは第７図のデ
ィスプレイ111表示される。本図においてバンドパスフ
ィルタアレー120は複数のバンドパスフィルタからなり
アナログ音声入力を複数の周波数帯域に分離し一定の処
理をした後に音声出力として出力する。説明を容易にす
るためにアナログ回路、例えばLA3605のIC回路で示す。
LEDアレー121は前記バンドパスフィルタアレー120の
バンドパスフィルタと同一数のLEDアレー列を有し、各
アレー列では音声レベルを表示する複数のLEDを設けて
いる。前記バンドパスフィルタアレー120の各バンドパ
スフィルタと各LEDアレー列は対応して、連動スイッチ
により周期的に接続される。
バンドパスフィルタと同一数のLEDアレー列を有し、各
アレー列では音声レベルを表示する複数のLEDを設けて
いる。前記バンドパスフィルタアレー120の各バンドパ
スフィルタと各LEDアレー列は対応して、連動スイッチ
により周期的に接続される。
LED駆動部122はLEDアレー121のLEDを点灯させる駆動
部である。
部である。
第９図は従来の音響フィルタと一体形のイコライザ駆
動回路を示すブロック図で、第８図のバンドパスフィル
タアレー120を説明するもので、第７図のディジタル信
号処理プロセッサ（DSP）に含まれる。なお参照番号１
−１〜１−ｎおよび４で示す構成要素は音響フィルタに
本来的なものである。
動回路を示すブロック図で、第８図のバンドパスフィル
タアレー120を説明するもので、第７図のディジタル信
号処理プロセッサ（DSP）に含まれる。なお参照番号１
−１〜１−ｎおよび４で示す構成要素は音響フィルタに
本来的なものである。
第９図において、バンドパスフィルタ部（BPF）１−
1,1−2,…,1−ｎは周波数をｎ分割し、各周波数帯で後
述する一定の処理をする。
1,1−2,…,1−ｎは周波数をｎ分割し、各周波数帯で後
述する一定の処理をする。
ローパスフィルタ（LPF）２−1,2−2,…,2−ｎは前記
各バンドパスフィルタ１−1,1−2,…,1−ｎの出力側に
接続され、出力を平均化する。
各バンドパスフィルタ１−1,1−2,…,1−ｎの出力側に
接続され、出力を平均化する。
音声信号入力端Dinから入力された信号は、各バンド
パスフィルタ部１−１〜１−ｎを通過し、さらに一定の
処理がなされ、加算器４で合成された後、音声信号出力
端Doutから出力され、スピーカ110に送出される。一方
各バンドパスフィルタ１−１〜１−ｎの出力信号は各ロ
ーパスフィルタ２−１〜２−ｎを介して、表示用データ
出力端Gout1〜Goutnから出力され、ディスプレイ111へ
至る。第10図はディスプレイにおける表示を説明する図
である。本図（ａ）に示す周波数分布の音声信号は上記
処理がなされた後本図（ｂ）に示すように表示される。
パスフィルタ部１−１〜１−ｎを通過し、さらに一定の
処理がなされ、加算器４で合成された後、音声信号出力
端Doutから出力され、スピーカ110に送出される。一方
各バンドパスフィルタ１−１〜１−ｎの出力信号は各ロ
ーパスフィルタ２−１〜２−ｎを介して、表示用データ
出力端Gout1〜Goutnから出力され、ディスプレイ111へ
至る。第10図はディスプレイにおける表示を説明する図
である。本図（ａ）に示す周波数分布の音声信号は上記
処理がなされた後本図（ｂ）に示すように表示される。
しかしながら、従来のグラフィックイコライザ駆動回
路（第９図）によると、音響フィルタの特性改善のため
に周波数帯域数を増加させた場合、バンドパスフィルタ
１−１〜１−ｎの数を増加させなければならず、したが
ってグラフィックイコライザ駆動回路としてのローパス
フィルタ２−１〜２−ｎの個数をも増加させなければな
らないことから、製造上素子数が増えコスト高になると
いう問題点があった。
路（第９図）によると、音響フィルタの特性改善のため
に周波数帯域数を増加させた場合、バンドパスフィルタ
１−１〜１−ｎの数を増加させなければならず、したが
ってグラフィックイコライザ駆動回路としてのローパス
フィルタ２−１〜２−ｎの個数をも増加させなければな
らないことから、製造上素子数が増えコスト高になると
いう問題点があった。
そこで、本発明は上記問題点に鑑み、ローパスフィル
タの個数を最小限としたままで従来と同等の性能を維持
できるグラフィックイコライザ駆動回路を提供すること
を目的とする。
タの個数を最小限としたままで従来と同等の性能を維持
できるグラフィックイコライザ駆動回路を提供すること
を目的とする。
第１図は本発明の原理構成を示すブロック図である。
本発明では前記問題点を解決するためにカットオフ周波
数及び音声レベルを可変にできる複数のバンドパスフィ
ルタ１−1,1−2,…,1−ｎによってイコライザ処理され
た信号を合成する加算器４の後に、前記複数のバンドパ
スフィルタの周波数帯に対して、且つ外部よりカットオ
フ周波数が調整された周波数帯に対しても順次一致させ
かつ周期的に前記イコライザ処理された信号を通過する
ように周波数帯を可変にする可変バンドパスフィルタ３
を設け、該可変バンドパスフィルタ３の出力信号を平滑
化し、表示用データ出力信号を出力するローパスフィル
タ２を設けている。
本発明では前記問題点を解決するためにカットオフ周波
数及び音声レベルを可変にできる複数のバンドパスフィ
ルタ１−1,1−2,…,1−ｎによってイコライザ処理され
た信号を合成する加算器４の後に、前記複数のバンドパ
スフィルタの周波数帯に対して、且つ外部よりカットオ
フ周波数が調整された周波数帯に対しても順次一致させ
かつ周期的に前記イコライザ処理された信号を通過する
ように周波数帯を可変にする可変バンドパスフィルタ３
を設け、該可変バンドパスフィルタ３の出力信号を平滑
化し、表示用データ出力信号を出力するローパスフィル
タ２を設けている。
第１図において、可変バンドパスフィルタ３はディジ
タル信号処理プロセッサ（DSP）によって高速に可変す
るので、複数のバンドパスフィルタでイコライザ処理さ
れた信号を順次抽出し、ローパスフィルタ２は該イコラ
イザ処理された信号を平滑化して、表示用データ出力信
号を出力する。したがって従来のように、各バンドパス
フィルタ毎にローパスフィルタを設けずに従来と同様の
イコライザ表示用データ信号を生成することができる。
タル信号処理プロセッサ（DSP）によって高速に可変す
るので、複数のバンドパスフィルタでイコライザ処理さ
れた信号を順次抽出し、ローパスフィルタ２は該イコラ
イザ処理された信号を平滑化して、表示用データ出力信
号を出力する。したがって従来のように、各バンドパス
フィルタ毎にローパスフィルタを設けずに従来と同様の
イコライザ表示用データ信号を生成することができる。
以下本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第２図は本発明の実施例におけるDSPのソフトウェア
のフィルタ処理を表わす信号線図である。これは第７図
に示すディジタル信号処理プロセッサ（DSP）107におけ
るフィルタ処理を説明したものである。このフィルタ処
理ではｎ個のバンドパスフィルタ１−1,1−2,…,1−ｎ
は音声信号入力端Dinからのディジタル入力信号をｎ個
の周波数帯域に分離する。各バンドパスフィルタ１−１
〜１−ｎは乗算器、遅延器および加算器からなるフィル
タであり、各乗算器の係数は、例えばバンドパスフィル
タ１−１のK10,K11,K12,K13,K14およびK15で示される。
第７図の制御用マイクロコンピュータ113によって後述
するように計算されDSPに転送され、設定される。各バ
ンドパスフィルタ１−１〜１−ｎは設定された係数K10
〜K15に基づいて所定周波数の音声信号のみを通過さ
せ、音声信号を所定量だけ高めたり低くめたりする処理
を行う。加算器４は各周波数帯のバンドパスフィルタの
音声信号を合成し、合成された信号は音声出力端Doutに
送出される。可変バンドパスフィルタ３は、例えば前記
バンドパスフィルタ１−１において、係数K15を有する
乗算器を除いた構成に一致し、乗算器の係数K00,K01,K
02,K03およびK04は、各バンドパスフィルタ１−1,1−2,
…,1−ｎに一致するよう周期的に変化せしめられる可変
バンドパスフィルタである。ローパスフィルタ２は可変
バンドパスフィルタ３の出力を平滑化し、平滑化された
信号はメモリに一時保持され、ディスプレイ111に表示
される。
のフィルタ処理を表わす信号線図である。これは第７図
に示すディジタル信号処理プロセッサ（DSP）107におけ
るフィルタ処理を説明したものである。このフィルタ処
理ではｎ個のバンドパスフィルタ１−1,1−2,…,1−ｎ
は音声信号入力端Dinからのディジタル入力信号をｎ個
の周波数帯域に分離する。各バンドパスフィルタ１−１
〜１−ｎは乗算器、遅延器および加算器からなるフィル
タであり、各乗算器の係数は、例えばバンドパスフィル
タ１−１のK10,K11,K12,K13,K14およびK15で示される。
第７図の制御用マイクロコンピュータ113によって後述
するように計算されDSPに転送され、設定される。各バ
ンドパスフィルタ１−１〜１−ｎは設定された係数K10
〜K15に基づいて所定周波数の音声信号のみを通過さ
せ、音声信号を所定量だけ高めたり低くめたりする処理
を行う。加算器４は各周波数帯のバンドパスフィルタの
音声信号を合成し、合成された信号は音声出力端Doutに
送出される。可変バンドパスフィルタ３は、例えば前記
バンドパスフィルタ１−１において、係数K15を有する
乗算器を除いた構成に一致し、乗算器の係数K00,K01,K
02,K03およびK04は、各バンドパスフィルタ１−1,1−2,
…,1−ｎに一致するよう周期的に変化せしめられる可変
バンドパスフィルタである。ローパスフィルタ２は可変
バンドパスフィルタ３の出力を平滑化し、平滑化された
信号はメモリに一時保持され、ディスプレイ111に表示
される。
第3A図は制御用マイクロコンピュータにおける各BPF
の定数作成フロチャートであり、第3B図は可変バンドパ
スフィルタ３によるデータ処理フロチャートである。さ
らに第４図はキーパッドマトリックスから制御用マイク
ロコンピュータへの指示を示す図である。まず第４図の
（ｂ）では、あるバンドパスフィルタ１−１〜１−ｎの
周波数（f1）帯のカットオフ周波数の低側（f1L）およ
び高側（f1H）を第４図の（ａ）の各←，→スイッチに
よって可変にでき、音声レベルを各↑，↓スイッチによ
って可変にできる。これらのスイッチ操作は第７図のキ
ーパッドマトリックス114からなされる。次に第3A図に
おいて、バンドパスフィルタ１−１の周波数帯F1のカッ
トオフ周波数の低側f1Lを→方向（高い方向）にずらす
ためスイッチオンすると（以下f1L→SWonのように記す
（ステップａ）、カットオフ周波数の低側Ω11はΩ11＝
Ω11＋ΔΩ11に設定される。ΔΩ11量はスイッチの押さ
れている時間によって定まる。Ω11＝最大となるスイッ
チ操作以前の状態に戻る。カットオフ周波数の低側f1L
を低い方向にずらす場合には前記f1L→SWonをせずにf1L
←SWonをする（ステップｂ）。この場合カットオフ周波
数の低側Ω11はΩ11＝Ω11−ΔΩ11に設定される（ステ
ップｆ）。Ω11＝最小となるとスイッチ操作以前の状態
に戻る。同様にしてカットオフ周波数の高側Ω12はステ
ップc,gまたはステップd,hによってΩ12＝Ω12＋ΔΩ12
またはΩ12＝Ω12−ΔΩ12に設定される。これらのカッ
トオフ周波数が定まるとバンドパスフィルタの乗算器の
係数K10,K11,K12,K13およびK14が制御用マイクロコンピ
ュータ113によって計算される（ステップｍ）。
の定数作成フロチャートであり、第3B図は可変バンドパ
スフィルタ３によるデータ処理フロチャートである。さ
らに第４図はキーパッドマトリックスから制御用マイク
ロコンピュータへの指示を示す図である。まず第４図の
（ｂ）では、あるバンドパスフィルタ１−１〜１−ｎの
周波数（f1）帯のカットオフ周波数の低側（f1L）およ
び高側（f1H）を第４図の（ａ）の各←，→スイッチに
よって可変にでき、音声レベルを各↑，↓スイッチによ
って可変にできる。これらのスイッチ操作は第７図のキ
ーパッドマトリックス114からなされる。次に第3A図に
おいて、バンドパスフィルタ１−１の周波数帯F1のカッ
トオフ周波数の低側f1Lを→方向（高い方向）にずらす
ためスイッチオンすると（以下f1L→SWonのように記す
（ステップａ）、カットオフ周波数の低側Ω11はΩ11＝
Ω11＋ΔΩ11に設定される。ΔΩ11量はスイッチの押さ
れている時間によって定まる。Ω11＝最大となるスイッ
チ操作以前の状態に戻る。カットオフ周波数の低側f1L
を低い方向にずらす場合には前記f1L→SWonをせずにf1L
←SWonをする（ステップｂ）。この場合カットオフ周波
数の低側Ω11はΩ11＝Ω11−ΔΩ11に設定される（ステ
ップｆ）。Ω11＝最小となるとスイッチ操作以前の状態
に戻る。同様にしてカットオフ周波数の高側Ω12はステ
ップc,gまたはステップd,hによってΩ12＝Ω12＋ΔΩ12
またはΩ12＝Ω12−ΔΩ12に設定される。これらのカッ
トオフ周波数が定まるとバンドパスフィルタの乗算器の
係数K10,K11,K12,K13およびK14が制御用マイクロコンピ
ュータ113によって計算される（ステップｍ）。
次にf1↑SWonにすると（ステップｉ）、音声レベルn
15はn15＝n15＋Δn15に可変される（ステップｋ）。n15
＝最大となるとf1↑SWon操作前の状態に戻る。音声レベ
ルn15を低い方にずらす場合にはf1↓Sonにすると（ステ
ップｊ）音声レベルn15はn15＝n15−Δn15に可変される
（ステップｌ）。n15＝最小となるとf1↓Son操作前の状
態に戻る。このようにしてn15を決定するとバンドパス
フィルタ１−１の乗算器の係数K15がK15＝10n15 ］ 20の
ように計算される。上記で求めた係数を制御マイクロコ
ンピュータ113が内蔵するテーブルから各ゲインに応じ
て引き出しディジタル信号処理プロセッサ（DSP）107へ
転送する（ステップｎ）。ディジタル信号処理プロセッ
サ（DSP）107と制御用マイクロコンピュータ113との間
はデータ通信が可能である。フィルタ係数の書き込み
は、ディジタル信号処理プロセッサ（DSP）107のアドレ
スとデータを指示することによって実行される。引き続
き順次、周波数帯fZの処理（ステップｏ）…,fnの処理
（ステップｐ）を行い、第3B図のステップに移る。
15はn15＝n15＋Δn15に可変される（ステップｋ）。n15
＝最大となるとf1↑SWon操作前の状態に戻る。音声レベ
ルn15を低い方にずらす場合にはf1↓Sonにすると（ステ
ップｊ）音声レベルn15はn15＝n15−Δn15に可変される
（ステップｌ）。n15＝最小となるとf1↓Son操作前の状
態に戻る。このようにしてn15を決定するとバンドパス
フィルタ１−１の乗算器の係数K15がK15＝10n15 ］ 20の
ように計算される。上記で求めた係数を制御マイクロコ
ンピュータ113が内蔵するテーブルから各ゲインに応じ
て引き出しディジタル信号処理プロセッサ（DSP）107へ
転送する（ステップｎ）。ディジタル信号処理プロセッ
サ（DSP）107と制御用マイクロコンピュータ113との間
はデータ通信が可能である。フィルタ係数の書き込み
は、ディジタル信号処理プロセッサ（DSP）107のアドレ
スとデータを指示することによって実行される。引き続
き順次、周波数帯fZの処理（ステップｏ）…,fnの処理
（ステップｐ）を行い、第3B図のステップに移る。
第3B図では、ディジタル信号処理プロセッサ（DSP）1
07における可変バンドパスフィルタ３の乗算器の係数を
バンドパスフィルタ１−ｎの乗算器の係数（Kn5を除
く）に置き替える（ステップｇ）。この可変バンドパス
フィルタ３を通過したデータBnをローパスフィルタ３で
平滑し、これから読み出す（ステップｒ）。読み出した
データをバンドパスフィルタに１−ｎの表示するバッフ
ァにストアする（ステップｓ）。序数ｎをｎ＋１にし
（ステップｔ）、ｎ＝maxになるまで以上の動作を繰り
返す（ステップｕ）。ｎ＝nmaxのときｎ＝０とし、読み
出したデータを制御用マイクロコンピュータへ送信し、
メモリにストアする。またディジタル信号処理プロセッ
サ（DSP）107からの信号データの読み出しはDSPのアド
レスを指示することにより実行される。またステップ
に戻って、新たな係数が更新されうる。ディジタル信号
処理プロセッサ（DSP）107において、１つのバンドパス
フィルタのデータBnをバッファにストアするまでのデー
タサイクル時間（ステップｇ〜ｕ）は23nsecである。一
方、制御用マイクロコンピュータ113は１μsecでｎ個の
バンドパスフィルタのデータB1,B2,…,Bnをディスプレ
イ111に表示する。従って本実施例での可変バンドパス
フィルタ３は１μsec/23nsec＝約40個のバントパスフィ
ルタのデータを処理できることになる。
07における可変バンドパスフィルタ３の乗算器の係数を
バンドパスフィルタ１−ｎの乗算器の係数（Kn5を除
く）に置き替える（ステップｇ）。この可変バンドパス
フィルタ３を通過したデータBnをローパスフィルタ３で
平滑し、これから読み出す（ステップｒ）。読み出した
データをバンドパスフィルタに１−ｎの表示するバッフ
ァにストアする（ステップｓ）。序数ｎをｎ＋１にし
（ステップｔ）、ｎ＝maxになるまで以上の動作を繰り
返す（ステップｕ）。ｎ＝nmaxのときｎ＝０とし、読み
出したデータを制御用マイクロコンピュータへ送信し、
メモリにストアする。またディジタル信号処理プロセッ
サ（DSP）107からの信号データの読み出しはDSPのアド
レスを指示することにより実行される。またステップ
に戻って、新たな係数が更新されうる。ディジタル信号
処理プロセッサ（DSP）107において、１つのバンドパス
フィルタのデータBnをバッファにストアするまでのデー
タサイクル時間（ステップｇ〜ｕ）は23nsecである。一
方、制御用マイクロコンピュータ113は１μsecでｎ個の
バンドパスフィルタのデータB1,B2,…,Bnをディスプレ
イ111に表示する。従って本実施例での可変バンドパス
フィルタ３は１μsec/23nsec＝約40個のバントパスフィ
ルタのデータを処理できることになる。
第５図はスペクトルアナライザを表示するためのフロ
チャートである。本図ではグラフィックイコライザの機
能を有する各バンドパスフィルタで処理された音声デー
タBnを指定する（ステップａ）。ｎ＝nmaxでなければ
（ステップｂ）ディジタル信号処理プロセッサ（DSP）1
07から音声データBnが制御用マイクロコンピュータ113
の指示により読み出される（ステップｃ）。次に音声デ
ータBnの絶対値化が行われ（ステップｆ）、この絶対値
化された音声データBnは表示データに変更される（ステ
ップｇ）。第６図は音声レベルデータを１スペクトル当
り７個のLEDで表示する場合の絶対値化された音声レベ
ルデータおよび表示データを示す図である。本図の左欄
のBnのデータは16進法−16ビットで表現され音声レベル
Bnは７分割され、それぞれが属する領域にあるとき表示
データ0,1,…,7と表示される。音声信号が表示データに
変更されると、ディスプレイ111の回路に出力される
（ステップｈ）。次に序数ｎを１だけ加算して次の周波
数帯の音声レベルの処理に進む（ステップａ）。ｎ＝ma
xのとき（ステップｂ）には序数ｎをｎ＝１に設定し上
記処理を繰り返す（ステップd,e）。
チャートである。本図ではグラフィックイコライザの機
能を有する各バンドパスフィルタで処理された音声デー
タBnを指定する（ステップａ）。ｎ＝nmaxでなければ
（ステップｂ）ディジタル信号処理プロセッサ（DSP）1
07から音声データBnが制御用マイクロコンピュータ113
の指示により読み出される（ステップｃ）。次に音声デ
ータBnの絶対値化が行われ（ステップｆ）、この絶対値
化された音声データBnは表示データに変更される（ステ
ップｇ）。第６図は音声レベルデータを１スペクトル当
り７個のLEDで表示する場合の絶対値化された音声レベ
ルデータおよび表示データを示す図である。本図の左欄
のBnのデータは16進法−16ビットで表現され音声レベル
Bnは７分割され、それぞれが属する領域にあるとき表示
データ0,1,…,7と表示される。音声信号が表示データに
変更されると、ディスプレイ111の回路に出力される
（ステップｈ）。次に序数ｎを１だけ加算して次の周波
数帯の音声レベルの処理に進む（ステップａ）。ｎ＝ma
xのとき（ステップｂ）には序数ｎをｎ＝１に設定し上
記処理を繰り返す（ステップd,e）。
以上詳細に説明したように本発明によれば、１つの可
変バンドパスフィルタによって、周期的かつ高速に各バ
ンドパスフィルタで分離して、グラフィックイコライザ
処理された信号を抽出可能となったので、従来のグラフ
ィックイコライザの性能を維持しつつ、ローパスフィル
タの数を大幅に削減できる。
変バンドパスフィルタによって、周期的かつ高速に各バ
ンドパスフィルタで分離して、グラフィックイコライザ
処理された信号を抽出可能となったので、従来のグラフ
ィックイコライザの性能を維持しつつ、ローパスフィル
タの数を大幅に削減できる。
第１図は本発明の原理構成を示すブロック図、 第２図は本発明の実施例におけるDSPのソフトウェアの
処理を表わす信号線図、 第3A図は制御用マイクロコンピュータにおける各BPFの
定数作成フロチャート、 第3B図は可変バンドパスフィルタによるデータ処理フロ
チャート、 第４図はキーパッドマトリックスから制御用マイクロコ
ンピュータへの指示を示す図、 第５図はスペクトルアナライザ表示をするためのフロチ
ャート、 第６図は音声レベルデータを１スペクトル当り７個のLE
Dで表示する場合の絶対値化された音声レベルデータお
よび表示データを示す図、 第７図は従来のDSPを用いたオーディオシステムの構成
図、 第８図は従来のグラフィックイコライザ駆動回路、 第９図は従来の音響フィルタと一体形のグラフィックイ
コライザ駆動回路を示すブロック図、 第10図はディスプレイにおける表示を説明する図であ
る。 図において、 １−1,1−2,…,1−ｎ……バンドパスフィルタ、 ２……ローパスフィルタ、 ３……可変バンドパスフィルタ、 ４……加算器、 Din……入力音声信号、 Dout……出力音声信号、 Gout……表示用データ出力。
処理を表わす信号線図、 第3A図は制御用マイクロコンピュータにおける各BPFの
定数作成フロチャート、 第3B図は可変バンドパスフィルタによるデータ処理フロ
チャート、 第４図はキーパッドマトリックスから制御用マイクロコ
ンピュータへの指示を示す図、 第５図はスペクトルアナライザ表示をするためのフロチ
ャート、 第６図は音声レベルデータを１スペクトル当り７個のLE
Dで表示する場合の絶対値化された音声レベルデータお
よび表示データを示す図、 第７図は従来のDSPを用いたオーディオシステムの構成
図、 第８図は従来のグラフィックイコライザ駆動回路、 第９図は従来の音響フィルタと一体形のグラフィックイ
コライザ駆動回路を示すブロック図、 第10図はディスプレイにおける表示を説明する図であ
る。 図において、 １−1,1−2,…,1−ｎ……バンドパスフィルタ、 ２……ローパスフィルタ、 ３……可変バンドパスフィルタ、 ４……加算器、 Din……入力音声信号、 Dout……出力音声信号、 Gout……表示用データ出力。
Claims (1)
- 【請求項１】カットオフ周波数及び音声レベルを可変に
できる音響フィルタを形成する複数のバンドパスフィル
タ（１−1,1−2,…,1−ｎ）によって入力音声信号（Di
n）を複数の周波数帯に分離し、各該分離された信号を
グラフィックイコライザ処理し、各該グラフィックイコ
ライザ処理された信号を加算器（４）によって合成した
後に出力音声信号（Dout）を生成して前記音響フィルタ
の出力とすると共に、前記各グラフィックイコライザ処
理された信号を表示用データ出力信号（Gout）として抽
出可能に構成されるグラフィックイコライザ駆動回路に
おいて、 各前記複数のバンドパスフィルタ（１−1,1−2,…,1−
ｎ）の周波数帯に対して、且つ外部よりカットオフ周波
数が調整された周波数帯に対しても順次一致させかつ周
期的に前記各イコライザ処理された信号を通過させる周
波数帯可変の可変バンドパスフィルタ（３）と、 該可変バンドパスフィルタ（３）の出力信号を平滑化
し、前記表示用データ出力信号（Gout）を出力するロー
パスフィルタ（２）とを有してなることを特徴とするグ
ラフィックイコライザ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7867089A JP2898007B2 (ja) | 1989-03-31 | 1989-03-31 | グラフィックイコライザ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7867089A JP2898007B2 (ja) | 1989-03-31 | 1989-03-31 | グラフィックイコライザ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260811A JPH02260811A (ja) | 1990-10-23 |
| JP2898007B2 true JP2898007B2 (ja) | 1999-05-31 |
Family
ID=13668303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7867089A Expired - Fee Related JP2898007B2 (ja) | 1989-03-31 | 1989-03-31 | グラフィックイコライザ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898007B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976126U (ja) * | 1982-11-15 | 1984-05-23 | クラリオン株式会社 | レベルデイスプレ−を有する周波数特性調整装置 |
| JPS6437674U (ja) * | 1987-08-28 | 1989-03-07 |
-
1989
- 1989-03-31 JP JP7867089A patent/JP2898007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02260811A (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256358B1 (en) | Digital signal processing architecture for multi-band radio receiver | |
| JPH06188838A (ja) | サンプリングレートコンバータ | |
| US5524022A (en) | Digital graphic equalizer | |
| JP2898007B2 (ja) | グラフィックイコライザ駆動回路 | |
| US8601043B2 (en) | Equalizer using infinitive impulse response filtering and associated method | |
| US6393450B1 (en) | Switched bandwidth digital filters with slewing | |
| US10506340B2 (en) | Digital signal processor for audio, in-vehicle audio system and electronic apparatus including the same | |
| JPH0650810B2 (ja) | 音質制御装置 | |
| JP2002368584A (ja) | ディジタルフィルタおよびそれを用いたディジタルビデオエンコーダ | |
| JPH0748633B2 (ja) | オ−デイオ用振幅及び群遅延の調整装置 | |
| JPH09298569A (ja) | デジタル通信復調装置および方法 | |
| JP2002223137A (ja) | 音質調整装置 | |
| JPS62256516A (ja) | ベ−スバンド伝送用フイルタ装置 | |
| JPS62264732A (ja) | ユニバ−サルダブルコンバ−タ | |
| JP3055399B2 (ja) | 高周波信号処理ユニット | |
| JPH0554745B2 (ja) | ||
| JPH06101658B2 (ja) | 音質制御装置 | |
| JPH0716140B2 (ja) | 自動音質制御回路 | |
| JPH0633754Y2 (ja) | オーディオ再生装置 | |
| JPH05152897A (ja) | デジタルフイルタ | |
| JPH03240307A (ja) | 音響装置 | |
| JPS6355243B2 (ja) | ||
| JPH01174126A (ja) | 信号合成回路 | |
| JP3526770B2 (ja) | レベル表示装置 | |
| JPS62291212A (ja) | 音質制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |