JPS6355243B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は雑音低減装置に係り、例えば最終段を
除き各段の入力と出力との和が次段入力となるよ
うに接続した複数段の可変フイルタにより複数の
各分割周波数帯域毎に所定のレベル圧縮特性を付
与して伝送し、伝送路を経た信号を所定構成とし
た複数段の可変フイルタを用いて上記複数の各分
割周波数帯域毎に所定のレベル伸長特性を付与す
ることにより、伝送される信号へ与える副作用を
最小限に抑えると共に、高忠実度再生、受信を行
ないつつ大幅な雑音低減を行ない得る雑音低減装
置を提供することを目的とする。

磁気記録再生では再生時に磁気記録媒体より生
じる高域雑音（所謂ヒスノイズ）や磁気記録媒体
駆動電動機等の振動等から生じる低域雑音などを
低減するため、またレコードデイスクの記録再生
では再生時にレコードデイスクのトレースの際に
生じる雑音（所謂サーフエイスノイズ）を低減す
るため、更にはラジエ放送の送受信では遠距離受
信などで生じる受信信号の信号レベル対雑音レベ
ル比（Ｓ／Ｎ）の劣化を改善するために、従来よ
り入力信号をレベル圧縮して伝送し、これを再生
又は受信時にレベル圧縮特性とは相補的なレベル
伸長特性を付与する雑音低減方式が知られてい
る。かかる雑音低減方式において、広帯域のレベ
ル圧縮、伸長を行なう場合、従来は全帯域一様に
圧縮、伸長処理する方法と、帯域を複数に分割し
て夫々の帯域についてレベル圧縮、伸長処理を行
なう方法の帯域分割型方式との２種類が実施され
ているが、信号処理後本来のＳ／Ｎ改善効果の他
に原信号へ与える副作用の点から後者の帯域分割
型方式の方が有利である。

第１図は上記の帯域分割方式による従来の雑音
低減装置の一例のブロツク系統図を示す。同図
中、端子１より端子４までの部分がレベル圧縮回
路部分、端子１５より端子２５までの部分がレベ
ル伸長回路部分を示す。端子１に入来した入力信
号、例えば音声信号は演算回路２を経て増幅器３
に供給され適宜増幅される。この増幅器３の出力
音声信号は、出力端子４より出力される一方、低
域フイルタ５、高域フイルタ６、低域フイルタ９
及び高域フイルタ１０に夫々供給される。ここ
で、低域フイルタ５と高域フイルタ６とは、夫々
供給される音声信号の周波数帯域を２分割する如
き特性に夫々選定されており、低域フイルタ５の
出力信号は可変利得増幅回路７に、また高域フイ
ルタ６の出力信号は可変利得増幅回路８に夫々供
給される。

また不要周波数成分に応動することなく所定周
波数帯域の利得制御を行ない得、他方、利得制御
に必要なレベルは得られるよう、低域フイルタ９
の遮断周波数は低域フイルタ５のそれよりも低
く、又高域フイルタ１０の遮断周波数は高域フイ
ルタ６のそれよりも高く選定されており、低域フ
イルタ９、高域フイルタ１０の出力信号は制御信
号１１，１２で制御信号に変換された後可変利得
増幅回路７，８の利得制御信号入力端子に印加さ
れる。

これにより、可変利得増幅回路７，８で低域フ
イルタ５よりの低域信号と高域フイルタ６よりの
高域信号とが各別に利得制御されて演算回路１３
に夫々供給され、ここで加算合成された後前記の
演算回路２に供給され端子１からの入力音声信号
と減算される。このようにして、出力端子４から
出力される音声信号は、端子１における入力レベ
ルが上昇した時、その上昇したレベルより小さい
レベルが出力され、すなわちレベル圧縮特性が付
与された信号とされて、伝送路の一例としての記
録媒体１４に供給され、記録される。

記録媒体１４より再生された音声信号は、入力
端子１５を介して低域フイルタ１６、高域フイル
タ１７に供給されその帯域が２分割されて夫々の
信号が可変利得増幅回路１８及び１９に各別に供
給される一方、低域フイルタ２０、高域フイルタ
２１に供給される。低域フイルタ２０、高域フイ
ルタ２１の出力信号は、制御回路２２，２３によ
り制御信号に変換された後可変利得増幅回路１
８，１９の利得制御信号入力端子に印加される。
これにより、利得制御された可変利得増幅回路１
８よりの低域信号及び可変利得増幅回路１９より
の高域信号は演算回路２４に供給されてここで加
算合成されて前記レベル圧縮特性とは相補的なレ
ベル伸長特性の付与された音声信号とされて出力
端子２５から出力される。

一般に全帯域一様に圧縮、伸長を行なう雑音低
減装置は副作用として中低域の信号によつてヒス
ノイズが変調され、動かされた雑音が聴感上マス
クされにくい現象（所謂ブリージング現象）が目
立つのに対し、上記第１図の如き帯域分割型の雑
音低減装置によれば、帯域を高域と低域に別々に
分割して各別の利得制御を行なうから上記中低域
の信号によつて高域成分の雑音が動かされるのを
防ぐことができる。

しかるに、上記従来の帯域分割型の雑音低減装
置は、上記改善の程度が不十分であつた。すなわ
ち、無信号時においては、可変利得増幅回路１
８，１９の利得は第２図にl₁，h₁に示す如く利得
が最大振幅入力時に比し１／ｋ倍に減少し、その結 果、各帯域が合成された伸長特性が付与される出
力端子２５における周波数特性を示す第３図にお
いて、t₁で示す如く総合周波数特性が全帯域に亘
り一様に１／ｋに減少し、雑音は全帯域に亘り１／ｋに 抑圧される。これに対し、低域周波数で大レベル
の信号が入力された時、可変利得増幅回路１８の
利得が第２図にl₂で示すように１まで上昇したと
すると、総合特性は第３図にt₂で示すようにな
り、クロスオーバー周波数_c以上では雑音低減効
果はなくなり、雑音低減効果の減少はｋ・_cの周
波数まで広帯域に及ぶ。従つて、従来の上記雑音
低減装置は帯域分割型であるにもかかわらず、低
減の信号によつて高域の雑音成分が相当量の変動
を受け、上記改善の程度が不十分であるという欠
点があつた。

また上記の雑音低減装置においては、レベル伸
長特性と相補的なレベル圧縮特性を得るために、
増幅器３の利得を極めて大にする必要があつた。
このため、特に増幅器３、高域フイルタ６、可変
利得増幅回路８、演算回路１３，２より構成され
る高域側のループのループ利得が極めて大となる
ことによる発振の危険を避けるための手段を講じ
るとそれらの要素の必要帯域外の位相特性に大な
る制約を受けるという欠点があつた。

本発明は上記の諸欠点を除去したものであり、
以下第４図乃至第１４図と共にその各実施例につ
き説明する。

第４図は本発明になる雑音低減装置の第１実施
例のブロツク系統図を示す。同図中、端子２６よ
り端子３５までの部分がレベル圧縮回路部分、端
子３７より端子４６までの部分がレベル伸長回路
部分を構成している。入力端子２６に入来した音
声信号等の入力信号は高域通過形可変フイルタ２
７に供給される。この高域通過形可変フイルタ２
７は例えば第５図に示す如く入力端子４７がコン
デンサC₁及び可変抵抗素子VR₁よりなる高域フ
イルタ、及び増幅器４８を夫々直列に介して出力
端子４９に接続されてなる構成とされており、そ
の周波数特性は可変抵抗素子VR₁の抵抗値が小に
なるに従つて第６図にa₁，a₂，a₃，a₄，…で示す
如くに可変せしめられる。本実施例においては上
記可変抵抗素子VR₁は第４図示の制御回路３３よ
りの制御信号によつて抵抗値が可変せしめられる
ように構成されており、例えばダイオード、バイ
ポーラトランジスタ、電界効果トランジスタなど
を使用でき、上記入力信号中の高域成分が小レベ
ルのときには大なる抵抗値に設定されて高域通過
形可変フイルタ２７の周波数特性を第６図にa₁で
示す特性に設定し、上記高域成分のレベルが大き
くなるに従つてVR₁の抵抗値が徐々に小さくな
り、高域通過形可変フイルタ２７の周波数特性を
第６図に示す如く、利得0dBの周波数_H1及び下
限遮断周波数_H2を夫々高い周波数へ移動せしめ
る。

上記の高域通過形可変フイルタ２７を通過した
信号は加算回路２８及び３０に夫々供給され、加
算回路２８において入力端子２６よりの入力信号
と加算された後、次段の低域通過形可変フイルタ
２９に供給される。低域通過形可変フイルタ２９
は例えば第７図に示す如く入力端子５０が抵抗
R₁及びコンデンサC₂よりなる低域フイルタ、増
幅器５１、抵抗R₂及び可変抵抗素子VR₂よりな
る抵抗分圧回路を夫々直列に介して出力端子５１
に接続された構成とされており、その周波数特性
は、可変抵抗素子VR₂の抵抗値が小になるに従つ
て第８図にb₁，b₂，b₃，b₄，b₅，b₆で示す如くに
変化する。可変抵抗素子VR₂はVR₁と同様の素子
を用いて構成され、後述する制御回路３４よりの
制御信号により抵抗値が可変制御される。

可変抵抗素子VR₂の抵抗値は端子２６における
入力信号の低域成分のレベルが所定値以下の低レ
ベルのときには所定の大なる値とされて低域通過
形可変フイルタ２９の周波数特性を第８図にb₁で
示す特性に設定し、上記低域成分のレベルが所定
値よりも大きくなるに従つて小なる抵抗値は変化
せしめられ、これにより低域通過形可変フイルタ
２９の周波数特性を同図にb₂，…，b₆で示す如
く、上限遮断周波数_L2は一定で、利得0dBの周
波数_L1が徐々に低域周波数へ移動する特性とす
る。

低域通過形可変フイルタ２９の出力信号は加算
回路３０に供給され、ここで端子２６よりの入力
信号と高域通過形可変フイルタ２７の出力信号と
夫々加算合成された後出力端子３５より出力され
る一方、第９図にｈで示す周波数特性の高域フイ
ルタ３１及び同図にｌで示す周波数特性の低域フ
イルタ３２に夫々供給され周波数帯域が２分割さ
れる。高域フイルタ３１より取り出された入力信
号の高域成分は制御回路３３によりそのレベルに
応じた制御信号に変換された後、前記の高域通過
形可変フイルタ２７の制御入力端子に供給され、
その遮断周波数を第６図に示す如くレベルが大な
る程高くなるように可変する。一方、低域フイル
タ３２より取り出された入力信号の低域成分は制
御回路３４によりそのレベルに応じた制御信号に
変換された後、前記の低域通過形可変フイルタ２
９の制御入力端子に供給され、その周波数特性を
第８図に示す如くレベルが大なる程利得が小にな
り、かつ、遮断周波数はレベルに無関係に一定と
なるように可変制御する。

ここで、上記制御回路３３，３４は夫々第１０
図に示す如く同一の構成とされており、端子５３
に入来した高域フイルタ３１、低域フイルタ３２
よりの信号を増幅器５４で増幅した後整流器５５
で整流し、これを積分回路５６を通して出力端子
５７よりの直流の制御信号を得る構成とされてい
る。

このようにして、高域と低域の２つの分割周波
数帯域毎に各々高域通過特性、低域通過特性を各
別に付与し、かつ、その周波数特性、利得が制御
信号により可変せしめられる高域通過形可変フイ
ルタ２７と低域通過形可変フイルタ２８とのう
ち、入力信号が供給される高域通過形可変フイル
タ２７の入力と出力との加算出力信号が次段の低
域通過形可変フイルタ２８の入力となるように接
続し、入力信号と上記両可変フイルタ２７及び２
８の各出力信号とを夫々加算する加算回路３０の
出力信号より、並列に接続された高域、低域の２
つのフイルタ３１，３２により各々の制御信号を
得て上記可変フイルタ２７，２８の周波数特性、
利得を各別に可変制御せしめることにより、第１
２図に実線で示す如きレベル圧縮特性が付与さ
れた入力信号が端子３５より出力されることにな
る。すなわち、第１２図にで示す如く、入力レ
ベルが小なるほど大なるレベルで、かつ、入力レ
ベルが所定レベルよりも大なるときはそのままの
レベルで出力され、端子３５より伝送路の一例と
しての記録媒体３６に記録される。

記録媒体３６から再生された信号は端子３７を
介して加減算回路３８の加算入力端子と、端子３
７に対して並列に接続されている高域フイルタ３
９及び低域フイルタ４０に夫々供給される。加減
算回路３８の出力信号は出力端子４６より出力さ
れる一方、高域通過形可変フイルタ４３及び加算
回路４４に夫々供給される。高域通過形可変フイ
ルタ４３は高域通過形可変フイルタ２７と同様に
第５図に示す如き構成で第６図に示す如き周波数
特性を有しており、その出力信号は加算回路４４
に供給され加減算回路３８の出力信号と加算され
た後加減算回路３８の減算入力端子と低域通過形
可変フイルタ４５とに夫々供給される。

低域通過形可変フイルタ４５は低域通過形可変
フイルタ２９と同様に第７図に示す如き構成で第
８図に示す如き周波数特性を有しており、その出
力信号は加減算回路３８の減算入力端子に供給さ
れる。一方、高域フイルタ３９、低域フイルタ４
０は夫々第９図に曲線ｈ，ｌで示す如き周波数特
性を有しており、その出力信号は制御回路３３，
３４と同一の第１０図に示す如き回路構成の制御
回路４１，４２により制御信号に変換された後、
高域通過形可変フイルタ４３、低域通過形可変フ
イルタ４５の制御入力端子に印加され、その周波
数特性、利得を第６図、第８図で説明したと同様
に可変制御せしめる。

このようにして、端子３７に入来した信号は、
１個の加算入力端子と２個の減算入力端子を持つ
加減算回路３８の加算入力端子へ供給されると共
に、並列に接続された高域フイルタ３９及び低域
フイルタ４０に夫々供給して制御信号を得、上記
加減算回路３８の出力信号が供給される高域通過
形可変フイルタ４３の入力と出力との加算出力が
次段の低域通過形可変フイルタ４５の入力となる
ように接続すると共に上記両可変フイルタ４３，
４５の各出力端子を加減算回路３８の減算入力端
子に接続することにより、加減算回路３８より上
記レベル圧縮特性とは相補的な第１２図に実線
で示す如きレベル伸長特性が付与されて出力端子
４６より出力される。

ここで、端子３７から端子４６までのレベル伸
長回路部分の合成周波数特性は第１１図に示す如
くになり、端子３７における信号のレベルが低
域、高域とも小なる時には、雑音が低域成分は
A₁なる低減量が得られ、高域成分はA₂なる低減
量が得られる。また低域レベルが最大で高域レベ
ルが小なるときであつても、クロスオーバー周波
数_cにおいて√₂の雑音低減量を確保でき、ま
たクロスオーバー周波数_c以上の高域における雑
音低減効果の減少は少なく、_c・√₂以上では
A₂の雑音低減量が得られる。

端子３７に入来した信号は端子２６の入力信号
にレベル圧縮特性を付与した信号であるから、こ
のレベル圧縮特性と相補的な上記のレベル伸長特
性が付与されることにより、出力端子４６には第
１２図に直線で示す如き入力レベルと出力レベ
ルとが夫々等しい特性が得られ、出力端子４６に
は雑音が大幅に低減され、かつ、端子２６の原入
力信号レベルと一致するレベルの信号が得られ
る。

なお、上記の実施例によれば、レベル圧縮回路
部分とレベル伸長回路部分での各回路のうち共通
するものが多いので、それらを切換えることによ
つて共用でき、またその切換えが簡単で、特性も
揃えやすいという特長がある。なお、高域通過形
可変フイルタ２７，４３と低域通過形可変フイル
タ２９，４５の接続順序を入れ替えた構成でもよ
い。また低域通過形可変フイルタ２９，４５の周
波数特性は利得のみを可変するように第８図と共
に説明したが、遮断周波数も同時に変えるように
してもよい。

第１３図は本発明装置の第１実施例の変形例を
示すブロツク系統図である。すなわち、本変形例
は第４図示の第１実施例が入力信号の帯域を２分
割して夫々についてレベル圧縮、伸長特性を付与
するようにしたが、これを３以上のＮ分割してレ
ベル圧縮、伸長特性を得る雑音低減装置を示す。
すなわち、第１３図において、入力端子５８に入
来した入力信号は周波数帯域がＮ分割されて出力
端子６３よりレベル圧縮特性が付与されて出力さ
れるが、５９₁〜５９_NはＮ個の帯域通過形可変フ
イルタで、最終段の可変フイルタ５９_Nを除き各
段可変フイルタ５９₁〜５９_N-1の入力と出力との
加算出力が次段の可変フイルタ５９₂〜５９_Nの入
力となるよう加算回路６０₁〜６０_N-1を用いて接
続され、可変フイルタ５９₁〜５９_Nの各出力信号
及び初段入力信号は加算回路６０_Nにより加算合
成されて出力端子６３より出力される。

６１₁〜６１_Nは上記加算回路６０_Nの出力信号
を夫々Ｎ個の帯域に分割するための帯域フイルタ
で、各々対応する制御回路６２₁〜６２_Nを介して
可変フイルタ５９₁〜５９_Nの制御入力端子に制御
信号を供給する。

またレベル圧縮された入力信号は記録媒体６４
を介して端子６５より加減算回路６６の加算入力
端子に供給される。また第１３図において、６７
_１〜６７_Nはレベル伸長回路部分内の帯域通過形可
変フイルタで、その各出力端子は加減算回路６６
の、Ｎ個の減算入力端子に各別に接続され、か
つ、最終段の可変フイルタ６７_Nを除き、各段の
可変フイルタ６７₁〜６７_N-1の入力と出力との加
算出力が次段の可変フイルタ６７₂〜６７_Nの入力
となるように加算回路７０₁〜７０_N-1を用いて接
続されており、端子６５に対して並列に接続され
たＮ個の帯域フイルタ６８₁〜６８_N、制御回路６
９₁〜６９_Nを夫々介して供給される制御信号によ
り周波数特性、利得が可変制御される。これによ
り、前記したように出力端子７１より上記レベル
圧縮特性とは相補的なレベル伸長特性が付与され
た信号が取り出される。

第１４図は本発明装置の第２実施例のブロツク
系統図を示す。同図中、第１３図と同一構成部分
には同一符号を付し、その説明を省略する。第１
４図において、７３₁〜７３_Nはレベル圧縮回路部
分内のＮ個の帯域通過形可変フイルタで、初段の
可変フイルタ７３₁を除き、各段の可変フイルタ
７３₂〜７３_Nは前段までの各可変フイルタ７３₁
〜７３_N-1の各出力と初段の可変フイルタ７３₁の
入力との加算出力が供給されるように加算回路７
４₁〜７４_2N-3を用いて接続されており、かつ、
Ｎ個の可変フイルタ７３₁〜７３_Nのすべての各出
力と初段の可変フイルタ７３₁の入力との加算出
力を加算回路７４_2N-2よりレベル圧縮特性を付与
した信号として出力する構成とされている。また
７５₁〜７５_Nはレベル伸長回路部分内の帯域通過
形可変フイルタで、初段の可変フイルタ７５₁を
除き、各段の可変フイルタ７５₂〜７５_Nは前段ま
での各可変フイルタ７５₁〜７５_N-1の各出力と初
段の可変フイルタ７５₁に供給される加減算回路
７７の出力信号との加算出力が供給されるように
加算回路７６₁〜７６_2N-3を用いて接続されてお
り、かつ、最終段の可変フイルタ７５_Nの出力信
号と最終段を除く各可変フイルタ７５₁〜７５_N-1
の各出力信号の加算出力信号が加減算回路７７の
２個の減算入力端子に各別に供給されるように接
続されている。

本実施例においても、前記第１実施例又はその
変形例と同等のレベル圧縮、伸長特性を付与し
え、低域大入力時においても十分な雑音低減効果
を得ることができる。

以上の各実施例及び変形例においては、大きな
ループゲインを必要としないことは明らかであ
り、従つて特に高域において生じやすい発振等の
危険が小さく、各構成要素の帯域外の位相特性に
対する制約も小にできるものである。

上述の如く、本発明になる雑音低減装置は、複
数の分割周波数帯域の各分割周波数帯域毎に夫々
所定の周波数選択特性を各別に付与し、かつ、そ
の周波数特性、利得が制御信号により可変せしめ
られる複数の第１の可変フイルタを、最終段を除
き各段の入力と出力との加算出力が次段の入力と
なるように（又は初段を除く各段の入力として前
段までの各出力と初段の入力との加算出力が供給
されるように）接続し、複数の第１の可変フイル
タ初段の入力信号と第１の可変フイルタ全段の出
力信号とを夫々加算する加算回路の出力より、並
列に接続された上記複数と同数の第１の帯域分割
フイルタにより複数の分割周波数帯域の信号を各
別に得て夫々対応する分割周波数帯域の上記制御
信号に変換して第１の可変フイルタの周波数特
性、利得を分割周波数帯域毎に各別に可変制御す
ることにより、複数の第１の可変フイルタの初段
入力信号に所定のレベル圧縮特性を付与して上記
加算回路より伝送路へ出力し、伝送路を経た信号
を、１個の加算入力端子と複数個（又は２個）の
減算入力端子を有する加減算回路の加算入力端子
へ供給すると共に、並列に接続された複数の分割
周波数帯域毎の信号を各別に波するための前記
複数と同数の第２の帯域分割フイルタに供給し、
上記加減算回路の出力を初段入力とし、かつ、最
終段を除き各段の入力と出力との加算出力が次段
の入力となるように接続されると共に各段の出力
が（又は初段を除く各段の入力として前段までの
各出力と初段の入力との加算出力が供給されるよ
うに接続されると共に最終段の出力と最終段を除
く各段の出力の加算出力とが）上記加減算回路の
減算入力端子に各別に接続された上記複数の分割
周波数帯域の各分割周波数帯域毎に夫々所定の周
波数選択特性を各別に付与するための前記複数と
同数の第２の可変フイルタに、上記第２の帯域分
割フイルタの出力より変換して得た制御信号を供
給して第２の可変フイルタの周波数特性、利得を
夫々対応する分割周波数帯域毎に各別に可変制御
することにより、上記伝送路を経た信号に上記レ
ベル圧縮特性とは相補的なレベル伸長特性を付与
して加減算回路の出力端子より取り出すよう構成
したため、従来の帯域分割型方式のものに比し、
低域成分が大レベルの信号入力時においても、ク
ロスオーバー周波数で所定の雑音低減量を確保で
き、またクロスオーバー周波数以上での高域にお
ける雑音低減効果の減少を低減でき、よつて例え
ばピアノ音等の再生時に目立ちやすい雑音の息づ
き現象（所謂ブリージング現象）を大幅に低減で
き、また大なるループゲインは必要としないか
ら、発振等の危険が少なく各構成要素の帯域外の
位相特性に対する制約も小さくでき、更にレベル
圧縮回路部分とレベル伸長回路部分の回路は大部
分が共用できるから、特性を揃えやすく、また切
換え構成が簡単にできる等の特長を有するもので
ある。

【図面の簡単な説明】

第１図は従来装置の一例を示すブロツク系統
図、第２図は第１図示装置のレベル伸長回路部分
内の要部の周波数特性の一例を示す図、第３図は
第１図示装置のレベル伸長回路部分の総合周波数
特性の一例を示す図、第４図は本発明装置の第１
実施例を示すブロツク系統図、第５図は第４図の
高域通過形可変フイルタの一実施例を示す具体的
回路図、第６図は第５図の周波数特性図、第７図
は第４図の低域通過形可変フイルタの一実施例を
示す具体的回路図、第８図は第７図の周波数特性
図、第９図は第４図の高域フイルタ及び低域フイ
ルタの周波数特性図、第１０図は第４図の制御回
路の一実施例を示す回路図、第１１図は第４図の
レベル伸長回路部分の総合周波数特性の一例を示
す図、第１２図は本発明装置の入出力特性の一例
を示す図、第１３図は本発明装置の第１実施例の
変形例を示すブロツク系統図、第１４図は本発明
装置の第２実施例を示すブロツク系統図である。 １，２６，５８…入力端子、１４，３６，６４
…記録媒体、２５，４６，７１…出力端子、２
７，４３…高域通過形可変フイルタ、２９，４５
…低域通過形可変フイルタ、３８，６６，７７…
加減算回路、５５…整流器、５６…積分回路、５
９₁〜５９_N，６７₁〜６７_N，７３₁〜７３_N，７５₁
〜７５_N…可変フイルタ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の分割周波数帯域の各分割周波数帯域毎
   に夫々所定の周波数選択特性を各別に付与し、か
   つ、その周波数特性、利得が制御信号により可変
   せしめられる該複数の第１の可変フイルタを、最
   終段を除き各段の入力と出力との加算出力が次段
   の入力となるように接続し、該複数の第１の可変
   フイルタの初段の入力信号と該第１の可変フイル
   タ全段の出力信号とを夫々加算する加算回路の出
   力より、並列に接続された該複数と同数の第１の
   帯域分割フイルタにより該複数の分割周波数帯域
   の信号を各別に得て夫々対応する分割周波数帯域
   の上記制御信号に変換して該第１の可変フイルタ
   の周波数特性、利得を分割周波数帯域毎に可変制
   御することにより、該複数の第１の可変フイルタ
   の初段入力信号に所定のレベル圧縮特性を付与し
   て上記加算回路より伝送路へ出力し、該伝送路を
   経た信号を、１個の加算入力端子と複数個の減算
   入力端子を有する加減算回路の該加算入力端子へ
   供給すると共に、並列に接続された該複数の分割
   周波数帯域毎の信号を各別に波するための該複
   数と同数の第２の帯域分割フイルタに供給し、該
   加減算回路の出力を初段入力とし、かつ、最終段
   を除き各段の入力と出力との加算出力が次段の入
   力となるように接続されると共に各段の出力が該
   加減算回路の減算入力端子に各別に接続された上
   記複数の分割周波数帯域の各分割周波数帯域毎に
   夫々所定の周波数選択特性を各別に付与するため
   の該複数と同数の第２の可変フイルタに、該第２
   の帯域分割フイルタの出力より変換して得た制御
   信号を供給して該第２の可変フイルタの周波数特
   性、利得を夫々対応する分割周波数帯域毎に各別
   に可変制御することにより、上記伝送路を経た信
   号に上記レベル圧縮特性とは相補的なレベル伸長
   特性を付与して該加減算回路の出力端子より取り
   出すよう構成したことを特徴とする雑音低減装
   置。 ２ 複数の分割周波数帯域の各分割周波数帯域毎
   に夫々所定の周波数選択特性を各別に付与し、か
   つ、その周波数特性、利得が制御信号により可変
   せしめられる該複数の第１の可変フイルタを、初
   段を除く各段の入力として前段までの各出力と初
   段の入力との加算出力が供給されるように接続
   し、該複数の第１の可変フイルタの初段の入力信
   号と該第１の可変フイルタ全段の出力信号とを
   夫々加算する加算回路の出力より、並列に接続さ
   れた該複数と同数の第１の帯域分割フイルタによ
   り該複数の分割周波数帯域の信号を各別に得て
   夫々対応する分割周波数帯域の上記制御信号に変
   換して該第１の可変フイルタの周波数特性、利得
   を分割周波数帯域毎に各別に可変制御することに
   より、該複数の第１の可変フイルタの初段入力信
   号に所定のレベル圧縮特性を付与して上記加算回
   路より伝送路へ出力し、該伝送路を経た信号を、
   １個の加算入力端子と２個の減算入力端子を有す
   る加減算回路の該加算入力端子へ供給すると共
   に、並列に接続された該複数の分割周波数帯域毎
   の信号を各別に波するための該複数と同数の第
   ２の帯域分割フイルタに供給し、該加減算回路の
   出力を初段入力とし、かつ、初段を除く各段の入
   力として前段までの各出力と初段の入力との加算
   出力が供給されるように接続されると共に最終段
   の出力と最終段を除く各段の出力の加算出力とが
   該加減算回路の減算入力端子に各別に接続された
   上記複数の分割周波数帯域の各分割周波数帯域毎
   に夫々所定の周波数選択特性を各別に付与するた
   めの該複数と同数の第２の可変フイルタに、該第
   ２の帯域分割フイルタの出力より変換して得た制
   御信号を供給して該第２の可変フイルタの周波数
   特性、利得を夫々対応する分割周波数帯域毎に各
   別に可変制御することにより、上記伝送路を経た
   信号に上記レベル圧縮特性とは相補的なレベル伸
   長特性を付与して該加減算回路の出力端子より取
   り出すよう構成したことを特徴とする雑音低減装
   置。