JP2897826B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2897826B2 JP2897826B2 JP9084811A JP8481197A JP2897826B2 JP 2897826 B2 JP2897826 B2 JP 2897826B2 JP 9084811 A JP9084811 A JP 9084811A JP 8481197 A JP8481197 A JP 8481197A JP 2897826 B2 JP2897826 B2 JP 2897826B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- forming
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、化学的機械的研磨
（chemical mechanical polishing:以下、ＣＭＰと記
す）法を用いた半導体装置の製造方法に関し、特に半導
体装置の導電性プラグを形成するための方法に関するも
のである。
（chemical mechanical polishing:以下、ＣＭＰと記
す）法を用いた半導体装置の製造方法に関し、特に半導
体装置の導電性プラグを形成するための方法に関するも
のである。
【０００２】
【従来の技術】半導体集積回路装置では、高集積化、微
細化が不断に進められており、これにともなってビアホ
ールやコンタクトホールの径は徐々に縮小化されてい
る。しかし、ビアホールなどが形成される層間絶縁膜の
膜厚はビアホールの縮小ほどには薄膜化されないので、
層間絶縁膜の膜厚とビアホールなどの径との比、すなわ
ちアスペクト比が非常に大きくなってきており、そのた
め、スパッタ法によるＡｌでは、ビアホール内を埋め込
むことが困難となってきている。これに対処して、ビア
ホール内を段差被覆性に優れたＣＶＤタングステンによ
って充填し、層間絶縁膜上に堆積したタングステン膜を
除去してタングステンプラグを形成し、これを用いて層
間絶縁膜を挟む配線間の接続を図ることが行われてい
る。層間絶縁膜上のタングステン膜の除去には、ＲＩＥ
法などによるエッチバック法とＣＭＰ法が採用されてき
たが、グローバルな平坦化に有利でより高い平坦性の得
られるＣＭＰ法を用いる方法が注目されている。
細化が不断に進められており、これにともなってビアホ
ールやコンタクトホールの径は徐々に縮小化されてい
る。しかし、ビアホールなどが形成される層間絶縁膜の
膜厚はビアホールの縮小ほどには薄膜化されないので、
層間絶縁膜の膜厚とビアホールなどの径との比、すなわ
ちアスペクト比が非常に大きくなってきており、そのた
め、スパッタ法によるＡｌでは、ビアホール内を埋め込
むことが困難となってきている。これに対処して、ビア
ホール内を段差被覆性に優れたＣＶＤタングステンによ
って充填し、層間絶縁膜上に堆積したタングステン膜を
除去してタングステンプラグを形成し、これを用いて層
間絶縁膜を挟む配線間の接続を図ることが行われてい
る。層間絶縁膜上のタングステン膜の除去には、ＲＩＥ
法などによるエッチバック法とＣＭＰ法が採用されてき
たが、グローバルな平坦化に有利でより高い平坦性の得
られるＣＭＰ法を用いる方法が注目されている。
【０００３】図２は、特開平５−２７５３６６号公報に
て提案された、ＣＭＰ法によるタングステンプラグの形
成方法（以下、第１の従来例という）を示す工程順の断
面図である。半導体基板１１上にＢＰＳＧなどからなる
層間絶縁膜１２を形成し、コンタクトホール１３を開孔
した後、ＣＶＤ法により、全面にタングステン膜１４を
堆積する〔図２（ａ）〕。次に、砥粒としてアルミナを
含み、エッチャントとしてＨ2 Ｏ2 およびＫＯＨまたは
ＮＨ4 ＯＨなどを含むスラリーを用い、ＣＭＰ法により
層間絶縁膜１２上のタングステン膜１４を研磨・除去し
てコンタクトホール１３内を埋め込むタングステンプラ
グを形成する〔図２（ｂ）〕。
て提案された、ＣＭＰ法によるタングステンプラグの形
成方法（以下、第１の従来例という）を示す工程順の断
面図である。半導体基板１１上にＢＰＳＧなどからなる
層間絶縁膜１２を形成し、コンタクトホール１３を開孔
した後、ＣＶＤ法により、全面にタングステン膜１４を
堆積する〔図２（ａ）〕。次に、砥粒としてアルミナを
含み、エッチャントとしてＨ2 Ｏ2 およびＫＯＨまたは
ＮＨ4 ＯＨなどを含むスラリーを用い、ＣＭＰ法により
層間絶縁膜１２上のタングステン膜１４を研磨・除去し
てコンタクトホール１３内を埋め込むタングステンプラ
グを形成する〔図２（ｂ）〕。
【０００４】導電性プラグの形成方法に係るものではな
いが、特開平７−２２１０５５号公報には、ＣＭＰ法に
より埋め込み配線層を形成する方法（以下、第２の従来
例という）が提案されている。図３は、その製造方法を
示す工程順の断面図であって、まず、絶縁膜２１にフォ
トリソグラフィ法を用いて溝２２を形成し、その後スパ
ッタ法により全面にＡｌ−Ｃｕ合金などからなる金属膜
２３を形成する〔図３（ａ）〕。次に、絶縁膜（シリコ
ン酸化膜）に対する研磨速度より金属膜に対する研磨速
度が大きい界面活性剤（酢酸ステアリルアミンなど）を
混入した砥粒液を用いたＣＭＰにより、絶縁膜表面の金
属膜２３を研磨・除去して、絶縁膜中に埋設された配線
を形成する〔図３（ｂ）〕。ここで、砥粒としてはシリ
カ粒子もしくはアルミナ粒子が用いられる。
いが、特開平７−２２１０５５号公報には、ＣＭＰ法に
より埋め込み配線層を形成する方法（以下、第２の従来
例という）が提案されている。図３は、その製造方法を
示す工程順の断面図であって、まず、絶縁膜２１にフォ
トリソグラフィ法を用いて溝２２を形成し、その後スパ
ッタ法により全面にＡｌ−Ｃｕ合金などからなる金属膜
２３を形成する〔図３（ａ）〕。次に、絶縁膜（シリコ
ン酸化膜）に対する研磨速度より金属膜に対する研磨速
度が大きい界面活性剤（酢酸ステアリルアミンなど）を
混入した砥粒液を用いたＣＭＰにより、絶縁膜表面の金
属膜２３を研磨・除去して、絶縁膜中に埋設された配線
を形成する〔図３（ｂ）〕。ここで、砥粒としてはシリ
カ粒子もしくはアルミナ粒子が用いられる。
【０００５】
【発明が解決しようとする課題】アルミナ粒子を砥粒と
して用いる研磨剤では、一般に研磨レートを高くするた
めに、粒子径の大きいアルミナが用いられる。そして、
アルミナ粒子はシリカ粒子に比較して硬質であるため、
第１の従来例のように、研磨剤の砥粒としてアルミナ粒
子を用いる場合、導電膜が研磨され下地酸化膜が露出し
てくると、硬いアルミナ粒子によって層間絶縁膜１２の
表面に傷１５が発生する。この傷により、製造歩留りが
低下しまた製品の信頼性が低下する。また、第２の従来
例の場合のように金属膜の研磨レートを酸化膜のそれよ
り大きくする界面活性剤を混入した研磨剤を使用する場
合にも、シリカ粒子を砥粒とする研磨剤を用いる場合、
タングステン膜のような硬質の材料に対しては研磨レー
トが落ちるため、スループットが低下することになる。
また、砥粒としてアルミナ粒子を用いる場合には、第１
の従来例の場合と同様に、絶縁膜上の金属膜が研磨・除
去された際に絶縁膜表面にスクラッチ傷が入ることにな
る。したがって、本発明の解決すべき課題は、導電性プ
ラグを形成するＣＭＰ工程において、スループットを低
下させることなく、下地絶縁膜の表面での傷の発生を抑
制できるようにして、信頼性の向上と歩留まりの向上が
達成できるようにすることである。
して用いる研磨剤では、一般に研磨レートを高くするた
めに、粒子径の大きいアルミナが用いられる。そして、
アルミナ粒子はシリカ粒子に比較して硬質であるため、
第１の従来例のように、研磨剤の砥粒としてアルミナ粒
子を用いる場合、導電膜が研磨され下地酸化膜が露出し
てくると、硬いアルミナ粒子によって層間絶縁膜１２の
表面に傷１５が発生する。この傷により、製造歩留りが
低下しまた製品の信頼性が低下する。また、第２の従来
例の場合のように金属膜の研磨レートを酸化膜のそれよ
り大きくする界面活性剤を混入した研磨剤を使用する場
合にも、シリカ粒子を砥粒とする研磨剤を用いる場合、
タングステン膜のような硬質の材料に対しては研磨レー
トが落ちるため、スループットが低下することになる。
また、砥粒としてアルミナ粒子を用いる場合には、第１
の従来例の場合と同様に、絶縁膜上の金属膜が研磨・除
去された際に絶縁膜表面にスクラッチ傷が入ることにな
る。したがって、本発明の解決すべき課題は、導電性プ
ラグを形成するＣＭＰ工程において、スループットを低
下させることなく、下地絶縁膜の表面での傷の発生を抑
制できるようにして、信頼性の向上と歩留まりの向上が
達成できるようにすることである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、（１）下層導電体層を有する半導
体基板上に層間絶縁膜を形成する工程と、（２）前記層
間絶縁膜を選択的にエッチング除去して前記下層導電体
層の表面を露出させる接続孔を形成する工程と、（３）
前記接続孔内を含んで前記層間絶縁膜上全面に導電性膜
を形成する工程と、（４）前記層間絶縁膜上の前記導電
性膜を化学的機械的研磨（ＣＭＰ）により除去して、前
記接続孔内を埋め込む導電性プラグを形成する工程と、
を有し、前記第（４）の工程における化学的機械的研磨
は、アルミナ粒子および酸化剤を含むスラリーにポリエ
チレンオキシド基〔−（ＣＨ2 ＣＨ2 Ｏ）−〕を含んだ
非イオン型界面活性剤〔Ｒ（ＣＨ2 ＣＨ2 Ｏ）n Ｈ〕が
添加された研磨剤を用いて行われることを特徴とする半
導体装置の製造方法、が提供される。
め、本発明によれば、（１）下層導電体層を有する半導
体基板上に層間絶縁膜を形成する工程と、（２）前記層
間絶縁膜を選択的にエッチング除去して前記下層導電体
層の表面を露出させる接続孔を形成する工程と、（３）
前記接続孔内を含んで前記層間絶縁膜上全面に導電性膜
を形成する工程と、（４）前記層間絶縁膜上の前記導電
性膜を化学的機械的研磨（ＣＭＰ）により除去して、前
記接続孔内を埋め込む導電性プラグを形成する工程と、
を有し、前記第（４）の工程における化学的機械的研磨
は、アルミナ粒子および酸化剤を含むスラリーにポリエ
チレンオキシド基〔−（ＣＨ2 ＣＨ2 Ｏ）−〕を含んだ
非イオン型界面活性剤〔Ｒ（ＣＨ2 ＣＨ2 Ｏ）n Ｈ〕が
添加された研磨剤を用いて行われることを特徴とする半
導体装置の製造方法、が提供される。
【０００７】そして、好ましくは、前記第（３）の工程
において形成される導電性膜は、密着層を含むタングス
テン膜である。また、好ましくは、前記第（４）の工程
での化学的機械的研磨に用いられる研磨剤に含まれる酸
化剤は、ＫＩＯ3 （よう化酸カリウム）、Ｆｅ（ＮＯ
3 ）3 （硝酸第２鉄）およびＨ2 Ｏ2 （過酸化水素）の
中の１種または複数種であり、また、好ましくは、該研
磨剤には、前記非イオン型界面活性剤が０．１〜１０ｗ
％の濃度に添加される。
において形成される導電性膜は、密着層を含むタングス
テン膜である。また、好ましくは、前記第（４）の工程
での化学的機械的研磨に用いられる研磨剤に含まれる酸
化剤は、ＫＩＯ3 （よう化酸カリウム）、Ｆｅ（ＮＯ
3 ）3 （硝酸第２鉄）およびＨ2 Ｏ2 （過酸化水素）の
中の１種または複数種であり、また、好ましくは、該研
磨剤には、前記非イオン型界面活性剤が０．１〜１０ｗ
％の濃度に添加される。
【０００８】
【作用】本発明においては、アルミナ粒子および酸化剤
を含む研磨剤を用いてＣＭＰを行っているため、タング
ステン膜などの硬質の導電性膜に対しても、高い研磨レ
ートで研磨することができ、高いスループットを維持す
ることができる。そして、本発明の研磨剤においては、
ポリエチレンオキシド基を含んだ界面活性剤が添加され
ているため、アルミナ粒子にポリエチレンオキシド基が
付着して凝集を抑制し、さらにタングステン膜が除去さ
れた後の下地酸化膜とアルミナ粒子との界面に界面活性
剤による保護層ができ、この保護層によって研磨時に下
地酸化膜に加わる力が抑制され、傷の発生が抑制され
る。
を含む研磨剤を用いてＣＭＰを行っているため、タング
ステン膜などの硬質の導電性膜に対しても、高い研磨レ
ートで研磨することができ、高いスループットを維持す
ることができる。そして、本発明の研磨剤においては、
ポリエチレンオキシド基を含んだ界面活性剤が添加され
ているため、アルミナ粒子にポリエチレンオキシド基が
付着して凝集を抑制し、さらにタングステン膜が除去さ
れた後の下地酸化膜とアルミナ粒子との界面に界面活性
剤による保護層ができ、この保護層によって研磨時に下
地酸化膜に加わる力が抑制され、傷の発生が抑制され
る。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を説明するための工程順の断面図である。図１
に示されるように、半導体基板１上に形成されたシリコ
ン酸化膜２上に、アルミニウム合金膜を堆積し、フォト
リソグラフィ法およびドライエッチング法を用いてアル
ミニウム合金膜をパターニングして、第１の金属配線３
を形成する。次に、ＣＶＤ法によりシリコン酸化膜およ
び／またはＢＰＳＧ膜を堆積して層間絶縁膜４を形成す
る〔図１（ａ）〕。次に、フォトリソグラフィ法および
ドライエッチング法を用いて層間絶縁膜４を選択的に除
去して第１の金属配線３の表面を露出させるビアホール
５を形成する。続いて、スパッタ法により窒化チタン膜
を堆積して密着層６を形成し、さらに、ＣＶＤ法により
タングステン膜７を全面に成膜する〔図１（ｂ）〕。そ
の後、ポリエチレンオキシド基を含んだ添加剤を加えた
アルミナ粒子の研磨剤を用いたＣＭＰ法により、層間絶
縁膜上のタングステン膜７および密着層６を研磨・除去
してビアホール５内にタングステンプラグを形成する。
さらに、バリアメタル層を介してアルミニウム合金膜を
堆積しこれをパターニングすることにより、タングステ
ンプラグを介して第１の金属配線３に接続される第２の
金属配線８を形成する〔図１（ｃ）〕。
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を説明するための工程順の断面図である。図１
に示されるように、半導体基板１上に形成されたシリコ
ン酸化膜２上に、アルミニウム合金膜を堆積し、フォト
リソグラフィ法およびドライエッチング法を用いてアル
ミニウム合金膜をパターニングして、第１の金属配線３
を形成する。次に、ＣＶＤ法によりシリコン酸化膜およ
び／またはＢＰＳＧ膜を堆積して層間絶縁膜４を形成す
る〔図１（ａ）〕。次に、フォトリソグラフィ法および
ドライエッチング法を用いて層間絶縁膜４を選択的に除
去して第１の金属配線３の表面を露出させるビアホール
５を形成する。続いて、スパッタ法により窒化チタン膜
を堆積して密着層６を形成し、さらに、ＣＶＤ法により
タングステン膜７を全面に成膜する〔図１（ｂ）〕。そ
の後、ポリエチレンオキシド基を含んだ添加剤を加えた
アルミナ粒子の研磨剤を用いたＣＭＰ法により、層間絶
縁膜上のタングステン膜７および密着層６を研磨・除去
してビアホール５内にタングステンプラグを形成する。
さらに、バリアメタル層を介してアルミニウム合金膜を
堆積しこれをパターニングすることにより、タングステ
ンプラグを介して第１の金属配線３に接続される第２の
金属配線８を形成する〔図１（ｃ）〕。
【００１０】上述した実施の形態では、タングステンプ
ラグは金属配線上に形成されていたが、本願発明は半導
体基板表面に形成された拡散層上に開孔されたコンタク
トホールを埋め込むタングステンプラグを形成する際に
も適用することができる。また、プラグの材料としては
タングステンに限定されず、多結晶シリコンなど他の導
電性材料を用いてプラグを形成してもよい。さらに、密
着層６の材料として、ＴｉＮ膜に代え、Ｔｉ／ＴｉＮ２
層膜、ＴｉＳｉ膜、ＷＳｉ膜、ＭｏＳｉ膜などを用いる
ことができる。
ラグは金属配線上に形成されていたが、本願発明は半導
体基板表面に形成された拡散層上に開孔されたコンタク
トホールを埋め込むタングステンプラグを形成する際に
も適用することができる。また、プラグの材料としては
タングステンに限定されず、多結晶シリコンなど他の導
電性材料を用いてプラグを形成してもよい。さらに、密
着層６の材料として、ＴｉＮ膜に代え、Ｔｉ／ＴｉＮ２
層膜、ＴｉＳｉ膜、ＷＳｉ膜、ＭｏＳｉ膜などを用いる
ことができる。
【００１１】
【実施例】次に、本発明の実施例について説明する。 ［第１の実施例］第１の金属配線３を有する半導体基板
１上にＣＶＤ法によりＢＰＳＧ膜を１．０μｍの膜厚に
堆積して層間絶縁膜４を形成しリフローにより平坦化し
た。次いで、０．５μｍ角のビアホール５を開口し、２
５〜５０ｎｍ程度の膜厚が好ましい密着層６となる窒化
チタン膜を４０ｎｍの膜厚に、続いて４００〜８００ｎ
ｍの膜厚が好ましいタングステン膜７を５００ｎｍの膜
厚に全面成膜した。
１上にＣＶＤ法によりＢＰＳＧ膜を１．０μｍの膜厚に
堆積して層間絶縁膜４を形成しリフローにより平坦化し
た。次いで、０．５μｍ角のビアホール５を開口し、２
５〜５０ｎｍ程度の膜厚が好ましい密着層６となる窒化
チタン膜を４０ｎｍの膜厚に、続いて４００〜８００ｎ
ｍの膜厚が好ましいタングステン膜７を５００ｎｍの膜
厚に全面成膜した。
【００１２】そして、平均粒径が約８０ｎｍで５ｗ％の
アルミナ粒子と酸化剤としてＫＩＯ 3 を含むスラリー
に、０．１〜１０ｗ％の濃度が好ましい非イオン型界面
活性剤エチレンオキシド−プロピレンオキシドブロック
コポリマーを１％の濃度に添加し攪拌し添加剤含有アル
ミナスラリーを調合し、この添加剤含有アルミナスラリ
ーを用いたＣＭＰ法によりタングステン膜と窒化チタン
膜を全面研磨してタングステンプラグを形成した。ＣＭ
Ｐ法の研磨条件は定盤回転数１０〜７０ｒｐｍ、キャリ
ア回転数１０〜７０ｒｐｍ、荷重２〜８ｐｓｉ、裏面荷
重０〜４ｐｓｉ、スラリー流量５０〜２００ｃｃ／ｍｉ
ｎの範囲であればよく、本実施例では定盤回転数５０ｒ
ｐｍ、キャリア回転数５０ｒｐｍ、荷重６ｐｓｉ、裏面
荷重２ｐｓｉ、スラリー流量１００ｃｃ／ｍｉｎであっ
た。その後、スパッタ法により膜厚５０ｎｍの窒化チタ
ン膜と膜厚４５０ｎｍのＡｌ−Ｃｕ膜を連続して成膜
し、これをパターニングして第２の金属配線８を形成し
た。
アルミナ粒子と酸化剤としてＫＩＯ 3 を含むスラリー
に、０．１〜１０ｗ％の濃度が好ましい非イオン型界面
活性剤エチレンオキシド−プロピレンオキシドブロック
コポリマーを１％の濃度に添加し攪拌し添加剤含有アル
ミナスラリーを調合し、この添加剤含有アルミナスラリ
ーを用いたＣＭＰ法によりタングステン膜と窒化チタン
膜を全面研磨してタングステンプラグを形成した。ＣＭ
Ｐ法の研磨条件は定盤回転数１０〜７０ｒｐｍ、キャリ
ア回転数１０〜７０ｒｐｍ、荷重２〜８ｐｓｉ、裏面荷
重０〜４ｐｓｉ、スラリー流量５０〜２００ｃｃ／ｍｉ
ｎの範囲であればよく、本実施例では定盤回転数５０ｒ
ｐｍ、キャリア回転数５０ｒｐｍ、荷重６ｐｓｉ、裏面
荷重２ｐｓｉ、スラリー流量１００ｃｃ／ｍｉｎであっ
た。その後、スパッタ法により膜厚５０ｎｍの窒化チタ
ン膜と膜厚４５０ｎｍのＡｌ−Ｃｕ膜を連続して成膜
し、これをパターニングして第２の金属配線８を形成し
た。
【００１３】［第２の実施例］第１の金属配線３を有す
る半導体基板１上にＣＶＤ法によりシリコン酸化膜０．
３μｍ、ＢＰＳＧ膜を０．８μｍの膜厚に堆積して層間
絶縁膜４を形成し、リフローにより平坦化した。次い
で、０．８μｍ角のビアホール５を開口し、２５〜５０
ｎｍ程度の膜厚が好ましい密着層６となる窒化チタン膜
を５０ｎｍの膜厚に、続いて４００〜８００ｎｍの膜厚
が好ましいタングステン膜７を６００ｎｍの膜厚に全面
成膜した。
る半導体基板１上にＣＶＤ法によりシリコン酸化膜０．
３μｍ、ＢＰＳＧ膜を０．８μｍの膜厚に堆積して層間
絶縁膜４を形成し、リフローにより平坦化した。次い
で、０．８μｍ角のビアホール５を開口し、２５〜５０
ｎｍ程度の膜厚が好ましい密着層６となる窒化チタン膜
を５０ｎｍの膜厚に、続いて４００〜８００ｎｍの膜厚
が好ましいタングステン膜７を６００ｎｍの膜厚に全面
成膜した。
【００１４】平均粒径が約１００ｎｍで５ｗ％のアルミ
ナ粒子と酸化剤としてＦｅ（ＮＯ3）3 を含むスラリー
に、０．１〜１０ｗ％の濃度が好ましい非イオン型界面
活性剤ポリオキシエチレンノニフェニルエーテルを１％
の濃度に添加して攪拌し添加剤含有アルミナスラリーを
調合した。そして、この添加剤含有アルミナスラリーを
用いたＣＭＰ法によりタングステン膜と窒化チタン膜を
全面研磨してタングステンプラグを形成した。ＣＭＰ法
の研磨条件は定盤回転数５０ｒｐｍ、キャリア回転数５
０ｒｐｍ、荷重５ｐｓｉ、裏面荷重１ｐｓｉ、スラリー
流量１００ｃｃ／ｍｉｎであった。その後、スパッタ法
により膜厚５０ｎｍの窒化チタン膜と膜厚４５０ｎｍの
Ａｌ−Ｓｉ膜を連続して成膜し、これをパターニングし
て第２の金属配線８を形成した。
ナ粒子と酸化剤としてＦｅ（ＮＯ3）3 を含むスラリー
に、０．１〜１０ｗ％の濃度が好ましい非イオン型界面
活性剤ポリオキシエチレンノニフェニルエーテルを１％
の濃度に添加して攪拌し添加剤含有アルミナスラリーを
調合した。そして、この添加剤含有アルミナスラリーを
用いたＣＭＰ法によりタングステン膜と窒化チタン膜を
全面研磨してタングステンプラグを形成した。ＣＭＰ法
の研磨条件は定盤回転数５０ｒｐｍ、キャリア回転数５
０ｒｐｍ、荷重５ｐｓｉ、裏面荷重１ｐｓｉ、スラリー
流量１００ｃｃ／ｍｉｎであった。その後、スパッタ法
により膜厚５０ｎｍの窒化チタン膜と膜厚４５０ｎｍの
Ａｌ−Ｓｉ膜を連続して成膜し、これをパターニングし
て第２の金属配線８を形成した。
【００１５】［第３の実施例］第１の金属配線３を有す
る半導体基板１上にＣＶＤ法によりＢＰＳＧ膜を１．０
μｍの膜厚に堆積して層間絶縁膜４を形成しリフローを
行って平坦化した。次いで、０．８μｍ角のビアホール
５を開口し、２５〜５０ｎｍ程度の膜厚が好ましい密着
層６となる窒化チタン膜を４０ｎｍの膜厚に、続いて４
００〜８００ｎｍの膜厚が好ましいタングステン膜７を
６００ｎｍの膜厚に全面成膜した。
る半導体基板１上にＣＶＤ法によりＢＰＳＧ膜を１．０
μｍの膜厚に堆積して層間絶縁膜４を形成しリフローを
行って平坦化した。次いで、０．８μｍ角のビアホール
５を開口し、２５〜５０ｎｍ程度の膜厚が好ましい密着
層６となる窒化チタン膜を４０ｎｍの膜厚に、続いて４
００〜８００ｎｍの膜厚が好ましいタングステン膜７を
６００ｎｍの膜厚に全面成膜した。
【００１６】平均粒径が約５０ｎｍで５ｗ％のアルミナ
粒子と酸化剤としてＫＩＯ3 を含むスラリーに、０．１
〜１０ｗ％の濃度が好ましい非イオン型界面活性剤ゾル
ビタンエステルエーテルを１％の濃度に添加し攪拌し添
加剤含有アルミナスラリーを調合した。そして、この添
加剤含有アルミナスラリーを用いたＣＭＰ法によりタン
グステン膜と窒化チタン膜を全面研磨してタングステン
プラグを形成した。ＣＭＰ法の研磨条件は定盤回転数５
０ｒｐｍ、キャリア回転数５０ｒｐｍ、荷重５ｐｓｉ、
裏面荷重１ｐｓｉ、スラリー流量１００ｃｃ／ｍｉｎで
あった。その後、スパッタ法により膜厚５０ｎｍの窒化
チタン膜と膜厚４５０ｎｍのＡｌ−Ｃｕ膜を連続して成
膜し、これをパターニングして第２の金属配線８を形成
した。
粒子と酸化剤としてＫＩＯ3 を含むスラリーに、０．１
〜１０ｗ％の濃度が好ましい非イオン型界面活性剤ゾル
ビタンエステルエーテルを１％の濃度に添加し攪拌し添
加剤含有アルミナスラリーを調合した。そして、この添
加剤含有アルミナスラリーを用いたＣＭＰ法によりタン
グステン膜と窒化チタン膜を全面研磨してタングステン
プラグを形成した。ＣＭＰ法の研磨条件は定盤回転数５
０ｒｐｍ、キャリア回転数５０ｒｐｍ、荷重５ｐｓｉ、
裏面荷重１ｐｓｉ、スラリー流量１００ｃｃ／ｍｉｎで
あった。その後、スパッタ法により膜厚５０ｎｍの窒化
チタン膜と膜厚４５０ｎｍのＡｌ−Ｃｕ膜を連続して成
膜し、これをパターニングして第２の金属配線８を形成
した。
【００１７】
【発明の効果】以上説明したように、本発明は層間絶縁
膜内に埋設される導電体プラグを形成する際のＣＭＰ
に、アルミナ粒子を砥粒とするスラリーにポリエチレン
オキシド基を含んだ界面活性剤を添加した研磨剤を用い
るものであるので、アルミナ粒子とタングステン膜が除
去された後の下地酸化膜との界面にポリエチレンオキシ
ド基を含む保護層が形成され、この保護層によって研磨
時に酸化膜に加わる力を抑制することができる。したが
って、本発明によれば、高い研磨レートを確保できるよ
うに、粒径が大きく固いアルミナ粒子を砥粒とする研磨
剤を用いても、酸化膜上での傷の発生を抑制することが
でき、製造歩留りの向上と信頼性の向上を図ることがで
きる。
膜内に埋設される導電体プラグを形成する際のＣＭＰ
に、アルミナ粒子を砥粒とするスラリーにポリエチレン
オキシド基を含んだ界面活性剤を添加した研磨剤を用い
るものであるので、アルミナ粒子とタングステン膜が除
去された後の下地酸化膜との界面にポリエチレンオキシ
ド基を含む保護層が形成され、この保護層によって研磨
時に酸化膜に加わる力を抑制することができる。したが
って、本発明によれば、高い研磨レートを確保できるよ
うに、粒径が大きく固いアルミナ粒子を砥粒とする研磨
剤を用いても、酸化膜上での傷の発生を抑制することが
でき、製造歩留りの向上と信頼性の向上を図ることがで
きる。
【図１】本発明の実施の形態を説明するための工程順の
断面図。
断面図。
【図２】第１の従来例（特開平５−２７５３６６号公
報）を説明するための工程順の断面図。
報）を説明するための工程順の断面図。
【図３】第２の従来例（特開平７−２２１０５５号公
報）を説明するための工程順の断面図。
報）を説明するための工程順の断面図。
１ 半導体基板 ２ シリコン酸化膜 ３ 第１の金属配線 ４ 層間絶縁膜 ５ ビアホール ６ 密着層 ７ タングステン膜 ８ 第２の金属配線 １１ 半導体基板 １２ 層間絶縁膜 １３ ビアホール １４ タングステン膜 １５ 傷 ２１ 絶縁膜 ２２ 溝 ２３ 金属膜
Claims (4)
- 【請求項１】 （１）下層導電体層を有する半導体基板
上に層間絶縁膜を形成する工程と、 （２）前記層間絶縁膜を選択的にエッチング除去して前
記下層導電体層の表面を露出させる接続孔を形成する工
程と、 （３）前記接続孔内を含んで前記層間絶縁膜上全面に導
電性膜を形成する工程と、 （４）前記層間絶縁膜上の前記導電性膜を化学的機械的
研磨（ＣＭＰ）により除去して、前記接続孔内を埋め込
む導電性プラグを形成する工程と、を有する半導体装置
の製造方法において、前記第（４）の工程における化学
的機械的研磨は、アルミナ粒子および酸化剤を含むスラ
リーにポリエチレンオキシド基を含んだ非イオン型界面
活性剤が添加された研磨剤を用いて行われることを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記第（３）の工程において形成する導
電性膜が、密着層を含むタングステン膜であることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第（４）の工程での化学的機械的研
磨に用いられる研磨剤に含まれる酸化剤は、ＫＩＯ3
（よう化酸カリウム）、Ｆｅ（ＮＯ3 ）3 （硝酸第２
鉄）およびＨ2 Ｏ2 （過酸化水素）の中の１種または複
数種であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】 前記第（４）の工程での化学的機械的研
磨に用いられる研磨剤には、前記非イオン型界面活性剤
が０．１〜１０ｗ％の濃度に添加されていることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9084811A JP2897826B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9084811A JP2897826B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284596A JPH10284596A (ja) | 1998-10-23 |
| JP2897826B2 true JP2897826B2 (ja) | 1999-05-31 |
Family
ID=13841120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9084811A Expired - Fee Related JP2897826B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897826B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4075247B2 (ja) | 1999-09-30 | 2008-04-16 | Ｊｓｒ株式会社 | 化学機械研磨用水系分散体 |
| US6548409B1 (en) * | 2002-02-19 | 2003-04-15 | Silicon Integrated Systems Corp. | Method of reducing micro-scratches during tungsten CMP |
| KR100640600B1 (ko) * | 2003-12-12 | 2006-11-01 | 삼성전자주식회사 | 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법 |
| JP4778765B2 (ja) * | 2005-10-07 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-04-03 JP JP9084811A patent/JP2897826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284596A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5836806A (en) | Slurries for chemical mechanical polishing | |
| JP5329786B2 (ja) | 研磨液および半導体装置の製造方法 | |
| US20060160475A1 (en) | Chemical mechanical polishing compositions for metal and associated materials and method of using same | |
| US20030079416A1 (en) | Chemical mechanical polishing compositions for metal and associated materials and method of using same | |
| US6896590B2 (en) | CMP slurry and method for manufacturing a semiconductor device | |
| JPH10214834A (ja) | 埋め込み配線の形成方法 | |
| JP3192968B2 (ja) | 銅系金属用研磨液および半導体装置の製造方法 | |
| JPH07288244A (ja) | 半導体装置を化学機械的に研摩する方法 | |
| JP2000265161A (ja) | Ｃｍｐ用スラリおよびｃｍｐ法 | |
| JPH11176773A (ja) | 研磨方法 | |
| JP3449960B2 (ja) | 半導体装置の製造方法 | |
| TWI338329B (en) | Manufacture of semiconductor device with cmp | |
| JP3524076B2 (ja) | 化学機械研磨方法 | |
| JP2897826B2 (ja) | 半導体装置の製造方法 | |
| JP3616297B2 (ja) | 半導体装置の製造方法 | |
| JP2003277734A (ja) | 金属用ｃｍｐスラリー及びこれを利用した半導体素子の金属配線コンタクトプラグ形成方法 | |
| JP4644323B2 (ja) | 有機アルカリを含有する半導体用研磨剤 | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| JP2006108628A (ja) | マイクロスクラッチングが少なくて金属酸化物の機械的研磨に適した金属ｃｍｐスラリー組成物 | |
| JP3927270B2 (ja) | 研磨剤、研磨方法および半導体装置の製造方法 | |
| US7052620B2 (en) | Polishing slurry for aluminum-based metal, and method of manufacturing semiconductor device | |
| JP3495143B2 (ja) | 研磨剤、研磨方法および半導体装置の製造方法 | |
| JPH10135163A (ja) | 半導体基板上の金属膜研磨用組成物及びこれを使用した半導体基板上の金属膜の平坦化方法 | |
| US20220277964A1 (en) | Chemical mechanical planarization slurries and processes for platinum group metals | |
| US20020192941A1 (en) | Method for reducing dishing in copper chemical mechanical polishing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |