JP2895036B1 - 整流回路およびその回路の全波整流方法並びに半波整流方法 - Google Patents
整流回路およびその回路の全波整流方法並びに半波整流方法Info
- Publication number
- JP2895036B1 JP2895036B1 JP1167498A JP1167498A JP2895036B1 JP 2895036 B1 JP2895036 B1 JP 2895036B1 JP 1167498 A JP1167498 A JP 1167498A JP 1167498 A JP1167498 A JP 1167498A JP 2895036 B1 JP2895036 B1 JP 2895036B1
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos transistor
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【要約】
【課題】 簡単な回路構成で、MOSトランジスタを使用
し、安定回路動作を実現できる軽薄短小な整流回路およ
びその回路の全波整流方法並びにその回路の半波整流方
法を提供すること。 【解決手段】 差動増幅回路15の出力電流を電流ミラー
回路16に取り込み、出力段の電流比を１対１になるよう
に構成させることで、回路の動作を安定化させ、発振な
どを生じにくくなるように構成する。そして、交流信号
を入力端子11から入力した場合、出力端子14から出力さ
れる信号電圧は、入力端子11に印加される交流信号と同
じ１倍の振幅の全波整流波形信号が出力される。一方、
交流信号が入力端子12から入力された場合、出力端子14
から出力される信号電圧は、入力抵抗７と帰還抵抗８が
同じ場合入力端子12に印加される交流信号の２倍の振幅
の半波整流波形信号が出力される。
し、安定回路動作を実現できる軽薄短小な整流回路およ
びその回路の全波整流方法並びにその回路の半波整流方
法を提供すること。 【解決手段】 差動増幅回路15の出力電流を電流ミラー
回路16に取り込み、出力段の電流比を１対１になるよう
に構成させることで、回路の動作を安定化させ、発振な
どを生じにくくなるように構成する。そして、交流信号
を入力端子11から入力した場合、出力端子14から出力さ
れる信号電圧は、入力端子11に印加される交流信号と同
じ１倍の振幅の全波整流波形信号が出力される。一方、
交流信号が入力端子12から入力された場合、出力端子14
から出力される信号電圧は、入力抵抗７と帰還抵抗８が
同じ場合入力端子12に印加される交流信号の２倍の振幅
の半波整流波形信号が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、全波整流や半波整
流を行う整流回路およびその整流回路による全波整流方
法並びにその整流回路による半波整流方法に関する。
流を行う整流回路およびその整流回路による全波整流方
法並びにその整流回路による半波整流方法に関する。
【０００２】
【従来の技術】近年、デジタル回路とアナログ回路とが
混在する１チップ回路の需要が増えており、アナログ回
路で使用されているトランジスタも低消費電力化を図る
ためバイポーラトランジスタからCMOS（Complementary
Metal Oxide Semiconductor：相補型金属酸化物半導
体）トランジスタへ移行し、さらにコスト削減のためチ
ップサイズの軽薄短小化が求められている。
混在する１チップ回路の需要が増えており、アナログ回
路で使用されているトランジスタも低消費電力化を図る
ためバイポーラトランジスタからCMOS（Complementary
Metal Oxide Semiconductor：相補型金属酸化物半導
体）トランジスタへ移行し、さらにコスト削減のためチ
ップサイズの軽薄短小化が求められている。
【０００３】たとえば、図３は、特開平8-289554号公報
に記載されている発明「全波整流回路」の説明に用いら
れている回路図である。（以下、この回路を“従来例１
の回路”という。） 従来例１の回路は、図３に示すように、演算増幅回路30
1および電圧比較回路302を備えている。演算増幅回路30
1は、反転増幅回路を構成しており、抵抗301a，301bと
演算増幅器301cとからなる。演算増幅器301cの非反転入
力(＋)がグランドレベルにされており、抵抗301a，301b
の一端は反転入力(−)に接続されており、抵抗301aの他
端には入力信号が印加され、入力信号に対する反転信号
が抵抗301bの他端が接続されている演算増幅器301cの出
力から出力されスイッチ303に印加される。
に記載されている発明「全波整流回路」の説明に用いら
れている回路図である。（以下、この回路を“従来例１
の回路”という。） 従来例１の回路は、図３に示すように、演算増幅回路30
1および電圧比較回路302を備えている。演算増幅回路30
1は、反転増幅回路を構成しており、抵抗301a，301bと
演算増幅器301cとからなる。演算増幅器301cの非反転入
力(＋)がグランドレベルにされており、抵抗301a，301b
の一端は反転入力(−)に接続されており、抵抗301aの他
端には入力信号が印加され、入力信号に対する反転信号
が抵抗301bの他端が接続されている演算増幅器301cの出
力から出力されスイッチ303に印加される。
【０００４】一方、入力信号はスイッチ304に印加され
ると共に電圧比較器302の(＋)入力に与えられ、(−)入
力はグランドレベルにされており、入力信号とグランド
レベルとの電圧比較によって得られる信号が電圧比較器
302から出力されスイッチ303，304の制御信号として印
加され、入力信号と反転信号とが制御信号によって直接
切り替えられ出力される。
ると共に電圧比較器302の(＋)入力に与えられ、(−)入
力はグランドレベルにされており、入力信号とグランド
レベルとの電圧比較によって得られる信号が電圧比較器
302から出力されスイッチ303，304の制御信号として印
加され、入力信号と反転信号とが制御信号によって直接
切り替えられ出力される。
【０００５】また、図４も、特開平8-289554号公報に記
載されている発明「全波整流回路」の説明に用いられて
いる別の回路図である。（以下、この回路を“従来例２
の回路”という。） 従来例２の回路(全波整流回路)は、図４に示すように、
大きく分けて、差動入力回路401と、電流減算回路402
と、電流加算回路403とから構成されている。電流減算
回路402は、差動入力回路401の一対の出力電流から一定
電流(たとえば、Ｉ／２)を差し引くための回路である。
電流加算回路403は、電流減算回路402の一対の出力電流
を加え合わせる回路である。
載されている発明「全波整流回路」の説明に用いられて
いる別の回路図である。（以下、この回路を“従来例２
の回路”という。） 従来例２の回路(全波整流回路)は、図４に示すように、
大きく分けて、差動入力回路401と、電流減算回路402
と、電流加算回路403とから構成されている。電流減算
回路402は、差動入力回路401の一対の出力電流から一定
電流(たとえば、Ｉ／２)を差し引くための回路である。
電流加算回路403は、電流減算回路402の一対の出力電流
を加え合わせる回路である。
【０００６】図４において、入力交流信号“Vin”は、
差動入力回路401の中のNチャネルトランジスタのゲート
に印加されている。これにより、トランジスタ401aには
電流“Ｉ1”が流れ、トランジスタ401bには“Ｉ−Ｉ1”
の電流が流れる。これらの電流を電流減算回路402のト
ランジスタ402a，402bにそれぞれ電流ミラーすることに
よって、トランジスタ402c，402dには“Ｉ／２”だけ減
算された電流が流れる。すなわち、トランジスタ402cに
流れる電流を“Ｉ(402c)”とすると「Ｉ(402c)＝Ｉ1−
Ｉ／２」となり、トランジスタ402dに流れる電流を“Ｉ
(402d)”とすると「Ｉ(402d)＝Ｉ−Ｉ1−Ｉ／２＝−(Ｉ
1−Ｉ／２)」となる。
差動入力回路401の中のNチャネルトランジスタのゲート
に印加されている。これにより、トランジスタ401aには
電流“Ｉ1”が流れ、トランジスタ401bには“Ｉ−Ｉ1”
の電流が流れる。これらの電流を電流減算回路402のト
ランジスタ402a，402bにそれぞれ電流ミラーすることに
よって、トランジスタ402c，402dには“Ｉ／２”だけ減
算された電流が流れる。すなわち、トランジスタ402cに
流れる電流を“Ｉ(402c)”とすると「Ｉ(402c)＝Ｉ1−
Ｉ／２」となり、トランジスタ402dに流れる電流を“Ｉ
(402d)”とすると「Ｉ(402d)＝Ｉ−Ｉ1−Ｉ／２＝−(Ｉ
1−Ｉ／２)」となる。
【０００７】ところが、実際には、“Ｉ1＜Ｉ／２”の
とき「Ｉ(402c)＜０」となり、また、“Ｉ1＞Ｉ／２”
のとき「Ｉ(402d)＜０」となるので、このときには各ト
ランジスタ402c，402dに電流が流れない。最後に、これ
らのトランジスタ402c，402dに流れる電流を電流加算回
路403のトランジスタ403a，403bに電流ミラーしてトラ
ンジスタ403cで加算することにより、トランジスタ404
から全波整流信号を出力することができる。
とき「Ｉ(402c)＜０」となり、また、“Ｉ1＞Ｉ／２”
のとき「Ｉ(402d)＜０」となるので、このときには各ト
ランジスタ402c，402dに電流が流れない。最後に、これ
らのトランジスタ402c，402dに流れる電流を電流加算回
路403のトランジスタ403a，403bに電流ミラーしてトラ
ンジスタ403cで加算することにより、トランジスタ404
から全波整流信号を出力することができる。
【０００８】図５は、一般的に知られているバイポーラ
トランジスタで構成される整流回路のトランジスタをCM
OSトランジスタに置き換えた整流回路の構成図である。
（以下、この回路を“従来例３の回路”という。） 従来例３の回路では、入力段の差動増幅回路501の出力
信号を直接Ｎチャネルトランジスタ502のゲートに与え
オン／オフ制御する。（なお、この回路では、後記する
とおり、出力段の利得が高い構成となっているため、回
路動作が不安定となり易く、発振する可能性が大きいと
いう問題がある。）
トランジスタで構成される整流回路のトランジスタをCM
OSトランジスタに置き換えた整流回路の構成図である。
（以下、この回路を“従来例３の回路”という。） 従来例３の回路では、入力段の差動増幅回路501の出力
信号を直接Ｎチャネルトランジスタ502のゲートに与え
オン／オフ制御する。（なお、この回路では、後記する
とおり、出力段の利得が高い構成となっているため、回
路動作が不安定となり易く、発振する可能性が大きいと
いう問題がある。）
【０００９】
【発明が解決しようとする課題】ところで、前記従来例
１の回路(図３の回路構成による全波整流回路)では、抵
抗，演算増幅器，電圧比較器，スイッチなどを用いるた
め、ＬＳＩ化した場合に占有面積が大きくなるという問
題がある。たとえば、図３の回路を実現するためには、
素子数をおよそ25とした場合に、チップ面積はおよそ28
0μmとなる。
１の回路(図３の回路構成による全波整流回路)では、抵
抗，演算増幅器，電圧比較器，スイッチなどを用いるた
め、ＬＳＩ化した場合に占有面積が大きくなるという問
題がある。たとえば、図３の回路を実現するためには、
素子数をおよそ25とした場合に、チップ面積はおよそ28
0μmとなる。
【００１０】また、前記従来例２の回路(図４の回路構
成による全波整流回路)においても、電流減算回路402，
電流加算回路403を用いているため、前掲の図３の回路
構成と同じように、ＬＳＩ化した場合に占有面積が大き
くなるという問題がある。たとえば、図４の回路を実現
するためには、素子数をおよそ15とした場合に、チップ
面積はおよそ120μmとなる。
成による全波整流回路)においても、電流減算回路402，
電流加算回路403を用いているため、前掲の図３の回路
構成と同じように、ＬＳＩ化した場合に占有面積が大き
くなるという問題がある。たとえば、図４の回路を実現
するためには、素子数をおよそ15とした場合に、チップ
面積はおよそ120μmとなる。
【００１１】さらに、前記従来例３の回路では、前記し
たように、バイポーラトランジスタで構成される整流回
路のトランジスタをCMOSトランジスタに置き換えた整流
回路の構成からなり、入力段の差動増幅回路501の出力
信号を直接Ｎチャネルトランジスタ502のゲートに与え
オン／オフ制御する構成からなる(前掲の図５参照)。し
かし、出力段の利得が高い構成となっているため、回路
動作が不安定となり易く、発振する可能性が大きいとい
う問題があり、改善が求められている。
たように、バイポーラトランジスタで構成される整流回
路のトランジスタをCMOSトランジスタに置き換えた整流
回路の構成からなり、入力段の差動増幅回路501の出力
信号を直接Ｎチャネルトランジスタ502のゲートに与え
オン／オフ制御する構成からなる(前掲の図５参照)。し
かし、出力段の利得が高い構成となっているため、回路
動作が不安定となり易く、発振する可能性が大きいとい
う問題があり、改善が求められている。
【００１２】このようなことから、本発明は、前述の問
題点に鑑みてなされたものであり、その目的とするとこ
ろは、非常に簡単な回路構成で、CMOSトランジスタを使
用し、安定回路動作を実現できる軽薄短小な整流回路お
よびその回路の全波整流方法並びにその回路の半波整流
方法を提供することにある。
題点に鑑みてなされたものであり、その目的とするとこ
ろは、非常に簡単な回路構成で、CMOSトランジスタを使
用し、安定回路動作を実現できる軽薄短小な整流回路お
よびその回路の全波整流方法並びにその回路の半波整流
方法を提供することにある。
【００１３】
【課題を解決するための手段】そこで、本発明の整流回
路は、「第１の信号入力端子に直列接続される入力抵抗
を介して信号を取り込む第１のMOS型トランジスタと、
第２の信号入力端子からの信号を取り込む第２のMOS型
トランジスタと、前記第１のMOS型トランジスタおよび
前記第２のMOS型トランジスタに電流を供給する定電流
源と、前記第１のMOS型トランジスタから出力される電
流を電流制御する第３のMOS型トランジスタと、前記第
２のMOS型トランジスタから出力される電流を制御する
ものであって前記第３のMOS型トランジスタからのミラ
ー電流を取り込む第４のトランジスタとを含む差動増幅
手段と、前記入力抵抗を介して整流出力端子との間に直
列接続される帰還抵抗と、前記第２のMOS型トランジス
タから出力される電流を電流ミラーさせるとともに、前
記整流出力端子に出力される信号電圧を制御する電流ミ
ラー手段とを含むこと」(請求項１)を特徴(発明を特定
する事項)とする。
路は、「第１の信号入力端子に直列接続される入力抵抗
を介して信号を取り込む第１のMOS型トランジスタと、
第２の信号入力端子からの信号を取り込む第２のMOS型
トランジスタと、前記第１のMOS型トランジスタおよび
前記第２のMOS型トランジスタに電流を供給する定電流
源と、前記第１のMOS型トランジスタから出力される電
流を電流制御する第３のMOS型トランジスタと、前記第
２のMOS型トランジスタから出力される電流を制御する
ものであって前記第３のMOS型トランジスタからのミラ
ー電流を取り込む第４のトランジスタとを含む差動増幅
手段と、前記入力抵抗を介して整流出力端子との間に直
列接続される帰還抵抗と、前記第２のMOS型トランジス
タから出力される電流を電流ミラーさせるとともに、前
記整流出力端子に出力される信号電圧を制御する電流ミ
ラー手段とを含むこと」(請求項１)を特徴(発明を特定
する事項)とする。
【００１４】このような構成で、差動増幅手段の第３の
MOS型トランジスタと第４のMOS型トランジスタとによる
電流ミラー回路を第１のMOS型トランジスタと第２のMOS
型トランジスタの負荷として使用している。そして、差
動増幅手段の出力電流を電流ミラー手段に取り込み入力
抵抗と帰還抵抗とに流れる電流を制御し整流出力端子の
信号電圧を制御するように構成している。このような構
成であるため、回路構成が非常に簡単でしかも素子数を
多くすることなく、出力段の回路動作を安定させる作用
を得ることができる。なお、MOS型トランジスタとして
は、Ｐチャネル型MOS、Ｎチャネル型MOS、CMOSなどを使
用することができる。
MOS型トランジスタと第４のMOS型トランジスタとによる
電流ミラー回路を第１のMOS型トランジスタと第２のMOS
型トランジスタの負荷として使用している。そして、差
動増幅手段の出力電流を電流ミラー手段に取り込み入力
抵抗と帰還抵抗とに流れる電流を制御し整流出力端子の
信号電圧を制御するように構成している。このような構
成であるため、回路構成が非常に簡単でしかも素子数を
多くすることなく、出力段の回路動作を安定させる作用
を得ることができる。なお、MOS型トランジスタとして
は、Ｐチャネル型MOS、Ｎチャネル型MOS、CMOSなどを使
用することができる。
【００１５】そして、この電流ミラー手段を、第２のMO
S型トランジスタから出力される電流を取り込む第５のM
OS型トランジスタと、この第５のMOS型トランジスタに
流れる電流のミラー電流を流す第６のMOS型トランジス
タとを含むように構成した場合(請求項２)、差動増幅手
段からみた電流ミラー手段の利得を１倍に設定すること
で、回路の安定動作を実現することができる(請求項
３)。
S型トランジスタから出力される電流を取り込む第５のM
OS型トランジスタと、この第５のMOS型トランジスタに
流れる電流のミラー電流を流す第６のMOS型トランジス
タとを含むように構成した場合(請求項２)、差動増幅手
段からみた電流ミラー手段の利得を１倍に設定すること
で、回路の安定動作を実現することができる(請求項
３)。
【００１６】また、電流ミラー手段を、第５のMOS型ト
ランジスタに流れる電流と、第６のMOS型トランジスタ
に流れる電流との比を１対１に設定するとよい(請求項
４)。
ランジスタに流れる電流と、第６のMOS型トランジスタ
に流れる電流との比を１対１に設定するとよい(請求項
４)。
【００１７】また、具体的に前述の整流回路の整流方法
として、本発明は、「第１の信号入力端子に直列接続さ
れる入力抵抗を介して信号を取り込む第１のMOS型トラ
ンジスタと、第２の信号入力端子からの信号を取り込む
第２のMOS型トランジスタと、前記第１のMOS型トランジ
スタおよび前記第２のMOS型トランジスタに電流を供給
する定電流源と、前記第１のMOS型トランジスタから出
力される電流を電流制御する第３のMOS型トランジスタ
と、前記第２のMOS型トランジスタから出力される電流
を制御するものであって前記第３のMOS型トランジスタ
からのミラー電流を取り込む第４のMOS型トランジスタ
とを含む差動増幅手段と、前記入力抵抗を介して整流出
力端子との間に直列接続される帰還抵抗と、前記第２の
MOS型トランジスタから出力される電流を電流ミラーさ
せると共に前記整流出力端子に出力される信号電圧を制
御する電流ミラー手段とを含む整流回路における全波整
流方法であって、前記第１の信号入力端子に交流信号を
印加し、前記第２の信号入力端子に直流電圧を印加する
こと」(請求項５)により、整流出力端子から全波整流波
形信号を得ることができる。
として、本発明は、「第１の信号入力端子に直列接続さ
れる入力抵抗を介して信号を取り込む第１のMOS型トラ
ンジスタと、第２の信号入力端子からの信号を取り込む
第２のMOS型トランジスタと、前記第１のMOS型トランジ
スタおよび前記第２のMOS型トランジスタに電流を供給
する定電流源と、前記第１のMOS型トランジスタから出
力される電流を電流制御する第３のMOS型トランジスタ
と、前記第２のMOS型トランジスタから出力される電流
を制御するものであって前記第３のMOS型トランジスタ
からのミラー電流を取り込む第４のMOS型トランジスタ
とを含む差動増幅手段と、前記入力抵抗を介して整流出
力端子との間に直列接続される帰還抵抗と、前記第２の
MOS型トランジスタから出力される電流を電流ミラーさ
せると共に前記整流出力端子に出力される信号電圧を制
御する電流ミラー手段とを含む整流回路における全波整
流方法であって、前記第１の信号入力端子に交流信号を
印加し、前記第２の信号入力端子に直流電圧を印加する
こと」(請求項５)により、整流出力端子から全波整流波
形信号を得ることができる。
【００１８】また、前述の整流回路において、半波整流
を行うためには、第１の信号入力端子に直流電圧を印加
し、第２の信号入力端子に交流信号を印加することで、
整流出力端子から半波整流波形信号を得ることができる
(請求項６)。ここで、例えば、入力抵抗と帰還抵抗との
相対比に応じて任意の振幅の半波整流波形を得ることが
でき(請求項７)、また、入力抵抗の抵抗値と帰還抵抗の
抵抗値とをほぼ同じ値にすることで、入力交流信号の振
幅の２倍の振幅の半波整流信号波形を得ることができる
(請求項８)。さらに、帰還抵抗の代わりに入力抵抗を介
して整流出力端子との間を直接に接続することで、入力
交流信号の一倍の振幅の半波整流信号波形を得ることも
できる(請求項９)。
を行うためには、第１の信号入力端子に直流電圧を印加
し、第２の信号入力端子に交流信号を印加することで、
整流出力端子から半波整流波形信号を得ることができる
(請求項６)。ここで、例えば、入力抵抗と帰還抵抗との
相対比に応じて任意の振幅の半波整流波形を得ることが
でき(請求項７)、また、入力抵抗の抵抗値と帰還抵抗の
抵抗値とをほぼ同じ値にすることで、入力交流信号の振
幅の２倍の振幅の半波整流信号波形を得ることができる
(請求項８)。さらに、帰還抵抗の代わりに入力抵抗を介
して整流出力端子との間を直接に接続することで、入力
交流信号の一倍の振幅の半波整流信号波形を得ることも
できる(請求項９)。
【００１９】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。図１は、本発明の整流回路を適
用した整流回路の実施例の回路構成図である。この図に
おいて、端子10は、回路動作上必要な最高電位を印加す
る電力供給端子である。端子11は、全波整流動作を行う
ときには、交流信号を印加し、半波整流動作を行うとき
には直流電圧を印加する端子である。端子12は、全波整
流動作を行うときには、直流電圧を印加し、半波整流動
作を行うときには、交流信号を印加する端子である。端
子13は、回路動作上の最低電位に保持または維持させる
端子である。
図面を用いて説明する。図１は、本発明の整流回路を適
用した整流回路の実施例の回路構成図である。この図に
おいて、端子10は、回路動作上必要な最高電位を印加す
る電力供給端子である。端子11は、全波整流動作を行う
ときには、交流信号を印加し、半波整流動作を行うとき
には直流電圧を印加する端子である。端子12は、全波整
流動作を行うときには、直流電圧を印加し、半波整流動
作を行うときには、交流信号を印加する端子である。端
子13は、回路動作上の最低電位に保持または維持させる
端子である。
【００２０】図１において、交流信号や直流電圧を取り
込む入力段には、差動増幅回路15を備え、この差動増幅
回路15の出力段には電流ミラー回路16を備えている。差
動増幅回路15には、端子11から入力抵抗７を介して交流
信号または直流電圧をゲートに取り込むＰチャネルトラ
ンジスタ１と、端子12に印加される直流電圧または交流
信号をゲートに取り込むＰチャネルトランジスタ２を備
える。端子11から入力抵抗７を通じて帰還抵抗８が出力
端子14に直列に接続されている。
込む入力段には、差動増幅回路15を備え、この差動増幅
回路15の出力段には電流ミラー回路16を備えている。差
動増幅回路15には、端子11から入力抵抗７を介して交流
信号または直流電圧をゲートに取り込むＰチャネルトラ
ンジスタ１と、端子12に印加される直流電圧または交流
信号をゲートに取り込むＰチャネルトランジスタ２を備
える。端子11から入力抵抗７を通じて帰還抵抗８が出力
端子14に直列に接続されている。
【００２１】さらに、Ｐチャネルトランジスタ１、２の
ドレイン側には端子10から定電流源９を通じて電力が供
給される。さらに、Ｐチャネルトランジスタ１、２のソ
ース側は電流ミラー負荷としてＮチャネルトランジスタ
３、４のドレインに接続されている。すなわち、Ｎチャ
ネルトランジスタ３、４のゲート間が接続され、Ｐチャ
ネルトランジスタ１のソースからの電流によって制御さ
れている。Ｎチャネルトランジスタ３、４のソースは最
低電位の端子13に接続されている。
ドレイン側には端子10から定電流源９を通じて電力が供
給される。さらに、Ｐチャネルトランジスタ１、２のソ
ース側は電流ミラー負荷としてＮチャネルトランジスタ
３、４のドレインに接続されている。すなわち、Ｎチャ
ネルトランジスタ３、４のゲート間が接続され、Ｐチャ
ネルトランジスタ１のソースからの電流によって制御さ
れている。Ｎチャネルトランジスタ３、４のソースは最
低電位の端子13に接続されている。
【００２２】差動増幅回路15の中のＰチャネルトランジ
スタ２のソースから出力される電流は、出力段の電流ミ
ラー回路16に出力され、この電流ミラー回路16の中のＮ
チャネルトランジスタ５のドレインに流し込むと共に、
Ｎチャネルトランジスタ５、６のゲートに与える。Ｎチ
ャネルトランジスタ５、６のソースは、最低電位の端子
13に接続されている。Ｎチャネルトランジスタ６のドレ
インは出力端子14に接続され、差動増幅回路15の出力電
流によってオン／オフ制御され、出力端子14の電圧制御
を行う。
スタ２のソースから出力される電流は、出力段の電流ミ
ラー回路16に出力され、この電流ミラー回路16の中のＮ
チャネルトランジスタ５のドレインに流し込むと共に、
Ｎチャネルトランジスタ５、６のゲートに与える。Ｎチ
ャネルトランジスタ５、６のソースは、最低電位の端子
13に接続されている。Ｎチャネルトランジスタ６のドレ
インは出力端子14に接続され、差動増幅回路15の出力電
流によってオン／オフ制御され、出力端子14の電圧制御
を行う。
【００２３】［図１の回路の動作説明］次に図１の整流
回路の全波整流動作を説明する。図２は、図１の整流回
路の動作波形図である。この図において、波形201は入
力端子11に印加される入力交流信号の波形図である。波
形202は出力端子14から出力される全波整流波形図であ
る。波形203は入力抵抗７と帰還抵抗８とを同じ定数と
したときに、出力端子14から出力される半波整流波形図
である。波形204は出力端子14とＰチャネルトランジス
タ１のゲートとが直接接続された場合に出力端子14から
出力される半波整流波形図である。以下に図１に示す整
流回路における全波整流動作と半波整流動作とを説明す
る。
回路の全波整流動作を説明する。図２は、図１の整流回
路の動作波形図である。この図において、波形201は入
力端子11に印加される入力交流信号の波形図である。波
形202は出力端子14から出力される全波整流波形図であ
る。波形203は入力抵抗７と帰還抵抗８とを同じ定数と
したときに、出力端子14から出力される半波整流波形図
である。波形204は出力端子14とＰチャネルトランジス
タ１のゲートとが直接接続された場合に出力端子14から
出力される半波整流波形図である。以下に図１に示す整
流回路における全波整流動作と半波整流動作とを説明す
る。
【００２４】(全波整流波形を得るための動作説明)図１
の回路構成において、出力端子14から全波整流波形を得
るために、入力端子12に直流電圧源を接続し、所定の直
流電圧を印加すると共に、入力端子11に図２の波形201
のような交流信号を重畳した入力端子と同じ電圧値の直
流電圧源を接続し交流信号が重畳した直流電圧を印加す
る。ここで、入力抵抗７と帰還抵抗８とは同じ抵抗値に
設定する。
の回路構成において、出力端子14から全波整流波形を得
るために、入力端子12に直流電圧源を接続し、所定の直
流電圧を印加すると共に、入力端子11に図２の波形201
のような交流信号を重畳した入力端子と同じ電圧値の直
流電圧源を接続し交流信号が重畳した直流電圧を印加す
る。ここで、入力抵抗７と帰還抵抗８とは同じ抵抗値に
設定する。
【００２５】ここで、入力端子11に印加される電圧が入
力端子12に印加される電圧よりも高くなった場合、定電
流源９の電流はＰチャネルトランジスタ２に流れ、Ｎチ
ャネルトランジスタ４がオフのため、電流はＮチャネル
トランジスタ５に流れ、このＮチャネルトランジスタ５
と電流ミラー回路16を構成するＮチャネルトランジスタ
６に電流が流れる。このＮチャネルトランジスタ６に電
流が流れると、帰還抵抗８から電圧によって出力端子14
は電圧降下されるように作用を受け、入力端子11と逆相
の信号波形が出力端子14から出力される。
力端子12に印加される電圧よりも高くなった場合、定電
流源９の電流はＰチャネルトランジスタ２に流れ、Ｎチ
ャネルトランジスタ４がオフのため、電流はＮチャネル
トランジスタ５に流れ、このＮチャネルトランジスタ５
と電流ミラー回路16を構成するＮチャネルトランジスタ
６に電流が流れる。このＮチャネルトランジスタ６に電
流が流れると、帰還抵抗８から電圧によって出力端子14
は電圧降下されるように作用を受け、入力端子11と逆相
の信号波形が出力端子14から出力される。
【００２６】次に、入力端子11に印加される電圧が入力
端子12に印加される電圧よりも低くなった場合、定電流
源９の電流はＰチャネルトランジスタ１に流れ、さらに
Ｎチャネルトランジスタ３にも流れる。このＮチャネル
トランジスタ３と電流ミラー回路を構成しているＮチャ
ネルトランジスタ４は、Ｐチャネルトランジスタ２がオ
フのため電流が流れず、Ｎチャネルトランジスタ５およ
びＮチャネルトランジスタ６も電流は流れずオフにな
る。このＮチャネルトランジスタ６に電流が流れないた
め、出力端子14に出力される電圧は、帰還抵抗８による
電圧降下がなく、出力端子14には入力端子11と同じ電圧
が出力される。
端子12に印加される電圧よりも低くなった場合、定電流
源９の電流はＰチャネルトランジスタ１に流れ、さらに
Ｎチャネルトランジスタ３にも流れる。このＮチャネル
トランジスタ３と電流ミラー回路を構成しているＮチャ
ネルトランジスタ４は、Ｐチャネルトランジスタ２がオ
フのため電流が流れず、Ｎチャネルトランジスタ５およ
びＮチャネルトランジスタ６も電流は流れずオフにな
る。このＮチャネルトランジスタ６に電流が流れないた
め、出力端子14に出力される電圧は、帰還抵抗８による
電圧降下がなく、出力端子14には入力端子11と同じ電圧
が出力される。
【００２７】以上のようにして、交流信号が入力端子11
から入力された場合、出力端子14から出力される信号電
圧は図２の波形202に示すように入力端子11に印加され
る交流信号と同じ１倍の振幅の全波整流波形信号が出力
されるようになる。図１の回路は従来に比べ非常に簡単
な構成であり、LSI化する際、素子数で換算すれば、た
とえば、９素子程度で実現でき、しかもチップ面積はお
よそ70μm程度で構成することができるので、前述の従
来の回路構成に比べて、チップ面積を縮小化し軽薄短小
な整流回路を実現することができる。また、簡単な回路
構成であるため、いろいろの回路（たとえば、電源回路
や周波数変換回路や増幅回路やレベル検出回路など）に
応用することがきるという汎用性を有する。
から入力された場合、出力端子14から出力される信号電
圧は図２の波形202に示すように入力端子11に印加され
る交流信号と同じ１倍の振幅の全波整流波形信号が出力
されるようになる。図１の回路は従来に比べ非常に簡単
な構成であり、LSI化する際、素子数で換算すれば、た
とえば、９素子程度で実現でき、しかもチップ面積はお
よそ70μm程度で構成することができるので、前述の従
来の回路構成に比べて、チップ面積を縮小化し軽薄短小
な整流回路を実現することができる。また、簡単な回路
構成であるため、いろいろの回路（たとえば、電源回路
や周波数変換回路や増幅回路やレベル検出回路など）に
応用することがきるという汎用性を有する。
【００２８】(半波整流波形を得るための動作説明)次
に、図１の整流回路において、出力端子14から半波整流
波形信号を得るための動作を説明する。本半波整流の動
作説明においても前述の図２の波形図を参照しながら説
明する。まず、出力端子14に半波整流波形を得るには、
前述の全波整流の動作のときとは逆に入力端子11に直流
電圧源を接続し、入力端子12に図２の波形201のような
交流信号を重畳した入力端子11と同じ信号電圧値を出力
する直流電圧源を接続する。
に、図１の整流回路において、出力端子14から半波整流
波形信号を得るための動作を説明する。本半波整流の動
作説明においても前述の図２の波形図を参照しながら説
明する。まず、出力端子14に半波整流波形を得るには、
前述の全波整流の動作のときとは逆に入力端子11に直流
電圧源を接続し、入力端子12に図２の波形201のような
交流信号を重畳した入力端子11と同じ信号電圧値を出力
する直流電圧源を接続する。
【００２９】ここで、入力端子12の電圧値が入力端子11
に加えられている電圧値よりも高くなった場合、定電流
源９の電流はＰチャネルトランジスタ１に流れ、さらに
Ｎチャネルトランジスタ３に流れる。このＮチャネルト
ランジスタ３と電流ミラー回路を構成しているＮチャネ
ルトランジスタ４は、Ｐチャネルトランジスタ２がオフ
になっているため電流が流れず、Ｎチャネルトランジス
タ５およびＮチャネルトランジスタ６も電流は流れずオ
フ状態にされる。このようにして、Ｎチャネルトランジ
スタ６に電流が流れないため、出力端子14の出力電圧は
帰還抵抗８による電圧降下が生じず、出力端子14には入
力端子11と同じ直流電圧の信号が出力される。
に加えられている電圧値よりも高くなった場合、定電流
源９の電流はＰチャネルトランジスタ１に流れ、さらに
Ｎチャネルトランジスタ３に流れる。このＮチャネルト
ランジスタ３と電流ミラー回路を構成しているＮチャネ
ルトランジスタ４は、Ｐチャネルトランジスタ２がオフ
になっているため電流が流れず、Ｎチャネルトランジス
タ５およびＮチャネルトランジスタ６も電流は流れずオ
フ状態にされる。このようにして、Ｎチャネルトランジ
スタ６に電流が流れないため、出力端子14の出力電圧は
帰還抵抗８による電圧降下が生じず、出力端子14には入
力端子11と同じ直流電圧の信号が出力される。
【００３０】次に、逆に入力端子12に印加される電圧が
入力端子11に印加される電圧よりも低くくなった場合、
定電流源９の電流はＰチャネルトランジスタ２に流れ、
Ｎチャネルトランジスタ４がオフにされるため、電流は
Ｎチャネルトランジスタ５に流れ、このＮチャネルトラ
ンジスタ５と電流ミラー回路16を構成しているＮチャネ
ルトランジスタ６とに電流が流れる。このＮチャネルト
ランジスタ６に電流が流れると、帰還抵抗８によって電
圧降下が生じ、出力端子14から出力電圧には電圧降下が
生じ、入力端子11と同相の信号波形が出力端子14から出
力される。
入力端子11に印加される電圧よりも低くくなった場合、
定電流源９の電流はＰチャネルトランジスタ２に流れ、
Ｎチャネルトランジスタ４がオフにされるため、電流は
Ｎチャネルトランジスタ５に流れ、このＮチャネルトラ
ンジスタ５と電流ミラー回路16を構成しているＮチャネ
ルトランジスタ６とに電流が流れる。このＮチャネルト
ランジスタ６に電流が流れると、帰還抵抗８によって電
圧降下が生じ、出力端子14から出力電圧には電圧降下が
生じ、入力端子11と同相の信号波形が出力端子14から出
力される。
【００３１】ここで、入力抵抗７と帰還抵抗８とを同じ
定数とすると、出力端子14から出力される信号電圧波形
は図２の波形203に示すように入力端子12に印加されて
いる交流信号の２倍の振幅の半波整流波形となる。ま
た、帰還抵抗８がなく、出力端子14とＰチャネルトラン
ジスタ１のゲートとが直接接続された場合は、図２の波
形204に示すように、入力端子12に印加されている交流
信号と同じ１倍の振幅の半波整流波形の出力信号を得る
ことができる。
定数とすると、出力端子14から出力される信号電圧波形
は図２の波形203に示すように入力端子12に印加されて
いる交流信号の２倍の振幅の半波整流波形となる。ま
た、帰還抵抗８がなく、出力端子14とＰチャネルトラン
ジスタ１のゲートとが直接接続された場合は、図２の波
形204に示すように、入力端子12に印加されている交流
信号と同じ１倍の振幅の半波整流波形の出力信号を得る
ことができる。
【００３２】以上のようにして交流信号が入力端子12か
ら入力された場合、出力端子14から出力される信号電圧
は、図２の波形204に示すように、入力抵抗７と帰還抵
抗８とがほぼ同じ場合は入力端子12に印加される交流信
号の２倍の振幅の半波整流波形信号が出力されるように
なり、入力抵抗７と帰還抵抗８との相対比に応じて任意
の振幅の半波整流波形信号を出力することができる。し
たがって、図１の回路は従来に比べ非常に簡単な構成で
あり、ＬＳＩ化する際、素子数で換算すれば、たとえ
ば、９素子程度で実現でき、しかもチップ面積はおよそ
70μm程度で構成することができるので、前述の従来の
回路構成に比べてチップ面積を縮小化し軽薄短小な整流
回路を実現することができる。また、簡単な回路構成で
あるため、いろいろの回路（たとえば、電源回路や周波
数変換回路や増幅回路やレベル検出回路など）に応用す
ることがきるという汎用性を有することができる。
ら入力された場合、出力端子14から出力される信号電圧
は、図２の波形204に示すように、入力抵抗７と帰還抵
抗８とがほぼ同じ場合は入力端子12に印加される交流信
号の２倍の振幅の半波整流波形信号が出力されるように
なり、入力抵抗７と帰還抵抗８との相対比に応じて任意
の振幅の半波整流波形信号を出力することができる。し
たがって、図１の回路は従来に比べ非常に簡単な構成で
あり、ＬＳＩ化する際、素子数で換算すれば、たとえ
ば、９素子程度で実現でき、しかもチップ面積はおよそ
70μm程度で構成することができるので、前述の従来の
回路構成に比べてチップ面積を縮小化し軽薄短小な整流
回路を実現することができる。また、簡単な回路構成で
あるため、いろいろの回路（たとえば、電源回路や周波
数変換回路や増幅回路やレベル検出回路など）に応用す
ることがきるという汎用性を有することができる。
【００３３】なお、図１の回路構成のうち、出力段を電
流ミラー回路構成16としているが、さらに具体的には、
出力段の電流比を１対１に設定することによって、入力
段を構成している差動増幅回路15から出力段の利得を１
倍とすることができ、発振などを起こさない安定な回路
動作を実現することができる。このため回路の信頼性を
向上させることができる。
流ミラー回路構成16としているが、さらに具体的には、
出力段の電流比を１対１に設定することによって、入力
段を構成している差動増幅回路15から出力段の利得を１
倍とすることができ、発振などを起こさない安定な回路
動作を実現することができる。このため回路の信頼性を
向上させることができる。
【００３４】また、前述の図１の整流回路構成では、入
力される直流電圧値の下側（低レベル側）に全波整流波
形信号または半波整流波形信号が得られるが、入力段の
差動増幅回路15のＰチャネルトランジスタ１、２をＮチ
ャネルトランジスタに変更し、差動増幅回路15の中の電
流ミラー負荷機能を果たすＮチャネルトランジスタ３、
４をＰチャネルトランジスタに変更し、出力段の電流ミ
ラー回路16を構成しているＮチャネルトランジスタ５、
６をＰチャネルトランジスタに変更することにより、入
力される直流電圧値の上側（高レベル側）に全波整流波
形信号または半波整流波形信号を得ることができるよう
になる。
力される直流電圧値の下側（低レベル側）に全波整流波
形信号または半波整流波形信号が得られるが、入力段の
差動増幅回路15のＰチャネルトランジスタ１、２をＮチ
ャネルトランジスタに変更し、差動増幅回路15の中の電
流ミラー負荷機能を果たすＮチャネルトランジスタ３、
４をＰチャネルトランジスタに変更し、出力段の電流ミ
ラー回路16を構成しているＮチャネルトランジスタ５、
６をＰチャネルトランジスタに変更することにより、入
力される直流電圧値の上側（高レベル側）に全波整流波
形信号または半波整流波形信号を得ることができるよう
になる。
【００３５】
【発明の効果】以上述べたように本発明は、第１の信号
入力端子から信号を取り込む第１のMOS型トランジスタ
と、第２の信号入力端子からの信号を取り込む第２のMO
S型トランジスタとの電流を制御する第３のMOS型トラン
ジスタと第４のMOS型トランジスタとでなる電流ミラー
回路を負荷とする差動増幅手段の出力電流を、出力段の
電流ミラー手段で取り込み整流出力電圧を制御するよう
に構成したので、非常に簡単な回路構成で回路を安定動
作させることができるようになり、LSI化した場合でも
軽薄短小にすることができ、汎用性も向上させることが
できる。
入力端子から信号を取り込む第１のMOS型トランジスタ
と、第２の信号入力端子からの信号を取り込む第２のMO
S型トランジスタとの電流を制御する第３のMOS型トラン
ジスタと第４のMOS型トランジスタとでなる電流ミラー
回路を負荷とする差動増幅手段の出力電流を、出力段の
電流ミラー手段で取り込み整流出力電圧を制御するよう
に構成したので、非常に簡単な回路構成で回路を安定動
作させることができるようになり、LSI化した場合でも
軽薄短小にすることができ、汎用性も向上させることが
できる。
【００３６】また、本発明の整流回路は、第１の信号入
力端子に交流信号を印加し、第２の信号入力端子に直流
電圧を印加すると、整流出力端子から全波整流波形信号
を得ることができ、また、第１の信号入力端子に直流電
圧を印加し、第２の信号入力端子に交流信号を印加する
と、整流出力端子から半波整流波形信号を得ることがで
きるという利点も備えているので機能性が高い。
力端子に交流信号を印加し、第２の信号入力端子に直流
電圧を印加すると、整流出力端子から全波整流波形信号
を得ることができ、また、第１の信号入力端子に直流電
圧を印加し、第２の信号入力端子に交流信号を印加する
と、整流出力端子から半波整流波形信号を得ることがで
きるという利点も備えているので機能性が高い。
【図１】本発明の実施の形態の整流回路の回路構成図で
ある。
ある。
【図２】図１の整流回路の各部の動作波形図である。
【図３】演算増幅回路や電圧比較器などを使用した従来
の整流回路(従来例１の回路)の構成を説明するための図
である。
の整流回路(従来例１の回路)の構成を説明するための図
である。
【図４】電流減算回路や電流加算回路などを使用した従
来の整流回路(従来例２の回路)の構成を説明するための
図である。
来の整流回路(従来例２の回路)の構成を説明するための
図である。
【図５】入力段に差動増幅回路を使用した従来の整流回
路(従来例３の回路)の構成例の図である。
路(従来例３の回路)の構成例の図である。
１，２ Ｐチャネルトランジスタ ３〜６ Ｎチャネルトランジスタ ７ 入力抵抗 ８ 帰還抵抗 ９ 定電流源 １０，１１，１２ 入力端子 １４ 出力端子 １５ 差動増幅回路 １６ 電流ミラー回路 ３０１ 演算増幅回路 ３０１ａ，３０１ｂ 抵抗 ３０１ｃ 演算増幅器 ３０２ 電圧比較回路 ３０３，３０４ スイッチ ４０１ 差動入力回路 ４０１ａ，４０１ｂ トランジスタ ４０２ 電流減算回路 ４０２ａ〜４０２ｄ トランジスタ ４０３ 電流加算回路 ４０３ａ〜４０３ｃ トランジスタ ４０４ トランジスタ ５０１ 入力段の差動増幅回路 ５０２ Ｎチャネルトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/00 - 7/40 G05F 3/00 - 3/30 H03D 1/18
Claims (9)
- 【請求項１】 第１の信号入力端子に直列接続される入
力抵抗を介して信号を取り込む第１のMOS型トランジス
タと、第２の信号入力端子からの信号を取り込む第２の
MOS型トランジスタと、前記第１のMOS型トランジスタお
よび前記第２のMOS型トランジスタに電流を供給する定
電流源と、前記第１のMOS型トランジスタから出力され
る電流を電流制御する第３のMOS型トランジスタと、前
記第２のMOS型トランジスタから出力される電流を制御
するものであって前記第３のMOS型トランジスタからの
ミラー電流を取り込む第４のトランジスタとを含む差動
増幅手段と、 前記入力抵抗を介して整流出力端子との間に直列接続さ
れる帰還抵抗と、 前記第２のMOS型トランジスタから出力される電流を電
流ミラーさせると共に前記整流出力端子に出力される信
号電圧を制御する電流ミラー手段とを含むことを特徴と
する整流回路。 - 【請求項２】 請求項１に記載の整流回路において、 前記電流ミラー手段は、前記第２のMOS型トランジスタ
から出力される電流を取り込む第５のMOS型トランジス
タと、この第５のMOS型トランジスタに流れる電流のミ
ラー電流を流す第６のMOS型トランジスタとを含むこと
を特徴とする整流回路。 - 【請求項３】 請求項１または２に記載の整流回路にお
いて、 前記電流ミラー手段は、前記差動増幅手段からみた前記
電流ミラー手段の利得を１倍に設定することを特徴とす
る整流回路。 - 【請求項４】 請求項２に記載の整流回路において、 前記電流ミラー手段は、前記第５のMOS型トランジスタ
に流れる電流と、前記第６のMOS型トランジスタに流れ
る電流との比をほぼ１対１に設定することを特徴とする
整流回路。 - 【請求項５】 第１の信号入力端子に直列接続される入
力抵抗を介して信号を取り込む第１のMOS型トランジス
タと、第２の信号入力端子からの信号を取り込む第２の
MOS型トランジスタと、前記第１のMOS型トランジスタお
よび前記第２のMOS型トランジスタに電流を供給する定
電流源と、前記第１のMOS型トランジスタから出力され
る電流を電流制御する第３のMOS型トランジスタと、前
記第２のMOS型トランジスタから出力される電流を制御
するものであって前記第３のMOS型トランジスタからの
ミラー電流を取り込む第４のMOS型トランジスタとを含
む差動増幅手段と、 前記入力抵抗を介して整流出力端子との間に直列接続さ
れる帰還抵抗と、 前記第２のMOS型トランジスタから出力される電流を電
流ミラーさせると共に前記整流出力端子に出力される信
号電圧を制御する電流ミラー手段とを含む整流回路にお
ける全波整流方法であって、 前記第１の信号入力端子に交流信号を印加し、前記第２
の信号入力端子に直流電圧を印加し、前記整流出力端子
から全波整流波形信号を得ることを特徴とする整流回路
の全波整流方法。 - 【請求項６】 第１の信号入力端子に直列接続される入
力抵抗を介して信号を取り込む第１のMOS型トランジス
タと、第２の信号入力端子からの信号を取り込む第２の
MOS型トランジスタと、前記第１のMOS型トランジスタお
よび前記第２のMOS型トランジスタに電流を供給する定
電流源と、前記第１のMOS型トランジスタから出力され
る電流を電流制御する第３のMOS型トランジスタと、前
記第２のMOS型トランジスタから出力される電流を制御
するものであって前記第３のMOS型トランジスタからの
ミラー電流を取り込む第４のMOS型トランジスタとを含
む差動増幅手段と、 前記入力抵抗を介して整流出力端子との間に直列接続さ
れる帰還抵抗と、 前記第２のMOS型トランジスタから出力される電流を電
流ミラーさせると共に前記整流出力端子に出力される信
号電圧を制御する電流ミラー手段とを含む整流回路にお
ける半波整流方法であって、 前記第１の信号入力端子に直流電圧を印加し、前記第２
の信号入力端子に交流信号を印加し、前記整流出力端子
から半波整流波形信号を得ることを特徴とする整流回路
の半波整流方法。 - 【請求項７】 請求項６に記載の整流回路の半波整流方
法において、 前記入力抵抗と前記帰還抵抗との相対比に応じた振幅の
半波整流波形信号を前記整流出力端子から出力すること
を特徴とする整流回路の半波整流方法。 - 【請求項８】 請求項６に記載の整流回路の半波整流方
法において、 前記入力抵抗の抵抗値と前記帰還抵抗の抵抗値とをほぼ
同じ値にすることを特徴とする整流回路の半波整流方
法。 - 【請求項９】 請求項６に記載の整流回路の半波整流方
法において、 前記帰還抵抗の代わりに前記入力抵抗を介して前記整流
出力端子との間を直接に接続することを特徴とする整流
回路の半波整流方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167498A JP2895036B1 (ja) | 1998-01-23 | 1998-01-23 | 整流回路およびその回路の全波整流方法並びに半波整流方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167498A JP2895036B1 (ja) | 1998-01-23 | 1998-01-23 | 整流回路およびその回路の全波整流方法並びに半波整流方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2895036B1 true JP2895036B1 (ja) | 1999-05-24 |
| JPH11215831A JPH11215831A (ja) | 1999-08-06 |
Family
ID=11784548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167498A Expired - Lifetime JP2895036B1 (ja) | 1998-01-23 | 1998-01-23 | 整流回路およびその回路の全波整流方法並びに半波整流方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895036B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778166A (zh) * | 2021-09-28 | 2021-12-10 | 电子科技大学 | 一种超低功耗的电压微分电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296570A (ja) | 2008-05-08 | 2009-12-17 | Seiko Epson Corp | 電子回路及び電子装置 |
-
1998
- 1998-01-23 JP JP1167498A patent/JP2895036B1/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778166A (zh) * | 2021-09-28 | 2021-12-10 | 电子科技大学 | 一种超低功耗的电压微分电路 |
| CN113778166B (zh) * | 2021-09-28 | 2022-10-04 | 电子科技大学 | 一种超低功耗的电压微分电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11215831A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220207A (en) | Load current monitor for MOS driver | |
| US20010005163A1 (en) | Semiconductor integrated circuit | |
| US6297698B1 (en) | Circuit for automatic regulation of a differential amplifier's gain | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JPH0669127B2 (ja) | 大スイングｃｍｏｓ電力増幅器 | |
| US6566951B1 (en) | Low voltage variable gain amplifier having constant common mode DC output | |
| US6590454B2 (en) | System and method for current splitting for variable gain control | |
| US6642788B1 (en) | Differential cascode amplifier | |
| JP2895036B1 (ja) | 整流回路およびその回路の全波整流方法並びに半波整流方法 | |
| JP3408788B2 (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| JP4090660B2 (ja) | 電流−電圧変換回路 | |
| JPH02104009A (ja) | Ｃｍｏｓ型トランジスターを利用した電流―電圧変換回路 | |
| US6924674B2 (en) | Composite source follower | |
| JP3673058B2 (ja) | コンパレータ回路 | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| JP3123094B2 (ja) | 演算増幅器 | |
| US6844781B1 (en) | Dual differential-input amplifier having wide input range | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| JP2003152538A (ja) | Ａ／ｄコンバータ | |
| JPH02224410A (ja) | 低ひずみ電流ミラー回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH06244661A (ja) | 自動レベル制御を有するゲイン・ステージ回路 | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| KR100323196B1 (ko) | 모스 전계효과 트랜지스터를 이용한 정밀전파정류기 |