JP2890252B2 - 半導体ウエハの裏面に積層欠陥誘発傷をつける方法 - Google Patents

半導体ウエハの裏面に積層欠陥誘発傷をつける方法

Info

Publication number
JP2890252B2
JP2890252B2 JP8221495A JP22149596A JP2890252B2 JP 2890252 B2 JP2890252 B2 JP 2890252B2 JP 8221495 A JP8221495 A JP 8221495A JP 22149596 A JP22149596 A JP 22149596A JP 2890252 B2 JP2890252 B2 JP 2890252B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
hard material
material particles
back surface
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8221495A
Other languages
English (en)
Other versions
JPH09115914A (ja
Inventor
ゲールハルト・ブレーム
ルードルフ・マイルフーバー
ヨハン・ニーデルマイアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WATSUKAA JIRUTORONIKU G FUYUA HARUBURAITAAMATERIARIEN AG
Original Assignee
WATSUKAA JIRUTORONIKU G FUYUA HARUBURAITAAMATERIARIEN AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WATSUKAA JIRUTORONIKU G FUYUA HARUBURAITAAMATERIARIEN AG filed Critical WATSUKAA JIRUTORONIKU G FUYUA HARUBURAITAAMATERIARIEN AG
Publication of JPH09115914A publication Critical patent/JPH09115914A/ja
Application granted granted Critical
Publication of JP2890252B2 publication Critical patent/JP2890252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00Component parts such as frames, beds, carriages, headstocks
    • B24B41/04Headstocks; Working-spindles; Features relating thereto
    • B24B41/047Grinding heads for working on plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液体に懸濁した、
非凝集の硬質材料粒子を用いて半導体ウエハの裏面を処
理することにより前記裏面に積層欠陥誘発傷をつける方
法に関する。
【0002】
【従来の技術】半導体ウエハの裏面を意図的に傷つける
目的は、所謂ゲッタリング「中心」として、点欠陥を半
導体ウエハの前面に設けた電子部品から離しておくこと
ができる積層欠陥を発生させることである。妨害異原子
も含む点欠陥は、誘発された積層欠陥及びバウンドによ
り半導体ウエハの前面から引き離される(「ゲッタ効
果」)。半導体ウエハの裏面に所望の傷をつけることが
できる種々の方法が開示されている。米国特許第3,9
05,162号の開示によれば、例えば、半導体ウエハ
の裏面を系統的に引っ掻くことが試みられている。米国
特許第5,164,323号には他の傷形成方法、例え
ば、半導体ウエハを流動させた研削粒子浴に断続的に入
れる方法や、半導体ウエハの裏面に対して局部的に不均
一な圧力を生じさせる弾性圧力伝達媒体の非浸食作用に
より圧力を加える方法が報告されている。
【0003】懸濁液の噴流を半導体ウエハの裏面に対し
て実質的に垂直に導く「ウエットブラスト」と称する方
法が開示された。この方法、及び半導体ウエハの裏面が
ばら若しくは結合粒子又は機械工具の作用により粗面化
され且つこの工程において裏面に対して垂直に作用する
力に暴露される全ての方法には、重大な欠点がある。即
ち、半導体ウエハの前面に電子部品を設ける過程におい
て、部品群全体の不良を生じることのある望ましくない
粒子の数がますます増加する。粒子自体は、半導体ウエ
ハの上記した方法で粗面化された裏面から分離する。方
法によっては、裏面の機械的損傷が著しくて半導体ウエ
ハがたわむ。しかしながら、半導体ウエハの前面への電
子部品の集積では、半導体ウエハの側面ができるだけ平
らであることが要求される。さらに、半導体ウエハの裏
面が大きさ及び方向が実質的に明確でない力の作用によ
り傷つけられるときには、それらの環境におけるゲッタ
効果の作用が不適当であるので誘発される積層欠陥が不
均一に分布し、電子部品が不良となることが避けられな
い。
【0004】
【発明が解決しようとする課題】本発明の目的は、誘発
積層欠陥を均一に分布させ、望ましくない粒子の形成を
回避しての、半導体ウエハの裏面に積層欠陥誘発傷をつ
ける方法を提供することである。さらに、この方法によ
り処理された半導体ウエハは、それらの最初の平面状態
を保持することを意図される。
【0005】
【課題を解決するための手段】上記目的は、液体に懸濁
した、非凝集の硬質材料粒子を用いて半導体ウエハの裏
面を処理することにより前記裏面に積層欠陥誘発傷をつ
ける方法であって、半導体ウエハの裏面を前記懸濁硬質
材粒子と接触させ且つ前記硬質材粒子を前記裏面に対し
て接線方向に推進させることにより、前記硬質材粒子が
実質的に接線方向成分のみを有する力を前記半導体ウエ
ハの裏面に対して及ぼすことを特徴とする方法により達
成される。
【0006】半導体ウエハを処理後、表面粗さが明らか
となる「ヘイズランプ」の光を利用した顕微鏡で見ても
裏面に対する機械的損傷は観察されない。均一に分布し
た誘発積層欠陥は、裏面の試験酸化及び初期エッチング
後にのみ見えるようになる。意図する電子部品は、汚染
粒子が半導体ウエハの裏面から分離することなく本発明
により処理された半導体ウエハの前面に集積できる。
【0007】本発明の方法の成功は、半導体ウエハの裏
面に対して主に垂直方向の機械的力の作用がないことに
よるものである。代わりに、半導体ウエハの裏面に対し
て実質的に接線方向に力の作用が生じる。公知の方法と
は対照的に、半導体ウエハの裏面に作用し且つ硬質材粒
子を懸濁した液体により伝達される小さな剪断力単独に
よってのみ傷がつけられる。したがって、半導体ウエハ
の裏面の傷は、巨視的表面破壊を伴わない機械的応力場
の発生に制限される。
【0008】液体に懸濁した硬質材粒子(「スラリ
ー」)は、薄膜として半導体ウエハの裏面に適用され、
ウエハ表面に対して接線方向に推進される。懸濁した硬
質材粒子と半導体ウエハの裏面との間の相互作用は、好
ましくは弾性表面を有する少なくとも一つの回転ロール
を含んでなるロール装置により付与される。ロールを回
転すると、懸濁硬質材粒子は、ロールと半導体ウエハの
裏面との間に搬送される。同時に、半導体ウエハを送っ
て、ほとんど力のかからないようにして回転ロールを通
過させる。この工程中、接線方向であって、液体により
硬質材粒子に伝達される剪断力が、ロールと半導体ウエ
ハの裏面との間に発生する。表面が弾性であるので、ロ
ールは、懸濁硬質材粒子を供給しないと半導体ウエハの
裏面に積層欠陥誘発傷をつけることはできない。
【0009】
【発明の実施の形態】以下、本発明を2つの図を参照し
ながらより詳細に説明する。図1は、相互に対向した2
つの段(各段は3個のロール1からなる)を有する可能
なロール配置の例の概略図である。半導体ウエハ2は、
裏面3を上に向けて、2つのロール段の間に存在する間
隙4を通って搬送される。液体に懸濁させた硬質材粒子
が、上ロール段(垂直矢印で示してある)に対して均一
に分布させる方法で当てられ、ロールが回転する結果半
導体ウエハ2の裏面3に到達する。これらの状況下で、
スラリーは、半導体ウエハの裏面に膜を形成し、ロール
1と半導体ウエハ2の移動により、ウエハの裏面に対し
て実質的に接線方向に剪断力が発生する。前記力が伝達
される前記硬質材粒子は、最後に、半導体ウエハの裏面
に対して意図する積層欠陥誘発傷を形成する。図2は、
図1の断面線A−Aについての装置の断面図である。半
導体ウエハ2の裏面とそれと対向して位置しているロー
ル1との間の間隙には、液体5と硬質材粒子6とからな
るスラリーフィルムが位置している。
【0010】下段ロールは、単独で搬送ロールとしての
役割を果たす。したがって、下段ロールの代わりに、例
えば、コンベアベルトを用いて、その上に半導体ウエハ
の前面を置くようにできる。
【0011】懸濁した硬質材粒子が意図する方法で作用
できるように、少なくとも硬質材粒子を半導体ウエハの
裏面上に運ぶロールの表面は、弾性材料で作製する必要
がある。これにより、半導体ウエハの裏面に対して実質
的に垂直方向の力がロールを介して硬質材粒子に伝達さ
れるのを防止される。したがって、ロール材料は、好ま
しくは弾性プラスチック、例えば、ポリウレタン(P
U)又はポリ酢酸ビニル(PVA)から構成しなければ
ならない。原則的には、いずれの弾性プラスチックを使
用してもよい。
【0012】硬質材粒子は、好ましくは酸化アルミニウ
ム、石英、炭化珪素、酸化ジルコニウム又はそれらの混
合物から成る。粒子の平均直径は、好ましくは2〜15
0μm、特に好ましくは2〜40μmである。硬質材粒
子は、好ましくは水又は水の他に懸濁助剤及び界面活性
剤も含有していてもよい水性液体に懸濁する。
【0013】本発明の方法により達成できる単位面積当
りの積層欠陥密度は、多数のパラメータに依存し、系統
的に一つ以上のパラメータを変化させることにより調整
できる。これらのパラメータには、特に、懸濁液中の硬
質材粒子濃度、ロール表面の弾性、回転運動中のロール
の回転速度及び懸濁硬質材粒子が半導体ウエハの裏面に
作用する処理時間等がある。従って、本発明の方法は、
好ましくは予備実験により最適化する。この実験では、
上記パラメータを系統的に変化させ、便宜上、単位面積
当りの積層欠陥密度を、1×105 〜1×106 積層欠
陥/cm2 に調整する。
【0014】(実施例)直径125mmであり且つエッ
チングした表面を有するシリコン半導体ウエハーを、本
発明に準じて、図示したものに相当するロール装置によ
り処理した。スラリーは、Al2 3 粒子(平均直径1
5μm)を水に添加し、さらに懸濁助剤を添加して調製
した懸濁液を使用した。粒子濃度は、懸濁液容積に対し
て4.8%であった。10秒の処理時間の間に、懸濁液
を、回転速度100min-1で回転している上に位置し
ているロールに容積流量10リットル/分で均一に分布
させた。ロールの表面は、PVAの弾性膜から構成され
るものであった。ロール径は、30mmであった。
【0015】処理した半導体ウエハの裏面を、ヘイズラ
ンプの光を利用した顕微鏡で観察したところ、見える程
度の機械的損傷はなかった。続いて積層欠陥試験を実施
したところ、誘発積層欠陥が密度1.5×105 cm-2
で均一に分布していることが分かった。従来技術から公
知の不都合な現象は、試験した半導体ウエハには生じな
かった。
【0016】以下に、本発明の好ましい態様を列記す
る。 (1)液体に懸濁した、非凝集の硬質材料粒子を用いて
半導体ウエハの裏面を処理することにより前記裏面に積
層欠陥誘発傷をつける方法であって、半導体ウエハの裏
面を前記懸濁硬質材粒子と接触させ且つ前記硬質材粒子
を前記裏面に対して接線方向に推進させることにより、
前記硬質材粒子が実質的に接線方向成分のみを有する力
を前記半導体ウエハの裏面に対して及ぼすことを特徴と
する方法。 (2)前記硬質材粒子が、平均直径2〜150ミクロン
であり、Al2 3 、SiO2 、SiC、ZrO2 及び
その混合物を含んでなる群から選択される材料からなる
上記(1)に記載の方法。 (3)前記液体が水及び水溶液を含んでなる群から選択
される上記(1)又は(2)に記載の方法。 (4)前記懸濁硬質材粒子を、弾性材料からなる表面を
有する少なくとも一つの回転ロールを用いて前記半導体
ウエハの裏面に適用し、前記半導体ウエハの裏面に対し
て実質的に接線方向に推進させる上記(1)〜(3)の
いずれか1項に記載の方法。 (5)誘発積層欠陥密度を少なくとも一つのパラメータ
との相関関係で系統的に変化させるが、前記パラメータ
が前記液体中の前記硬質材粒子濃度、前記ロール表面の
弾性、回転運動中のロールの回転速度及び前記懸濁硬質
材粒子が前記半導体ウエハの裏面に作用する処理時間を
含んでなる群に属する上記(4)に記載の方法。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
の方法によれば、従来技術とは異なり、半導体ウエハの
裏面に力が垂直に作用せず、半導体ウエハのたわみ等を
生じることもなく、半導体ウエハの裏面に誘発積層欠陥
傷を均一に分布させることができ、望ましくない粒子を
生じる半導体ウエハの裏面の機械的粗面化を回避でき、
処理後も平面状態を保持することができる。本発明の方
法により半導体ウエハを処理後、表面粗さが明らかとな
るヘイズランプの光を利用した顕微鏡で見ても裏面に対
する機械的損傷は観察されない。したがって、意図する
電子部品を、汚染粒子が半導体ウエハの裏面から分離す
ることなく本発明の方法により処理された半導体ウエハ
の前面に集積できる。さらに、半導体ウエハの前面に電
子部品を設ける過程において、部品群全体の不良を生じ
る恐れを回避できる。
【図面の簡単な説明】
【図1】相互に対向した2つの段(各段は3個のロール
からなる)を有するロール装置の一例を示す概略図であ
る。
【図2】図1の断面線A−Aについての装置の断面図で
ある。
【符号の説明】
1・・・ロール 2・・・半導体ウエハ 3・・・半導体ウエハの裏面 4・・・間隙 5・・・液体 6・・・硬質材粒子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルードルフ・マイルフーバー ドイツ連邦共和国 オースターミーティ ンク、ザンクト・ラーデグント(番地な し) (72)発明者 ヨハン・ニーデルマイアー ドイツ連邦共和国 ブルクキルヘン、ホ ーホカルテルシュトラーセ 4 (56)参考文献 特開 昭58−102529(JP,A) 特開 平6−318599(JP,A) 特開 昭64−68159(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/322

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】液体に懸濁した、非凝集の硬質材料粒子を
    用いて半導体ウエハの裏面を処理することにより前記裏
    面に積層欠陥誘発傷をつける方法であって、半導体ウエ
    ハの裏面を前記懸濁硬質材粒子と接触させ且つ前記硬質
    材粒子を前記裏面に対して接線方向に推進させることに
    より、前記硬質材粒子が実質的に接線方向成分のみを有
    する力を前記半導体ウエハの裏面に対して及ぼすことを
    特徴とする方法。
JP8221495A 1995-09-14 1996-08-22 半導体ウエハの裏面に積層欠陥誘発傷をつける方法 Expired - Fee Related JP2890252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE195-34-080-9 1995-09-14
DE19534080A DE19534080A1 (de) 1995-09-14 1995-09-14 Verfahren zur Erzeugung einer stapelfehlerinduzierenden Beschädigung auf der Rückseite von Halbleiterscheiben

Publications (2)

Publication Number Publication Date
JPH09115914A JPH09115914A (ja) 1997-05-02
JP2890252B2 true JP2890252B2 (ja) 1999-05-10

Family

ID=7772156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8221495A Expired - Fee Related JP2890252B2 (ja) 1995-09-14 1996-08-22 半導体ウエハの裏面に積層欠陥誘発傷をつける方法

Country Status (7)

Country Link
US (1) US5710077A (ja)
EP (1) EP0764975B1 (ja)
JP (1) JP2890252B2 (ja)
KR (1) KR100206519B1 (ja)
DE (2) DE19534080A1 (ja)
MY (1) MY113673A (ja)
TW (1) TW317011B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Okiセミコンダクタ株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
DE3148957C2 (de) * 1981-12-10 1987-01-02 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
US4934102A (en) * 1988-10-04 1990-06-19 International Business Machines Corporation System for mechanical planarization
DE3934140A1 (de) * 1989-10-12 1991-04-18 Wacker Chemitronic Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
US5223734A (en) * 1991-12-18 1993-06-29 Micron Technology, Inc. Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion
US5487697A (en) * 1993-02-09 1996-01-30 Rodel, Inc. Polishing apparatus and method using a rotary work holder travelling down a rail for polishing a workpiece with linear pads
JPH06318599A (ja) * 1993-05-07 1994-11-15 Kawasaki Steel Corp ウエハのゲッタリング方法

Also Published As

Publication number Publication date
EP0764975A1 (de) 1997-03-26
DE19534080A1 (de) 1997-03-20
MY113673A (en) 2002-04-30
KR970017919A (ko) 1997-04-30
JPH09115914A (ja) 1997-05-02
DE59600076D1 (de) 1998-02-19
KR100206519B1 (ko) 1999-07-01
EP0764975B1 (de) 1998-01-14
TW317011B (ja) 1997-10-01
US5710077A (en) 1998-01-20

Similar Documents

Publication Publication Date Title
TWI333259B (en) Edge removal of silicon-on-insulator transfer wafer
JPH0839407A (ja) シリコンダスト除去用ウェーハのグラインディング研磨装置
KR940008016A (ko) 웨이퍼의 제조방법
TW229324B (en) Low cost method of fabricating epitaxial semiconductor devices
JP2005210038A (ja) 半導体集積回路装置の製造方法
JPH1154463A (ja) 半導体鏡面ウェーハの製造方法
EP1205968A2 (en) Process for reclaiming Si wafers
JP2719113B2 (ja) 単結晶シリコンウェーハの歪付け方法
TW391040B (en) Wafer holder and method of producing a semiconductor wafer
KR100641946B1 (ko) 반도체 웨이퍼를 제거하기 위한 방법
JP2005093869A (ja) シリコンウエーハの再生方法及び再生ウエーハ
JP2003109931A (ja) 半導体ウェーハの洗浄乾燥方法
JP3134719B2 (ja) 半導体ウェーハ研磨用研磨剤及び研磨方法
JP2890252B2 (ja) 半導体ウエハの裏面に積層欠陥誘発傷をつける方法
JPH0778864A (ja) 半導体製造装置及び半導体装置の製造方法
JPH08115897A (ja) 半導体ウエハに付着した異物の除去用粘着テ―プと除去方法
JP4221092B2 (ja) 半導体ウエハの製造方法
CN110064984A (zh) 一种晶圆处理方法及装置
JP3582569B2 (ja) シリコンウェーハの裏面ゲッタリング処理方法
JP3924551B2 (ja) Soiウェハ製造方法
JPH11288903A (ja) シリコンウエハのエッジ鏡面化方法
US6514423B1 (en) Method for wafer processing
JP3551226B2 (ja) 半導体基板の研磨終了時のリンス液及びこれを用いたリンス法
JPH11330024A (ja) 半導体基板の研磨終了時の研磨反応停止液及びこれを用いた研磨停止方法
US6875087B2 (en) Method for chemical mechanical planarization (CMP) and chemical mechanical cleaning (CMC) of a work piece

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees