JP2882211B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2882211B2 JP2882211B2 JP30207392A JP30207392A JP2882211B2 JP 2882211 B2 JP2882211 B2 JP 2882211B2 JP 30207392 A JP30207392 A JP 30207392A JP 30207392 A JP30207392 A JP 30207392A JP 2882211 B2 JP2882211 B2 JP 2882211B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- base
- resist
- emitter
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高周波用バイポーラトランジスタの製造方法
に関するものである。
関し、特に高周波用バイポーラトランジスタの製造方法
に関するものである。
【０００２】
【従来の技術】高周波用バイポーラトランジスタにはキ
ャリア走行時間を短縮するため極めて浅いベース拡散層
およびエミッタ拡散層が要求される。またベース拡散層
に対するエミッタ拡散層の濃度を大きくしてエミッタ注
入効率の向上を図っている。
ャリア走行時間を短縮するため極めて浅いベース拡散層
およびエミッタ拡散層が要求される。またベース拡散層
に対するエミッタ拡散層の濃度を大きくしてエミッタ注
入効率の向上を図っている。
【０００３】その結果、ベース抵抗が大きくなって引き
出し電極とのコンタクト抵抗が大きくなりトランジスタ
特性が低下する。この対策として、低濃度活性ベースに
連なるコンタクト領域に引き出し電極と接続する高濃度
グラフトベースが形成されている。
出し電極とのコンタクト抵抗が大きくなりトランジスタ
特性が低下する。この対策として、低濃度活性ベースに
連なるコンタクト領域に引き出し電極と接続する高濃度
グラフトベースが形成されている。
【０００４】従来の高周波用バイポーラトランジスタに
ついて、図２（ａ）〜（ｇ）を参照して説明する。
ついて、図２（ａ）〜（ｇ）を参照して説明する。
【０００５】はじめに図２（ａ）に示すように、レジス
ト（図示せず）をマスクとしてＮ型シリコン基板１表面
にボロンなどのＰ型不純物をイオン注入して表面濃度１
×１０13〜１×１０16ｃｍ-3の活性ベース２を形成した
のち、絶縁保護膜として厚さ３０〜１００ｎｍの酸化膜
３および厚さ１００〜２００ｎｍの窒化膜４を堆積す
る。
ト（図示せず）をマスクとしてＮ型シリコン基板１表面
にボロンなどのＰ型不純物をイオン注入して表面濃度１
×１０13〜１×１０16ｃｍ-3の活性ベース２を形成した
のち、絶縁保護膜として厚さ３０〜１００ｎｍの酸化膜
３および厚さ１００〜２００ｎｍの窒化膜４を堆積す
る。
【０００６】つぎに図２（ｂ）に示すように、レジスト
５をマスクとしてＣＦ4 系プラズマガスにより窒化膜４
をエッチングしたのち、ＣＨＦ3 系プラズマガスにより
酸化膜３をエッチングしてエミッタ開口６およびベース
コンタクト７を形成する。
５をマスクとしてＣＦ4 系プラズマガスにより窒化膜４
をエッチングしたのち、ＣＨＦ3 系プラズマガスにより
酸化膜３をエッチングしてエミッタ開口６およびベース
コンタクト７を形成する。
【０００７】つぎに図２（ｃ）に示すように、レジスト
５を除去したのち燐などを約１×１０21ｃｍ-3ドープし
た厚さ１００〜１０００ｎｍのＮ型ポリシリコン８を全
面に堆積してからＣＶＤ法により厚さ５０〜３００ｎｍ
の酸化膜１１を堆積する。
５を除去したのち燐などを約１×１０21ｃｍ-3ドープし
た厚さ１００〜１０００ｎｍのＮ型ポリシリコン８を全
面に堆積してからＣＶＤ法により厚さ５０〜３００ｎｍ
の酸化膜１１を堆積する。
【０００８】つぎに図２（ｄ）に示すように、レジスト
９をマスクとしてＣＨＦ3 系プラズマガスまたは弗酸系
の溶液を用いて酸化膜１１をエッチングしたのち、ＣＣ
ｌ4＋Ｏ2 系のプラズマガスを用いてポリシリコン８を
エッチングする。
９をマスクとしてＣＨＦ3 系プラズマガスまたは弗酸系
の溶液を用いて酸化膜１１をエッチングしたのち、ＣＣ
ｌ4＋Ｏ2 系のプラズマガスを用いてポリシリコン８を
エッチングする。
【０００９】つぎに図２（ｅ）に示すように、レジスト
９を除去したのち９００〜１０００℃の窒素、アルゴン
などの不活性雰囲気で熱処理してエミッタ１２を形成す
る。つぎにボロンなどのＰ型不純物をイオン注入（また
は熱拡散）して表面濃度約１×１０18ｃｍ-3の高濃度グ
ラフトベース１３を形成する。ここで酸化膜１１は高濃
度グラフトベース１３を形成するときの、マスク材とな
っている。
９を除去したのち９００〜１０００℃の窒素、アルゴン
などの不活性雰囲気で熱処理してエミッタ１２を形成す
る。つぎにボロンなどのＰ型不純物をイオン注入（また
は熱拡散）して表面濃度約１×１０18ｃｍ-3の高濃度グ
ラフトベース１３を形成する。ここで酸化膜１１は高濃
度グラフトベース１３を形成するときの、マスク材とな
っている。
【００１０】つぎに図２（ｆ）に示すように、弗酸系の
溶液を用いて酸化膜１１をエッチングする。
溶液を用いて酸化膜１１をエッチングする。
【００１１】つぎに図２（ｇ）に示すように、蒸着また
はスパッタによりＴｉ−Ｐｔ−Ａｕ（チタン−白金−
金）を堆積したのち、レジスト（図示せず）をマスクと
してイオンミリングまたはメタルドライエッチングによ
り、エミッタ電極１４およびベース電極１５を形成して
素子部が完成する。
はスパッタによりＴｉ−Ｐｔ−Ａｕ（チタン−白金−
金）を堆積したのち、レジスト（図示せず）をマスクと
してイオンミリングまたはメタルドライエッチングによ
り、エミッタ電極１４およびベース電極１５を形成して
素子部が完成する。
【００１２】
【発明が解決しようとする課題】活性ベースの中にグラ
フトベースを形成するために、図２（ｄ）および（ｅ）
に示すようにエミッタ開口６をレジスト９で被覆してベ
ースコンタクト７を再び開口する。このときエミッタ開
口６を被覆するレジスト９には極めて精密な寸法加工精
度と位置合せ精度が要求される。
フトベースを形成するために、図２（ｄ）および（ｅ）
に示すようにエミッタ開口６をレジスト９で被覆してベ
ースコンタクト７を再び開口する。このときエミッタ開
口６を被覆するレジスト９には極めて精密な寸法加工精
度と位置合せ精度が要求される。
【００１３】ベース抵抗を低減するためエミッタ開口６
とベースコンタクト７を極力近接して設計することによ
りトランジスタの高周波特性向上を図っている。したが
ってエミッタ開口６に対して十分な余裕をもたせてレジ
スト９の寸法を設計することができない。そのため位置
合せずれなどによってエミッタ開口６が露出したり、ベ
ース電極１５とショートするという問題が生じる。
とベースコンタクト７を極力近接して設計することによ
りトランジスタの高周波特性向上を図っている。したが
ってエミッタ開口６に対して十分な余裕をもたせてレジ
スト９の寸法を設計することができない。そのため位置
合せずれなどによってエミッタ開口６が露出したり、ベ
ース電極１５とショートするという問題が生じる。
【００１４】例えば図２（ｆ）に示すように、グラフト
ベース１３を形成したのちポリシリコン８上の酸化膜１
１をエッチングするとき、ベースコンタクト７の酸化膜
３がアンダーカット（サイドエッチング）されてサイド
エッチング部７ａが生じる。
ベース１３を形成したのちポリシリコン８上の酸化膜１
１をエッチングするとき、ベースコンタクト７の酸化膜
３がアンダーカット（サイドエッチング）されてサイド
エッチング部７ａが生じる。
【００１５】高周波用のバイポーラトランジスタにおい
ては、浅い接合部への低融点金属の侵入を防止するた
め、通常、Ｔｉ−Ｐｔなどからなる高融点金属をバリヤ
メタルとして、その上にＡｕ層が形成されている。それ
でもバリヤメタルのステップカバレッジ（段差被覆性）
が悪くなると、図２（ｇ）に示すように空洞１６が生じ
てトランジスタの耐熱性や信頼性が悪くなる。
ては、浅い接合部への低融点金属の侵入を防止するた
め、通常、Ｔｉ−Ｐｔなどからなる高融点金属をバリヤ
メタルとして、その上にＡｕ層が形成されている。それ
でもバリヤメタルのステップカバレッジ（段差被覆性）
が悪くなると、図２（ｇ）に示すように空洞１６が生じ
てトランジスタの耐熱性や信頼性が悪くなる。
【００１６】またエミッタ電極１４およびベース電極１
５を形成する工程において、エミッタ用ポリシリコン８
およびベースコンタクト７との精密な位置合せが必要で
ある。位置ずれが生じるとエミッタポリシリコン８の側
壁にバリアメタルなどが付着してベース電極１５とショ
ートすることにより、製品歩留が低下するという問題が
あった。
５を形成する工程において、エミッタ用ポリシリコン８
およびベースコンタクト７との精密な位置合せが必要で
ある。位置ずれが生じるとエミッタポリシリコン８の側
壁にバリアメタルなどが付着してベース電極１５とショ
ートすることにより、製品歩留が低下するという問題が
あった。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の表面に逆導電型の第１
領域を形成する工程と、全面に酸化膜および窒化膜のう
ち１つ以上からなる絶縁膜を堆積したのち、前記第１領
域上に複数個の開口を形成する工程と、全面に一導電型
不純物をドープした第１のポリシリコンを堆積したの
ち、エッチバックにより前記開口のみに前記第１のポリ
シリコンを残す工程と、前記開口の一部をレジストで覆
って前記開口の前記第１のポリシリコンをエッチングす
る工程と、全面に逆導電型不純物をドープした第２のポ
リシリコンを堆積したのち、エッチバックにより前記第
１のポリシリコンがエッチングされた前記開口に前記第
２のポリシリコンを残す工程とを含むものである。
造方法は、一導電型半導体基板の表面に逆導電型の第１
領域を形成する工程と、全面に酸化膜および窒化膜のう
ち１つ以上からなる絶縁膜を堆積したのち、前記第１領
域上に複数個の開口を形成する工程と、全面に一導電型
不純物をドープした第１のポリシリコンを堆積したの
ち、エッチバックにより前記開口のみに前記第１のポリ
シリコンを残す工程と、前記開口の一部をレジストで覆
って前記開口の前記第１のポリシリコンをエッチングす
る工程と、全面に逆導電型不純物をドープした第２のポ
リシリコンを堆積したのち、エッチバックにより前記第
１のポリシリコンがエッチングされた前記開口に前記第
２のポリシリコンを残す工程とを含むものである。
【００１８】
【実施例】本発明の一実施例について、図１（ａ）〜
（ｉ）を参照して説明する。
（ｉ）を参照して説明する。
【００１９】はじめに図１（ａ）に示すように、レジス
ト（図示せず）をマスクとしてＮ型シリコン基板１表面
にボロンなどのＰ型不純物をイオン注入して表面濃度１
×１０13〜１×１０16ｃｍ-3の活性ベース２を形成した
のち、絶縁保護膜として厚さ３０〜１００ｎｍの酸化膜
３および厚さ１００〜２００ｎｍの窒化膜４を堆積す
る。
ト（図示せず）をマスクとしてＮ型シリコン基板１表面
にボロンなどのＰ型不純物をイオン注入して表面濃度１
×１０13〜１×１０16ｃｍ-3の活性ベース２を形成した
のち、絶縁保護膜として厚さ３０〜１００ｎｍの酸化膜
３および厚さ１００〜２００ｎｍの窒化膜４を堆積す
る。
【００２０】つぎに図１（ｂ）に示すように、レジスト
５をマスクとしてＣＦ4 系プラズマガスにより窒化膜４
をエッチングしたのち、ＣＨＦ3 系プラズマガスにより
酸化膜３をエッチングしてエミッタ開口６およびベース
コンタクト７を形成する。
５をマスクとしてＣＦ4 系プラズマガスにより窒化膜４
をエッチングしたのち、ＣＨＦ3 系プラズマガスにより
酸化膜３をエッチングしてエミッタ開口６およびベース
コンタクト７を形成する。
【００２１】つぎに図１（ｃ）に示すように、レジスト
５を除去したのち砒素などをドープしたＮ型ポリシリコ
ン８を全面に堆積する。ここでＮ型ポリシリコン８の厚
さは少なくともエミッタ開口６のスリット幅の１／２以
上の厚さに形成してエミッタ開口６を完全に埋め込み表
面をなだらかにする。高周波用バイポーラトランジスタ
のエミッタ開口のスリット幅は０．５〜１．０μｍと極
めて狭いので、厚さ０．２５〜０．５μｍ以上のＮ型ポ
リシリコン８の形成することになる。
５を除去したのち砒素などをドープしたＮ型ポリシリコ
ン８を全面に堆積する。ここでＮ型ポリシリコン８の厚
さは少なくともエミッタ開口６のスリット幅の１／２以
上の厚さに形成してエミッタ開口６を完全に埋め込み表
面をなだらかにする。高周波用バイポーラトランジスタ
のエミッタ開口のスリット幅は０．５〜１．０μｍと極
めて狭いので、厚さ０．２５〜０．５μｍ以上のＮ型ポ
リシリコン８の形成することになる。
【００２２】つぎに図１（ｄ）に示すように、ＣＣｌ4
ガスを用いてＮ型ポリシリコン８をエッチバックするこ
とにより、エミッタ開口６およびベースコンタクト７の
みにＮ型ポリシリコン８を残す。
ガスを用いてＮ型ポリシリコン８をエッチバックするこ
とにより、エミッタ開口６およびベースコンタクト７の
みにＮ型ポリシリコン８を残す。
【００２３】つぎに図１（ｅ）に示すように、レジスト
９をマスクとして弗硝酸系の溶液を用いてベースコンタ
クト７のＮ型ポリシリコン８をエッチングする。このと
き弗硝酸系の溶液に窒化膜４および酸化膜３が耐える。
エミッタ開口６内のＮ型ポリシリコン８が露出しなけれ
ば良いので、レジスト９をパターニングするときの位置
合せ精度は緩和されている。
９をマスクとして弗硝酸系の溶液を用いてベースコンタ
クト７のＮ型ポリシリコン８をエッチングする。このと
き弗硝酸系の溶液に窒化膜４および酸化膜３が耐える。
エミッタ開口６内のＮ型ポリシリコン８が露出しなけれ
ば良いので、レジスト９をパターニングするときの位置
合せ精度は緩和されている。
【００２４】つぎに図１（ｆ）に示すように、レジスト
９を除去したのちボロンなどをドープしたＰ型ポリシリ
コン１０を堆積する。このときＰ型ポリシリコン１０は
ベースコンタクト７のスリット幅の１／２以上の厚さに
形成する。
９を除去したのちボロンなどをドープしたＰ型ポリシリ
コン１０を堆積する。このときＰ型ポリシリコン１０は
ベースコンタクト７のスリット幅の１／２以上の厚さに
形成する。
【００２５】つぎに図１（ｇ）に示すように、ＣＣｌ4
ガスを用いてＰ型ポリシリコン１０をエッチバックする
ことにより、ベースコンタクト７のみにＰ型ポリシリコ
ン１０を残す。
ガスを用いてＰ型ポリシリコン１０をエッチバックする
ことにより、ベースコンタクト７のみにＰ型ポリシリコ
ン１０を残す。
【００２６】つぎに図１（ｈ）に示すように、ＣＶＤ法
により全面に厚さ１００〜３００ｎｍの酸化膜１１を堆
積したのち、９００〜１０００℃の窒素、アルゴンなど
の不活性雰囲気で熱処理してエミッタ１２およびグラフ
トベース１３を形成する。
により全面に厚さ１００〜３００ｎｍの酸化膜１１を堆
積したのち、９００〜１０００℃の窒素、アルゴンなど
の不活性雰囲気で熱処理してエミッタ１２およびグラフ
トベース１３を形成する。
【００２７】つぎに図１（ｉ）に示すように、弗酸系の
溶液を用いて酸化膜１１をエッチングする。つぎに蒸着
またはスパッタによりＴｉ−Ｐｔ−Ａｕ（チタン−白金
−金）を堆積したのち、レジスト（図示せず）をマスク
としてイオンミリングまたはメタルドライエッチングに
より、エミッタ電極１４およびベース電極１５を形成し
て素子部が完成する。
溶液を用いて酸化膜１１をエッチングする。つぎに蒸着
またはスパッタによりＴｉ−Ｐｔ−Ａｕ（チタン−白金
−金）を堆積したのち、レジスト（図示せず）をマスク
としてイオンミリングまたはメタルドライエッチングに
より、エミッタ電極１４およびベース電極１５を形成し
て素子部が完成する。
【００２８】本実施例ではＮＰＮバイポーラトランジス
タについて述べたが、極性を反転することにより本発明
をＰＮＰバイポーラトランジスタに適用することができ
る。さらにＮＰＮおよびＰＮＰ双方のバイポーラトラン
ジスタを搭載した高周波用モノリシック集積回路や高速
Ｂｉ−ＣＭＯＳ集積回路にも適用することできる。
タについて述べたが、極性を反転することにより本発明
をＰＮＰバイポーラトランジスタに適用することができ
る。さらにＮＰＮおよびＰＮＰ双方のバイポーラトラン
ジスタを搭載した高周波用モノリシック集積回路や高速
Ｂｉ−ＣＭＯＳ集積回路にも適用することできる。
【００２９】
【発明の効果】エッチバックによりセルフアラインで選
択的にエミッタ開口にＮ型ポリシリコンを形成すること
ができる。位置合せが不要になって、従来位置合せずれ
によって生じていた不良を解消することができた。
択的にエミッタ開口にＮ型ポリシリコンを形成すること
ができる。位置合せが不要になって、従来位置合せずれ
によって生じていた不良を解消することができた。
【００３０】さらにエッチバックにより平坦化されて、
ポリシリコンと絶縁膜との段差がなくなった。従来ポリ
シリコン段差によって生じていた電極のショートがなく
なった。
ポリシリコンと絶縁膜との段差がなくなった。従来ポリ
シリコン段差によって生じていた電極のショートがなく
なった。
【００３１】またエッチバックによりベースコンタクト
にＰ型ポリシリコンを形成することにより、従来生じて
いたベースコンタクトのサイドエッチングがなくなっ
た。電極形成工程において、バリヤメタルのステップカ
バレッジが改善されて、歩留りおよび信頼性が向上し
た。
にＰ型ポリシリコンを形成することにより、従来生じて
いたベースコンタクトのサイドエッチングがなくなっ
た。電極形成工程において、バリヤメタルのステップカ
バレッジが改善されて、歩留りおよび信頼性が向上し
た。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】従来の高周波用バイポーラトランジスタの製造
方法を示す断面図である。
方法を示す断面図である。
１ Ｎ型シリコン基板 ２ 活性ベース ３ 酸化膜 ４ 窒化膜 ５ レジスト ６ エミッタ開口 ７ ベースコンタクト ８ Ｎ型ポリシリコン ９ レジスト １０ Ｐ型ポリシリコン １１ 酸化膜 １２ エミッタ １３ グラフトベース １４ エミッタ電極 １５ ベース電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】 一導電型半導体基板の表面に逆導電型の
第１領域を形成する工程と、全面に酸化膜および窒化膜
のうち１つ以上からなる絶縁膜を堆積したのち、前記第
１領域上に複数個の開口を形成する工程と、全面に一導
電型不純物をドープした第１のポリシリコンを堆積した
のち、エッチバックにより前記開口のみに前記第１のポ
リシリコンを残す工程と、前記開口の一部をレジストで
覆って前記開口の前記第１のポリシリコンをエッチング
する工程と、全面に逆導電型不純物をドープした第２の
ポリシリコンを堆積したのち、エッチバックにより前記
第１のポリシリコンがエッチングされた前記開口に前記
第２のポリシリコンを残す工程とを含む半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30207392A JP2882211B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30207392A JP2882211B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151444A JPH06151444A (ja) | 1994-05-31 |
| JP2882211B2 true JP2882211B2 (ja) | 1999-04-12 |
Family
ID=17904596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30207392A Expired - Fee Related JP2882211B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882211B2 (ja) |
-
1992
- 1992-11-12 JP JP30207392A patent/JP2882211B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151444A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609568A (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
| US5439833A (en) | Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance | |
| JP3372557B2 (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| EP0076942A2 (en) | Method of making integrated circuit device comprising dielectric isolation regions | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| JPH07105392B2 (ja) | 突起部を有する半導体デバイス構造体 | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| US4873200A (en) | Method of fabricating a bipolar transistor | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| EP0193934B1 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0241170B2 (ja) | ||
| EP0438693A2 (en) | Method of manufacturing semiconductor device | |
| JPH0691098B2 (ja) | 半導体装置 | |
| JP2882211B2 (ja) | 半導体装置の製造方法 | |
| JP3149470B2 (ja) | 半導体装置の製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPS62291176A (ja) | 半導体装置の製造方法 | |
| JP2680358B2 (ja) | 半導体素子の製造方法 | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JPS6250986B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| LAPS | Cancellation because of no payment of annual fees |