JP2877096B2 - 半導体レーザー及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザー及
びその製造方法に関する。さらに詳しくは、光ディス
ク，レーザーポインター，バーコードリーダー，レーザ
ープリンターの分野で有効に用いられる、半導体基板上
にメサ型のストライプが形成されているリッジ埋め込み
型半導体レーザーに関する。

【０００２】

【従来の技術】従来の技術を図を用いて説明する。図５
に示すようなＡｌＧａＩｎＰ系可視半導体レーザーとし
ては極めて一般的な構造が、たとえば、雑誌「アイ・イ
ー・イー・イー・ジャーナル・オヴ・カンタムエレクト
ロニクス」の第２９巻、１８５３ページ（著者：上野
他）などに記載されている。この構造では、メサ脇のｐ
−インナークラッド層５０４の層厚が０．１〜０．４μ
ｍ程度になるようにメサ形成を行ない、その後ｎ−Ｇａ
Ａｓ電流ブロック層５０９、ｐ−ＧａＡｓコンタクト層
５１０を積層することによって、ｐｎｐ電流ブロック構
造を設け、メサ脇に流れる電流をブロックしている。

【０００３】また、文献「半導体レーザー」（発行所：
培風館）の１０５ページ記載のＢＣ構造のレーザーに見
られるような、メサ脇にｎｐｎ（またはｐｎｐ）電流ブ
ロック構造を設ける手法をリッジ埋め込み型レーザーに
適用すると図６に示すようなメサ脇でクラッド層厚を０
にしたレーザーを作成することもできる。このように図
５及び図６に示した電流狭窄構造を設けることによっ
て、電流注入効率が良好で発振しきい値の低いレーザー
を作製することができる。

【０００４】

【発明が解決しようとする課題】しかし、図５に示す従
来の構造では、ｐｎｐ電流ブロック構造を設けるために
必要なメサ脇のｐ−インナークラッド層５０４の厚さ、
いわゆるメサ脇クラッド層残り厚が０．１〜０．４μｍ
あるため、レーザーを駆動させるために電流を流す際、
図５の実線矢印で示したようなレーザー発振に寄与する
電流の流れ以外に、点線矢印で示したようなメサ脇部分
への電流の広がりが生じる。この広がった電流は、レー
ザー発振に寄与しない漏れ電流であり、不必要なレーザ
ー駆動電流の増加をもたらす。

【０００５】また、図６に示すように、メサ脇クラッド
層残り厚を０にしても、電流をブロックするためにｐｎ
ｐまたはｎｐｎ接合などの電流ブロック構造を単純に積
層しただけでは、図６の実線矢印で示した有効電流以外
に、点線矢印で示した第１電流ブロック層を通じて電流
が拡って活性層に流れることになり、図５の場合と同様
な漏れ電流が生じる。

【０００６】本発明は、上記問題に鑑みなされたもので
あり、漏れ電流をほぼ０に抑えた低駆動電流のメサスト
ライプ型半導体レーザーを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体レーザによれば、半導体基板上に、
メサ型のストライプが形成されているリッジ埋め込み型
半導体レーザーであって、メサ脇部分で活性層直上に形
成された第一の半導体層と、メサ脇部分で第一の半導体
層直上に、メサ側面部分で、このメサ側面直上に形成さ
れた、第一の半導体層と異なる導電型の第二の半導体層
と、この第一および第二の半導体層を含んだ電流ブロッ
ク構造とを有することを特徴とする半導体レーザーが提
供される。

【０００８】また、その好ましい態様として、前記第一
の半導体層がＡｌＩｎＰ層、Ａｌ_1-XＧａ_XＡｓ（０＜Ｘ
＜１）および（Ａｌ_1-XＧａ_X）_0.5Ｉｎ_0.5Ｐ（０＜Ｘ＜
１）からなる群から選ばれる化合物層からなり、かつ、
前記第二の半導体層が、前記第一の半導体層を形成する
化合物とは異なった化合物の層からなることを特徴とす
る半導体レーザーが提供される。

【０００９】また、本発明の半導体レーザの製造方法に
よれば、面方位が異なる二種以上の基板面上に、半導体
を積層した後、その半導体の一部を除去する工程を有す
る半導体レーザーの製造方法であって、前記半導体が積
層された基板面方位によって、エッチャントに対するエ
ッチング速度が異なることを利用して、特定の基板面方
位上に積まれた部分のみをエッチング除去することを特
徴とする半導体レーザーの製造方法が提供される。

【００１０】また、その好ましい態様として、半導体基
板上に、メサ型のストライプが形成されているリッジ埋
め込み型半導体レーザーの製造方法であって、マスクを
してメサを形成した後、第一の半導体層を、面方位が異
なる二種以上の前記メサと基板面上にまたがって積層
し、次に、第一の半導体層とは異なる第二の半導体層
を、前記マスクを除いた前記第一の半導体層上のほぼ全
面に被覆し、その後、前記マスクのサイドエッチングを
行ない、このとき形成されたマスクと第二の半導体層の
隙間から前記第一の半導体層の一部にエッチングを行
い、この第一の半導体層のエッチングを、半導体が積層
された基板の面方位によって、半導体のエッチング速度
が異なることを利用して、前記第一の半導体の一部にの
みエッチングを行うことを特徴とする半導体レーザーの
製造方法が提供される。

【００１１】さらに、前記第一の半導体層が、ＡｌＩｎ
Ｐ層、Ａｌ_1-XＧａ_XＡｓ（０＜Ｘ＜１）および（Ａｌ
_1-XＧａ_X）_0.5Ｉｎ_0.5Ｐ（０＜Ｘ＜１）からなる群から
選ばれる化合物の層からなることを特徴とする半導体レ
ーザー装置の製造方法が提供される。

【００１２】

【発明の実施の形態】以下、本発明にかかる半導体レー
サおよびその製造方法の実施の形態について説明する。

【００１３】 Ｉ．半導体レーザー 本発明の半導体レーザーの構成は、半導体基板上にメサ
型のストライプが形成されているリッジ埋め込み型半導
体レーザーであって、その構成は、所定の位置に形成さ
れた第一の半導体層、所定の位置に形成された第二の半
導体層およびこの第一と第二の半導体層を含んだ電流ブ
ロック構造に大別される。

【００１４】 １．第一の半導体層 （１）形成位置 本発明に用いられる第一の半導体層は、メサ脇部分で活
性層直上に形成される。このようにすることでメサ脇部
分への電流の広がりを抑制することができる。

【００１５】 （２）構造および材質 その材質としては、ＡｌＩｎＰ層、Ａｌ1-_XＧａ_XＡｓ
（０＜Ｘ＜１）および（Ａｌ_1-XＧａ_X）_0.5Ｉｎ_0.5Ｐか
らなる群から選ばれる化合物の層を用いることができ
る。 ＡｌＩｎＰ層 本発明に用いられるＡｌＩｎＰ層の各成分比は、基板に
格子整合する値とすることが好ましい。 Ａｌ_1-XＧａ_XＡｓ（０＜Ｘ＜１） 本発明に用いられるＡｌ_1-XＧａ_XＡｓ（０＜Ｘ＜１）の
各成分比としては、Ｘを０．８〜１．０の範囲とするこ
とが半導体レーザの横モード制御の観点から好ましい。 （Ａｌ_1-XＧａ_X）_0.5Ｉｎ_0.5Ｐ（０＜Ｘ＜１） 本発明に用いられる（Ａｌ_1-XＧａ_X）_0.5Ｉｎ_0.5Ｐ（０
＜Ｘ＜１）の各成分比としては、Ｘが０．７〜１．０の
範囲とすることが半導体レーザの横モード制御の観点か
ら好ましい。 層厚 本発明に用いられる第一の半導体層の層厚としては、
０．０５μｍ以上が好ましい。０．０５μｍ未満である
と電流ブロック構造の耐電圧が劣化する。

【００１６】 ２．第二の半導体層 （１）形成位置 本発明に用いられる第二の半導体層は、メサ脇部分で、
第一の半導体層の直上に、メサ側面部分で、このメサ側
面直上に形成される。このようにすることで、メサ脇を
流れる電流を阻止することができる。 （２）構造および材質 第二の半導体層としては、前記第一の半導体層と異なる
導電型を用いる。その材質としては、たとえば、ＧａＡ
ｓ，ＧａＩｎＰを挙げることができる。

【００１７】 ３．具体例 本発明の一実施形態を示す図１によって、本発明の具体
例を説明する。図１に示すように、本発明における構成
要素である第一の半導体層、および第二の半導体層は、
それぞれメサ脇部分で活性層直上に第一の半導体層が、
また第一の半導体層直上に第二の半導体層が積層され、
メサ側面部分で、メサ側面直上に第二の半導体層が積層
され、これによりメサ裾部へ拡散する漏れ電流を抑制
し、かつメサ脇を流れる電流を阻止するように構成され
ている。

【００１８】 II．半導体レーザーの製造方法 本発明の半導体レーザーの製造方法は、半導体が積層さ
れた基板の面方位によって半導体のエッチング速度が異
なることを利用して、この半導体のうち特定面方位上に
積層された部分だけをエッチングする。以下、工程に沿
って具体的に説明する。

【００１９】 １．第一の半導体層の積層 まず、第一の半導体層を面方位で異なる二種以上の基板
面上にまたがって積層する。この場合、第一の半導体層
としては、たとえば前記の化合物を用いることができ
る。その構造としては、たとえばｎ−ＡｌＧａＩｎＰか
らなるクラッド層、ＧａＩｎＰ／ＡｌＧａＩｎＰからな
る多重量子井戸活性層、ｐ−ＡｌＧａＩｎＰからなるク
ラッド層、ｐ−ＧａＩｎＰからなるヘテロバッファ層お
よびｐ−ＧａＡｓからなるキャップ層等を順次積層する
ことを挙げることができる。その積層の方法としては、
例えばＭＯＣＶＤ，ＭＢＥ，ＬＰＥを挙げることができ
る。層厚としては、ｎ−ＡｌＧａＩｎＰ，ｐ−ＡｌＧａ
ＩｎＰクラッド層が１．５μｍ，ヘテロバッファ層が
０．０２μｍ，キャップ層が３μｍ程度が好ましい。

【００２０】 ２．第一の半導体層による被覆 次に、第一の半導体層とは異なる第二の半導体層を、第
一の半導体層上に、わずかな隙間を残してほぼ全面的に
被覆する。わずかな隙間とは、０．０５〜１μｍの範囲
を意味する。第二の半導体層としては、前記化合物を用
いることができる。その被覆の方法としては、例えばＳ
ｉＯ₂マスクを利用した選択成長を挙げることができ
る。層厚としては、０．１〜１μｍ程度が好ましい。

【００２１】 ３．第一の半導体層のエッチング 前記隙間から化学エッチャントにより、第一の半導体層
のうち特定面方位上に積層された部分だけをエッチング
する。ここで用いられる化学エッチャントとしては、た
とえばＡｌＩｎＰ，ＡｌＧａＡｓに対してバッファード
フッ酸を挙げることができる。このようにすることで、
メサ側面直上の第一の半導体層だけをエッチングでき
る。

【００２２】リッジ型レーザーでは、従来例の構造を示
す図５のメサ脇クラッド層の残り厚ｈを薄くすることに
よって、しきい値を下げ、効率を高めることができる。
このことを実証した実験結果を図７及び図８に示す。図
７に示すようにｈが小さくなるに従って発振しきい値が
下がった。さらに、図８に示すようにｈが小さくなるに
従って効率もよくなった。前記の雑誌アイ・イー・イー
・ジャーナル・オヴ・カンタム・エレクトロニクス、２
８巻の７９８ページの第６図と７９９ページの第９図
（著者：Ｚｈａｎ−Ｍｉｎｇ Ｌｉ 他）に示されてい
る計算結果から、これは点線矢印で示されたメサ脇に拡
散する漏れ電流を抑制できるためであることが予想され
ている。従って、メサ脇に拡散する漏れ電流を低く抑え
る構造を設けることによって、しきい値が低く、効率が
高い半導体レーザーを作製することができる。

【００２３】本願発明の図１に示す構造では、メサ脇ク
ラッド層残り厚が０である上に、メサ側面上に積層され
ているｎ−ＧａＡｓ第二の電流ブロック層１０８と多重
量子井戸活性層１０３との間にＰ−ＡｌＩｎＰ第一の電
流ブロック層があるために図５及び図６に示す従来例に
見られたようなメサ脇への漏れ電流が生じない。このた
め同構造を用いた半導体レーザーは従来のものに比べ、
しきい値が低く、効率が高いという特徴を有する。

【００２４】

【実施例】以下、本発明を実施例によってさらに具体的
に説明する。 ［実施例１］ 図２（Ａ）に示すように、ＭＯＶＰＥ結晶成長法により
面方位が（００１）面であるｎ−ＧａＡｓ基板２０１上
に、ｎ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層
（厚さ１．５μｍ）２０２、発振波長が６８０ｎｍにな
るように設計された多重量子井戸活性層２０３、ｐ−
（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層２０４（厚
さ１．５μｍ）、ｐ−ＧａＩｎＰヘテロバッファ層２０
５（厚さ０．０２μｍ）、ｐ−ＧａＡｓキャップ層２０
６（厚さ０．３μｍ）を順次積層した。

【００２５】その後に、図２（Ｂ）に示すようにフォト
ソグラフィ法によりストライプ状のＳｉＯ₂膜２１２
（幅５μｍ）を形成した。その後にＳｉＯ₂膜２１２を
マスクとして、燐酸、３０％過酸化水素水、水、１：
１：１０の混合エッチャントでｐ−ＧａＡｓキャップ層
２０６を、臭化水素水、３０％過酸化水素水、水、１０
０：１：２００の混合エッチャントでｐ−ＧａＩｎＰヘ
テロバッファ層２０５、臭化水素水、水１：１の混合エ
ッチャントでｐ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラ
ッド層２０４を順次エッチングし、メサを形成した。

【００２６】その後に、図２（Ｃ）に示すようにＳｉＯ
₂膜２１２をマスクとしてＭＯＶＰＥ法によりｐ−Ａｌ
ＩｎＰ第一の電流ブロック層２０７とｎ−ＧａＡｓ保護
層２１３を順次選択成長した。

【００２７】その後に、図２（Ｄ）に示すようにＳｉＯ
₂膜２１２の幅を若干狭めるためにバッファード弗酸で
ＳｉＯ₂膜２１２をサイドエッチングした。このときＳ
ｉＯ₂膜２１２がバッファード弗酸でサイドエッチング
されることによりできるＳｉＯ₂膜２１２とｎ−ＧａＡ
ｓ保護層の隙間からバッファード弗酸がＰ−ＡｌＩｎＰ
第一の電流ブロック層２０７の部分に入り込むが、Ｐ−
ＡｌＩｎＰ第一の電流ブロック層２０７のうち、メサ側
面である（１１１）面上に積層されている部分は、メサ
脇の（００１）面上に積層されている部分よりバッファ
ード弗酸に対するドライエッチングレートが早いため
（１１１）面上に積層されている部分だけがエッチング
され、図２（Ｄ）に示すような構造ができた。

【００２８】その後に、図２（Ｅ）に示すように、ｎ−
ＧａＡｓ保護層２１３を燐酸、３０％過酸化水素水、
水、１：１：１０の混合エッチャントで除去した後、Ｍ
ＯＶＰＥ法によりｎ−ＧａＡｓ第二の電流ブロック層２
０８を積層し、バッファード弗酸でＳｉＯ₂膜２１２を
除去した後、ｐ−ＧａＡｓコンタクト層を積層すると図
２（Ｅ）に示す構造が完成した。

【００２９】このようにエピタキシャル成長された基板
のｎ−ＧａＡｓ側から厚さ１００μｍまで研磨し、ｐ
側、ｎ側にそれぞれ電極を付け、共振器長５００μｍ、
幅３００μｍにペレッタイズした素子のレーザー特性
を、同じサイズの図５に示す従来構造のものと比較した
ところ、従来のものがしきい値５０ｍＡ、効率０．３Ｗ
／Ａであったのに比べ、本発明のものはしきい値４０ｍ
Ａ、効率０．４Ｗ／Ａであった。

【００３０】 ［実施例２］ 図３（Ａ）に示すようにＭＯＶＰＥ結晶成長法により面
方位が（００１）であるｎ−ＧａＡｓ基板３０１上に、
ｎ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層（厚さ
１．５μｍ）３０２、発振波長が６８０ｎｍになるよう
に設計された多重量子井戸活性層３０３、ｐ−（Ａｌ
_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層３０４（厚さ１．
５μｍ）、ｐ−ＧａＩｎＰヘテロバッファ層３０５（厚
さ０．０２μｍ）、ｐ−ＧａＡｓキャップ層３０６（厚
さ０．３μｍ）を順次積層した。

【００３１】その後に、図３（Ｂ）に示すようにフォト
リソグラフィ法によりストライプ状のＳｉＯ₂膜３１２
（幅５μｍ）を形成した。その後にＳｉＯ₂膜３１２を
マスクとして、燐酸、３０％過酸化水素水、水、１：
１：１０の混合エッチャントでｐ−ＧａＡｓキャップ層
３０６を、臭化水素水、３０％過酸化水素水、水、１０
０：１：２００の混合エッチャントでｐ−ＧａＩｎＰヘ
テロバッファ層３０５、臭化水素水、水、１：１の混合
エッチャントでｐ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐク
ラッド層３０４を順次エッチングし、メサを形成した。

【００３２】その後に、図３（Ｃ）に示すように、Ｓｉ
Ｏ₂膜３１２をマスクとして、ＭＯＶＰＥ法によりｐ−
ＡｌＧａＡｓ第一の電流ブロック層３０７とｎ−ＧａＡ
ｓ保護層３１３を順次選択成長した。

【００３３】その後に、図３（Ｄ）に示すようにＳｉＯ
₂膜３１２の幅を若干狭めるためにバッファード弗酸で
ＳｉＯ₂膜３１２をサイドエッチングした。このときＳ
ｉＯ₂膜３１２がバッファード弗酸でサイドエッチング
されることによりできるＳｉＯ₂膜３１２とｎ−ＧａＡ
ｓ保護層３１３の隙間からバッファード弗酸がｐ−Ａｌ
ＧａＡｓ第一の電流ブロック層３０７の部分に入り込む
が、ｐ−ＡｌＧａＡｓ第一の電流ブロック層３０７のう
ち、メサ側面である（１１１）面上に積層されている部
分は、メサ脇の（００１）面に積層されている部分より
バッファード弗酸に対するエッチングレートが早いた
め、（１１１）面上に積層されている部分だけがエッチ
ングされ、図３（Ｄ）に示すような構造ができた。

【００３４】その後に、図３（Ｅ）に示すようにｎ−Ｇ
ａＡｓ保護層３１３を燐酸、３０％過酸化水素水、水、
１：１：１０の混合エッチャントで除去した後、ＭＯＶ
ＰＥ法によりｎ−ＧａＡｓ第二の電流ブロック層３０８
を積層し、バッファード弗酸でＳｉＯ₂膜３１２ を除去
した後、ｐ−ＧａＡｓコンタクト層を積層すると図３
（Ｅ）に示す構造が完成した。

【００３５】このようにエピタキシャル成長された基板
のｎ−ＧａＡｓ側から厚さ１００μｍまで研磨し、ｐ
側、ｎ側にそれぞれ電極を付け、共振器長５００μｍ、
幅３００μｍにペレッタイズした素子のレーザー特性
を、同じサイズの図５に示す従来構造のものと比較した
ところ、従来のものがしきい値５０ｍＡ、効率０．３Ｗ
／Ａであったのに比べ、本発明のものは、しきい値４２
ｍＡ、効率０．３８Ｗ／Ａであった。

【００３６】 ［実施例３］ 図４（Ａ）に示すようにＭＯＶＰＥ結晶成長法により面
方位が（００１）であるｎ−ＧａＡｓ基板４０１上に、
ｎ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層（厚さ
１．５μｍ）４０２、発振波長が６８０ｎｍになるよう
に設計された多重量子井戸活性層４０３、ｐ−（Ａｌ
_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐクラッド層４０４（厚さ１．
５μｍ）、ｐ−ＧａＩｎＰヘテロバッファ層４０５（厚
さ０．０２μｍ）、ｐ−ＧａＡｓキャップ層４０６（厚
さ０．３μｍ）を順次積層した。

【００３７】その後に、図４（Ｂ）に示すようにフォト
リソグラフィ法によりストライプ状のＳｉＯ₂膜４１２
（幅５μｍ）を形成した。その後にＳｉＯ₂膜４１２を
マスクとして、燐酸、３０％過酸化水素水、水、１：
１：１０の混合エッチャントでｐ−ＧａＡｓキャップ層
４０６を、臭化水素水、３０％過酸化水素水、水、１０
０：１：２００の混合エッチャントでｐ−ＧａＩｎＰヘ
テロバッファ層４０５、臭化水素水、水、１：１の混合
エッチャントでｐ−（Ａｌ_0.6Ｇａ_0.4）_0.5Ｉｎ_0.5Ｐク
ラッド層４０４を順次エッチングし、メサを形成した。

【００３８】その後に、図４（Ｃ）に示すように、Ｓｉ
Ｏ₂膜４１２をマスクとして、ＭＯＶＰＥ法によりｐ−
（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐ第一の電流ブロック層
４０７とｎ−ＧａＡｓ保護層４１３を順次選択成長し
た。

【００３９】その後に、図４（Ｄ）に示すようにＳｉＯ
₂膜３１２の幅を若干狭めるためにバッファード弗酸で
ＳｉＯ₂膜４１２をサイドエッチングした。このときＳ
ｉＯ₂膜４１２がバッファード弗酸でサイドエッチング
されることによりできるＳｉＯ₂膜４１２とｎ−ＧａＡ
ｓ保護層４１３の隙間からバッファード弗酸がｐ−（Ａ
ｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐ第一の電流ブロック層４０
７の部分に入り込むが、ｐ−（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉ
ｎ_0.5Ｐ第一の電流ブロック層４０７のうち、メサ側面
である（１１１）面上に積層されている部分は、メサ脇
の（００１）面に積層されている部分よりバッファード
弗酸に対するエッチングレートが早いため、（１１１）
面上に積層されている部分だけがエッチングされ、図４
（Ｄ）に示すような構造ができた。

【００４０】その後に、図４（Ｅ）に示すように、ｎ−
ＧａＡｓ保護層４１３を燐酸、３０％過酸化水素水、
水、１：１：１０の混合エッチャントで除去した後、Ｍ
ＯＶＰＥ法によりｎ−ＧａＡｓ第二の電流ブロック層４
０８を積層し、バッファード弗酸でＳｉＯ₂膜４１２を
除去した後、ｐ−ＧａＡｓコンタク ト層を積層する
と、図４（Ｅ）に示す構造が完成した。

【００４１】このようにエピタキシャル成長された基板
のｎ−ＧａＡｓ側から厚さ１００μｍまで研磨し、ｐ
側、ｎ側にそれぞれ電極を付け、共振器長５００μｍ、
幅３００μｍにペレッタイズした素子のレーザー特性
を、同じサイズの図５に示す従来構造のものと比較した
ところ、従来のものがしきい値５０ｍＡ、効率０．３Ｗ
／Ａであったのに比べ、本発明のものは、しきい値４３
ｍＡ、効率０．３７Ｗ／Ａであった。

【００４２】

【発明の効果】以上説明したように、本発明によって、
レーザー発振しきい値電流値が低く、効率が大きい半導
体レーザーを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示した断面図である。

【図２】本発明の一実施例を工程順に示した断面図であ
る。

【図３】本発明の他の実施例を工程順に示した断面図で
ある。

【図４】本発明の他の実施例を工程順に示した断面図で
ある。

【図５】従来例の構造を示した断面図である。

【図６】従来例の構造を示した断面図である。

【図７】しきい値電流のメサ脇残り厚依存性を示したグ
ラフである。

【図８】効率のメサ脇残り厚依存性を示したグラフであ
る。

【符号の説明】

１０１ ｎ−ＧａＡｓ基板 １０２ ｎ−ＡｌＧａＩｎＰクラッド層 １０３ 多重量子井戸活性層 １０４ ｎ−ＡｌＧａＩｎＰクラッド層 １０５ ｐ−ＧａＩｎＰヘテロバッファ層 １０６ ｐ−ＧａＡｓキャップ層 １０７ ｐ−ＡｌＩｎＰ第一の電流ブロック層（第一の
半導体層） １０８ ｎ−ＧａＡｓ第二の電流ブロック層（第二の半
導体層） １０９ ｐ−ＧａＡｓコンタクト層 ２０１ ｎ−ＧａＡｓ基板 ２０２ ｎ−ＡｌＧａＩｎＰクラッド層 ２０３ 多重量子井戸活性層 ２０４ ｎ−ＡｌＧａＩｎＰクラッド層 ２０５ ｐ−ＧａＩｎＰヘテロバッファ層 ２０６ ｐ−ＧａＡｓキャップ層 ２０７ ｐ−ＡｌＩｎＰ第一の電流ブロック層 ２０８ ｎ−ＧａＡｓ第二の電流ブロック層 ２０９ ｐ−ＧａＡｓコンタクト層 ２１２ ＳｉＯ₂膜 ３０１ ｎ−ＧａＡｓ基板 ３０２ ｎ−ＡｌＧａＩｎＰクラッド層 ３０３ 多重量子井戸活性層 ３０４ ｎ−ＡｌＧａＩｎＰクラッド層 ３０５ ｐ−ＧａＩｎＰヘテロバッファ層 ３０６ ｐ−ＧａＡｓキャップ層 ３０７ ｐ−ＡｌＧａＡｓ第一の電流ブロック層 ３０８ ｎ−ＧａＡｓ第二の電流ブロック層 ３０９ ｐ−ＧａＡｓコンタクト層 ３１２ ＳｉＯ₂膜 ４０１ ｎ−ＧａＡｓ基板 ４０２ ｎ−ＡｌＧａＩｎＰクラッド層 ４０３ 多重量子井戸活性層 ４０４ ｎ−ＡｌＧａＩｎＰクラッド層 ４０５ ｐ−ＧａＩｎＰヘテロバッファ層 ４０６ ｐ−ＧａＡｓキャップ層 ４０７ ｐ−ＡｌＧａＩｎＰ第一の電流ブロック層 ４０８ ｎ−ＧａＡｓ第二の電流ブロック層 ４０９ ｐ−ＧａＡｓコンタクト層 ４１２ ＳｉＯ₂膜

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に、メサ型のストライプが
   形成されているリッジ埋め込み型半導体レーザーであっ
   て、 メサ脇部分で活性層直上に形成された第一の半導体層
   と、 メサ脇部分で第一の半導体層直上に、メサ側面部分で、
   このメサ側面直上に形成された、第一の半導体層と異な
   る導電型の第二の半導体層と、 この第一および第二の半導体層を含んだ電流ブロック構
   造とを有することを特徴とする半導体レーザー。
2. 【請求項２】 前記第一の半導体層がＡｌＩｎＰ層、Ａ
   ｌ_1-XＧａ_XＡｓ（０＜Ｘ＜１）および（Ａｌ_1-XＧａ_X）
   _0.5Ｉｎ_0.5Ｐ（０＜Ｘ＜１）からなる群から選ばれる化
   合物層からなり、かつ、前記第二の半導体層が、前記第
   一の半導体層を形成する化合物とは異なった化合物の層
   からなることを特徴とする請求項１に記載の半導体レー
   ザー。
3. 【請求項３】 面方位が異なる二種以上の基板面上に、
   半導体を積層した後、その半導体の一部を除去する工程
   を有する半導体レーザーの製造方法であって、 前記半導体が積層された基板面方位によって、エッチャ
   ントに対するエッチング速度が異なることを利用して、
   特定の基板面方位上に積まれた部分のみをエッチング除
   去することを 特徴とする半導体レーザーの製造方法。
4. 【請求項４】 半導体基板上に、メサ型のストライプが
   形成されているリッジ埋め込み型半導体レーザーの製造
   方法であって、 マスクをしてメサを形成した後、第一の半導体層を、面
   方位が異なる二種以上の前記メサと基板面上にまたがっ
   て積層し、 次に、第一の半導体層とは異なる第二の半導体層を、前
   記マスクを除いた前記第一の半導体層上のほぼ全面に被
   覆し、その後、前記マスクのサイドエッチングを行な
   い、このとき形成されたマスクと第二の半導体層の隙間
   から前記第一の半導体層の一部にエッチングを行い、 この第一の半導体層のエッチングを、半導体が積層され
   た基板の面方位によって、半導体のエッチング速度が異
   なることを利用して、前記第一の半導体の一部にのみエ
   ッチングを行うことを特徴とする 半導体レーザーの製造
   方法。
5. 【請求項５】 前記第一の半導体層がＡｌＩｎＰ層、Ａ
   ｌ_1-XＧａ_XＡｓ（０＜Ｘ＜１）および（Ａｌ_1-XＧａ_X）
   _0.5Ｉｎ_0.5Ｐ（０＜Ｘ＜１）からなる群から選ばれる化
   合物層からなり、かつ、前記第二の半導体層が、前記第
   一の半導体層を形成する化合物とは異なった化合物の層
   からなる請求項４に記載の半導体レーザ装置の製造方
   法。