JP2876485B2 - 交流位相差電圧発生装置 - Google Patents
交流位相差電圧発生装置Info
- Publication number
- JP2876485B2 JP2876485B2 JP2009593A JP959390A JP2876485B2 JP 2876485 B2 JP2876485 B2 JP 2876485B2 JP 2009593 A JP2009593 A JP 2009593A JP 959390 A JP959390 A JP 959390A JP 2876485 B2 JP2876485 B2 JP 2876485B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- input
- phase difference
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、位相差測定装置を調整および校正するため
の基準器として一定の位相差を持つ二つの交流電圧を発
生させる交流位相差電圧発生装置に関する。
の基準器として一定の位相差を持つ二つの交流電圧を発
生させる交流位相差電圧発生装置に関する。
従来の技術 位相差測定装置を調整および校正するためには、基準
器として一定の位相差を作り出す必要がある。このよう
な一定の位相差を持つ交流電圧を得る従来の方法として
は、セルシンやゾルバの回転機を用いる方法が一般的で
ある。
器として一定の位相差を作り出す必要がある。このよう
な一定の位相差を持つ交流電圧を得る従来の方法として
は、セルシンやゾルバの回転機を用いる方法が一般的で
ある。
発明が解決しようとする課題 しかしながら、従来のこのような位相差電圧発生装置
は高価であり簡便に利用することができないという問題
があった。また、位相差測定器の調整に用いるために
は、位相が連続でなく一定の段階変化の方が好都合であ
るが、この目的に適した装置がないという問題があっ
た。
は高価であり簡便に利用することができないという問題
があった。また、位相差測定器の調整に用いるために
は、位相が連続でなく一定の段階変化の方が好都合であ
るが、この目的に適した装置がないという問題があっ
た。
本発明は、このような従来の問題を解決するものであ
り、位相差を予め設定した値に段階的に切り替えること
が可能で、かつ高精度の交流電圧を簡便に得ることので
きる優れた交流位相差電圧発生装置を提供することを目
的とする。
り、位相差を予め設定した値に段階的に切り替えること
が可能で、かつ高精度の交流電圧を簡便に得ることので
きる優れた交流位相差電圧発生装置を提供することを目
的とする。
課題を解決するための手段 本発明は、前記目的を達成するために、交流出力周波
数のＮ倍の基準クロックを発生する基準クロック発生器
と、前記基準クロックを1/Nに分周する分周器と、前記
分周器の出力電圧を前記基準クロックでシフトさせて前
記分周器の出力電圧に対し一定の位相遅れ電圧を出力す
るＭ段のシフトレジスタ部と、前記分周器の出力電圧を
正負の電圧に変換する第１の電圧変換手段と、前記シフ
トレジスタ部の出力電圧を正負の電圧に変換する第２の
電圧変換手段とから成り、前記第１の電圧変換手段と第
２の電圧変換手段とにより位相差電圧を発生させるよう
にしたものである。
数のＮ倍の基準クロックを発生する基準クロック発生器
と、前記基準クロックを1/Nに分周する分周器と、前記
分周器の出力電圧を前記基準クロックでシフトさせて前
記分周器の出力電圧に対し一定の位相遅れ電圧を出力す
るＭ段のシフトレジスタ部と、前記分周器の出力電圧を
正負の電圧に変換する第１の電圧変換手段と、前記シフ
トレジスタ部の出力電圧を正負の電圧に変換する第２の
電圧変換手段とから成り、前記第１の電圧変換手段と第
２の電圧変換手段とにより位相差電圧を発生させるよう
にしたものである。
作用 本発明は、このような構成を備えているので、方形波
発振電圧をシフトレジスタを介して一定クロック分だけ
遅れさせることにより、一定の位相遅れの交流電圧を取
り出すことができる。
発振電圧をシフトレジスタを介して一定クロック分だけ
遅れさせることにより、一定の位相遅れの交流電圧を取
り出すことができる。
実施例 以下、図面を参照して本発明の一実施例を説明する。
この実施例では、基準クロックから生成された方形波
（信号）を所定のクロック分だけシフトさせ、さらに元
の方形波と上記シフトされた方形波とを正負電圧の振幅
に変形して正と負を交互に繰り返す正弦波でない交流電
圧（以下、非正弦波交流電圧という）を発生させる交流
位相差電圧発生装置の例を説明する。
この実施例では、基準クロックから生成された方形波
（信号）を所定のクロック分だけシフトさせ、さらに元
の方形波と上記シフトされた方形波とを正負電圧の振幅
に変形して正と負を交互に繰り返す正弦波でない交流電
圧（以下、非正弦波交流電圧という）を発生させる交流
位相差電圧発生装置の例を説明する。
図は本発明の一実施例の構成を示すものである。図に
おいて、１は水晶発振器等による基準クロック発生器で
あり、この実施例では21.6KHzの信号を発生する。２は
分周器であり、基準クロック発生器１の出力を1/360に
分周して60Hzの方形波を出力する。３、４、５、６はそ
れぞれ８段のシフトレジスタを直列に接続したものであ
り、分周器２の出力をシフトレジスタ３の入力とし、基
準クロック発生器１の出力を各シフトレジスタ３、４、
５、６のクロック入力としている。７はシフトレジスタ
３、４、５、６の複数個の出力電圧のうち任意の１個の
出力電圧を選択する選択手段としての機能を有する４回
路接点スイッチであり、その共通接点はゼロ電位に接続
されている。シフトレジスタ３、４、５、６は全部で32
段あるが、その０、10、20、30段目の出力はそれぞれ２
入力論理積回路８、９、10、11の一方の入力に接続され
ており、その他方の入力には、第１切り替えスイッチ７
の各接点が接続されている。これら２入力論理積回路
８、９、10、11の出力は、４入力論理和回路12の入力に
接続されている。13、14、15、16は、別の２入力論理積
回路であり、４入力論理和回路12の出力は、２入力論理
積回路14、16の一方の入力に接続されている。２入力論
理積回路13、15の一方の入力には、分周器２の出力が接
続されている。したがって、２入力論理積回路13、15
は、分周器２の出力電圧を正負の電圧に変換する第１の
電圧変換手段としての機能を有しており、また、２入力
論理積回路14、16は、シフトレジスタ３、４、５、６の
出力電圧を正負の電圧に変換する第２の電圧変換手段と
しての機能を有している。17は第１切替スイッチ７によ
って選択されたシフトレジスタ３、４、５、６の出力電
圧と分周器２の出力電圧とを各々第１の正負電圧変換手
段である２入力論理積回路13、15を介して出力するか、
それとも第２の正負電圧変換手段である２入力論理積回
路14、16を介して出力するかを切り替える切替手段とし
ての２回路接点の第２切り替えスイッチである。この第
２切り替えスイッチの共通接点はゼロ電位に接続され、
＋側（１側、オフ側）の接点は２入力論理積回路13およ
び16の他方の入力に接続され、−側（２側、オン側）の
接点は２入力論理積回路14および15の他方の入力に接続
されている。２入力論理積回路13および14のそれぞれの
出力は、別の２入力論理和回路18の入力に接続され、そ
の出力は抵抗20を介してレベルシフタ23の入力に接続さ
れている。このレベルシフタ23は、＋12Vおよび−12Vの
両電源を持つコンパレータであり、抵抗21および抵抗22
で5V電圧を分圧して基準電圧とし、抵抗20を介した入力
がこの基準電圧より大か小かにより、＋12Vまたは−12V
の非正弦波交流電圧を出力端子28に出力する。他方、２
入力論理積回路15および16のそれぞれの出力は、別の２
入力論理和回路19の入力に接続され、その出力は抵抗24
を介して別のレベルシフタ27の入力に接続されている。
このレベルシフタ27もレベルシフタ23と同様に、抵抗25
および抵抗26で5V電圧を分圧して基準電圧とし、抵抗24
を介した入力がこの基準電圧より大か小かにより、＋12
Vまたは−12Vの非正弦波交流電圧を出力端子29に出力す
る。
おいて、１は水晶発振器等による基準クロック発生器で
あり、この実施例では21.6KHzの信号を発生する。２は
分周器であり、基準クロック発生器１の出力を1/360に
分周して60Hzの方形波を出力する。３、４、５、６はそ
れぞれ８段のシフトレジスタを直列に接続したものであ
り、分周器２の出力をシフトレジスタ３の入力とし、基
準クロック発生器１の出力を各シフトレジスタ３、４、
５、６のクロック入力としている。７はシフトレジスタ
３、４、５、６の複数個の出力電圧のうち任意の１個の
出力電圧を選択する選択手段としての機能を有する４回
路接点スイッチであり、その共通接点はゼロ電位に接続
されている。シフトレジスタ３、４、５、６は全部で32
段あるが、その０、10、20、30段目の出力はそれぞれ２
入力論理積回路８、９、10、11の一方の入力に接続され
ており、その他方の入力には、第１切り替えスイッチ７
の各接点が接続されている。これら２入力論理積回路
８、９、10、11の出力は、４入力論理和回路12の入力に
接続されている。13、14、15、16は、別の２入力論理積
回路であり、４入力論理和回路12の出力は、２入力論理
積回路14、16の一方の入力に接続されている。２入力論
理積回路13、15の一方の入力には、分周器２の出力が接
続されている。したがって、２入力論理積回路13、15
は、分周器２の出力電圧を正負の電圧に変換する第１の
電圧変換手段としての機能を有しており、また、２入力
論理積回路14、16は、シフトレジスタ３、４、５、６の
出力電圧を正負の電圧に変換する第２の電圧変換手段と
しての機能を有している。17は第１切替スイッチ７によ
って選択されたシフトレジスタ３、４、５、６の出力電
圧と分周器２の出力電圧とを各々第１の正負電圧変換手
段である２入力論理積回路13、15を介して出力するか、
それとも第２の正負電圧変換手段である２入力論理積回
路14、16を介して出力するかを切り替える切替手段とし
ての２回路接点の第２切り替えスイッチである。この第
２切り替えスイッチの共通接点はゼロ電位に接続され、
＋側（１側、オフ側）の接点は２入力論理積回路13およ
び16の他方の入力に接続され、−側（２側、オン側）の
接点は２入力論理積回路14および15の他方の入力に接続
されている。２入力論理積回路13および14のそれぞれの
出力は、別の２入力論理和回路18の入力に接続され、そ
の出力は抵抗20を介してレベルシフタ23の入力に接続さ
れている。このレベルシフタ23は、＋12Vおよび−12Vの
両電源を持つコンパレータであり、抵抗21および抵抗22
で5V電圧を分圧して基準電圧とし、抵抗20を介した入力
がこの基準電圧より大か小かにより、＋12Vまたは−12V
の非正弦波交流電圧を出力端子28に出力する。他方、２
入力論理積回路15および16のそれぞれの出力は、別の２
入力論理和回路19の入力に接続され、その出力は抵抗24
を介して別のレベルシフタ27の入力に接続されている。
このレベルシフタ27もレベルシフタ23と同様に、抵抗25
および抵抗26で5V電圧を分圧して基準電圧とし、抵抗24
を介した入力がこの基準電圧より大か小かにより、＋12
Vまたは−12Vの非正弦波交流電圧を出力端子29に出力す
る。
次に、前記実施例の動作について説明する。前記した
ように、基準クロック発生器１の出力は分周器２で60Hz
の方形波に変換され、２入力論理積回路13および15に入
力される。他方、分周器２の出力は、シフトレジスタ
３、４、５、６により１度刻みで位相が遅らされる。２
入力論理積回路８、９、10、11には、それぞれシフトレ
ジスタ３、４、５、６から０、10、20、30度遅れの60Hz
信号が与えられ、第１切り替えスイッチ７の設定によ
り、いずれかの位相遅れの信号が選択される。すなわ
ち、図のように第１切り替えスイッチ７が「10」の接点
位置にあれば、論理積回路８、９、10、11のうち９のみ
の出力が有効になり、論理和回路12の出力は、10度の位
相遅れ信号が出力される。この10度の位相遅れ信号は、
論理積回路14および16に入力される。
ように、基準クロック発生器１の出力は分周器２で60Hz
の方形波に変換され、２入力論理積回路13および15に入
力される。他方、分周器２の出力は、シフトレジスタ
３、４、５、６により１度刻みで位相が遅らされる。２
入力論理積回路８、９、10、11には、それぞれシフトレ
ジスタ３、４、５、６から０、10、20、30度遅れの60Hz
信号が与えられ、第１切り替えスイッチ７の設定によ
り、いずれかの位相遅れの信号が選択される。すなわ
ち、図のように第１切り替えスイッチ７が「10」の接点
位置にあれば、論理積回路８、９、10、11のうち９のみ
の出力が有効になり、論理和回路12の出力は、10度の位
相遅れ信号が出力される。この10度の位相遅れ信号は、
論理積回路14および16に入力される。
第２切り替えスイッチ17は出力電圧の位相を遅れか進
みかのいずれかに選択するためのものであり、図のよう
に接点が−側（２側、オン側）に位置するときは２入力
論理積回路13、14、15、16うち14と16のみが有効とな
り、論理和回路18の出力には論理和回路12の出力すなわ
ち10度遅れの信号が得られる。他方、論理和回路19の出
力には分周器２の出力がそのまま得られる。さらに、論
理和回路18および19の出力をレベルシフタ23および27を
通すことにより、出力端子28および29には、予め設定し
た位相差の非正弦波交流電圧が得られることになる。す
なわち出力端子29を基準として出力端子28には10度遅れ
の非正弦波交流電圧が得られる。
みかのいずれかに選択するためのものであり、図のよう
に接点が−側（２側、オン側）に位置するときは２入力
論理積回路13、14、15、16うち14と16のみが有効とな
り、論理和回路18の出力には論理和回路12の出力すなわ
ち10度遅れの信号が得られる。他方、論理和回路19の出
力には分周器２の出力がそのまま得られる。さらに、論
理和回路18および19の出力をレベルシフタ23および27を
通すことにより、出力端子28および29には、予め設定し
た位相差の非正弦波交流電圧が得られることになる。す
なわち出力端子29を基準として出力端子28には10度遅れ
の非正弦波交流電圧が得られる。
同様にして、第２切り替えスイッチ17が＋側（１側、
オフ側）に位置するときは、２入力論理積回路13、14、
15、16のうち13と16のみが有効となり、論理和回路18の
出力には分周器２の出力がそのまま得られる。他方、論
理和回路19の出力には論理和回路12の出力すなわち10度
遅れの信号が得られる。この結果、前述とは逆に出力端
子28と29とには、出力端子29側を基準として出力端子28
には10度進みの非正弦波交流電圧が得られる。
オフ側）に位置するときは、２入力論理積回路13、14、
15、16のうち13と16のみが有効となり、論理和回路18の
出力には分周器２の出力がそのまま得られる。他方、論
理和回路19の出力には論理和回路12の出力すなわち10度
遅れの信号が得られる。この結果、前述とは逆に出力端
子28と29とには、出力端子29側を基準として出力端子28
には10度進みの非正弦波交流電圧が得られる。
このように、前記実施例は、交流出力周波数60Hzの36
0倍の基準クロック発生器１と、基準クロックを1/360に
分周する分周器２と、この分周器２の出力を基準クロッ
クでシフトさせる32段のシフトレジスタ３、４、５、６
と、シフトレジスタ３、４、５、６の出力と分周器２の
出力とをそれぞれ正負電圧の振幅に変換するレベルシフ
タ23、27とを備え、シフトレジスタ３、４、５、６の
０、10、20、30段目の出力をそれぞれ取り出して４個の
２入力論理積回路８、９、10、11のそれぞれ一方の入力
とし、これら２入力論理積回路８、９、10、11のそれぞ
れ他方の入力には、第１切り替えスイッチ７を介してい
ずれか１個のみ能動状態が選択されるようにし、かつこ
れら論理積回路８、９、10、11の出力の論理和出力を４
入力論理和回路12により取り出し、その論理和出力を新
たな２組の２入力論理積回路14、16のそれぞれの一方に
接続し、また分周器２の出力を別の新たな２組の２入力
論理積回路13、15のそれぞれの一方に接続し、第２切り
替えスイッチ17オン時に正電位出力を２入力論理積回路
の14および15のもう一方の入力端子に供給するように
し、第２切り替えスイッチ17オフ時に同じく正電位出力
を２入力論理積回路の13および16のもう一方の入力端子
に供給するようにし、２入力論理積回路13および14の出
力を２入力論理和回路18の入力とし、同じく２入力論理
積回路15および16の出力を別の２入力論理和回路19の入
力とし、これら二つの論理和回路18、19の出力をそれぞ
れレベルシフタ23、27を介して出力端子28、29に出力す
るようにしたものであり、位相差を予め設定した０、1
0、20、30度の値に段階的に切り替えることができ、位
相がデジタル設定されるので精度の高い非正弦波交流電
圧を得ることができる。
0倍の基準クロック発生器１と、基準クロックを1/360に
分周する分周器２と、この分周器２の出力を基準クロッ
クでシフトさせる32段のシフトレジスタ３、４、５、６
と、シフトレジスタ３、４、５、６の出力と分周器２の
出力とをそれぞれ正負電圧の振幅に変換するレベルシフ
タ23、27とを備え、シフトレジスタ３、４、５、６の
０、10、20、30段目の出力をそれぞれ取り出して４個の
２入力論理積回路８、９、10、11のそれぞれ一方の入力
とし、これら２入力論理積回路８、９、10、11のそれぞ
れ他方の入力には、第１切り替えスイッチ７を介してい
ずれか１個のみ能動状態が選択されるようにし、かつこ
れら論理積回路８、９、10、11の出力の論理和出力を４
入力論理和回路12により取り出し、その論理和出力を新
たな２組の２入力論理積回路14、16のそれぞれの一方に
接続し、また分周器２の出力を別の新たな２組の２入力
論理積回路13、15のそれぞれの一方に接続し、第２切り
替えスイッチ17オン時に正電位出力を２入力論理積回路
の14および15のもう一方の入力端子に供給するように
し、第２切り替えスイッチ17オフ時に同じく正電位出力
を２入力論理積回路の13および16のもう一方の入力端子
に供給するようにし、２入力論理積回路13および14の出
力を２入力論理和回路18の入力とし、同じく２入力論理
積回路15および16の出力を別の２入力論理和回路19の入
力とし、これら二つの論理和回路18、19の出力をそれぞ
れレベルシフタ23、27を介して出力端子28、29に出力す
るようにしたものであり、位相差を予め設定した０、1
0、20、30度の値に段階的に切り替えることができ、位
相がデジタル設定されるので精度の高い非正弦波交流電
圧を得ることができる。
発明の効果 以上のように、本発明の交流位相差電圧発生装置によ
れば、シフトレジスタの所定の段数の出力を選択して取
り出すことにより、所定の位相の遅れまたは進みの交流
電圧を簡単に得ることができ、かつ位相がデジタル設定
されるので、非常に精度の高い交流電圧を得ることがで
きる。したがって、本発明による交流位相差電圧発生装
置は、電子回路により構成された位相差測定回路の調整
および校正のための基準電圧発生装置として簡便に利用
することができる利点がある。
れば、シフトレジスタの所定の段数の出力を選択して取
り出すことにより、所定の位相の遅れまたは進みの交流
電圧を簡単に得ることができ、かつ位相がデジタル設定
されるので、非常に精度の高い交流電圧を得ることがで
きる。したがって、本発明による交流位相差電圧発生装
置は、電子回路により構成された位相差測定回路の調整
および校正のための基準電圧発生装置として簡便に利用
することができる利点がある。
図は本発明の一実施例を示す交流位相差電圧発生装置の
概略ブロック図である。 １……基準クロック発生器、２……分周器、３、４、
５、６……シフトレジスタ、７……第１切り替えスイッ
チ、８、９、10、11……２入力論理積回路、12……４入
力論理和回路、13、14、15、16……２入力論理積回路、
17……第２切り替えスイッチ、18、19……２入力論理和
回路、20、21、22、24、25、26……抵抗、23、27……レ
ベルシフタ、28、29……出力端子。
概略ブロック図である。 １……基準クロック発生器、２……分周器、３、４、
５、６……シフトレジスタ、７……第１切り替えスイッ
チ、８、９、10、11……２入力論理積回路、12……４入
力論理和回路、13、14、15、16……２入力論理積回路、
17……第２切り替えスイッチ、18、19……２入力論理和
回路、20、21、22、24、25、26……抵抗、23、27……レ
ベルシフタ、28、29……出力端子。
Claims (3)
- 【請求項１】交流出力周波数のＮ倍の基準クロックを発
生する基準クロック発生器と、前記基準クロックを1/N
に分周する分周器と、前記分周器の出力電圧を前記基準
クロックでシフトさせて前記分周器の出力電圧に対し一
定の位相遅れ電圧を出力するＭ段のシフトレジスタ部
と、前記分周器の出力電圧を正負の電圧に変換する第１
の電圧変換手段と、前記シフトレジスタ部の出力電圧を
正負の電圧に変換する第２の電圧変換手段とから成り、
前記第１の電圧変換手段と第２の電圧変換手段とにより
位相差電圧を発生させる交流位相差電圧発生装置。 - 【請求項２】シフトレジスタ部の複数個の出力電圧のう
ち任意の１個の出力電圧を選択する選択手段を有する請
求項（１）記載の交流位相差電圧発生装置。 - 【請求項３】選択手段によって選択されたシフトレジス
タ部の出力電圧と分周器の出力電圧とを各々第１の正負
電圧変換手段を介して出力するか第２の正負電圧変換手
段を介して出力するかを切り替える切替手段を有する請
求項（２）記載の交流位相差電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009593A JP2876485B2 (ja) | 1990-01-19 | 1990-01-19 | 交流位相差電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009593A JP2876485B2 (ja) | 1990-01-19 | 1990-01-19 | 交流位相差電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214810A JPH03214810A (ja) | 1991-09-20 |
| JP2876485B2 true JP2876485B2 (ja) | 1999-03-31 |
Family
ID=11724631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009593A Expired - Fee Related JP2876485B2 (ja) | 1990-01-19 | 1990-01-19 | 交流位相差電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876485B2 (ja) |
-
1990
- 1990-01-19 JP JP2009593A patent/JP2876485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214810A (ja) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218125B1 (ko) | 타이밍 신호 발생 회로 | |
| EP1391038B1 (en) | Digital frequency multiplier | |
| JP2876485B2 (ja) | 交流位相差電圧発生装置 | |
| US5122757A (en) | Digital frequency generator | |
| JPH04165809A (ja) | リングオシレータ | |
| JP3649874B2 (ja) | 分周回路 | |
| US7612595B2 (en) | Sequence independent non-overlapping digital signal generator with programmable delay | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| JPH08274602A (ja) | 可変遅延回路 | |
| JPH0460372B2 (ja) | ||
| JPS61208310A (ja) | 遅延時間設定用パルス発生装置 | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JP3539121B2 (ja) | ドットクロック生成回路 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| JPH0741229Y2 (ja) | Ａｍｉクロック作成回路 | |
| SU1112503A1 (ru) | Преобразователь однофазного напр жени в трехфазное | |
| JP3515693B2 (ja) | クロック生成回路 | |
| JPH06326571A (ja) | 位相可変回路 | |
| JPH08204545A (ja) | 分周回路 | |
| SU995303A1 (ru) | Многофункциональный генератор | |
| SU732955A1 (ru) | Двухотсчетный преобразователь угла поворота вала в код | |
| JPH0618398B2 (ja) | 選択信号発生回路 | |
| JPS6074973A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPH0691369B2 (ja) | 半導体集積回路 | |
| SU1120384A1 (ru) | Устройство дл регулировани преобразовател угла поворота вала в фазу |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |