JP2873262B2 - 位置検出器の信号伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位置検出器の信号伝送
装置に関し、さらに詳しくは複数の被検出体の位置デー
タを伝送、処理する装置に関する。

【０００２】

【従来の技術】従来、例えばロボット等においては、１
台の制御装置で複数のモータを制御する場合があり、そ
の一例を示したのが図６である。同図において、この装
置は２台のモータを１台の制御装置で制御するものであ
り、符号１は＃１モータ（＃は区分番号を示す）を、２
は＃２モータをそれぞれ示している。これら＃１モータ
１，＃２モータ２には、＃１モータ主軸１ａ，＃２モー
タ主軸２ａの位置データを検出するための、例えば位置
検出器としての＃１エンコーダ１１，＃２エンコーダ２
１がそれぞれ付設されており、これら＃１エンコーダ１
１，＃２エンコーダ２１において検出される位置データ
は、＃１エンコーダケーブル１２，＃２エンコーダケー
ブル２２を介して２軸制御装置３０にそれぞれ伝送さ
れ、処理される。また、これら信号に基づいたモータ駆
動電力は、２軸制御装置３０から＃１モータケーブル１
３，＃２モータケーブル２３を介して＃１モータ１，＃
２モータ２にそれぞれ印加される。上記＃１エンコーダ
ケーブル１２，＃２エンコーダケーブル２２は途中から
束ねられ、図示されない支持部材により適宜支持されて
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記位
置検出器の信号伝送装置においては、以下の問題点があ
る。すなわち、各エンコーダ１１，２１の位置データ
を、それぞれのエンコーダケーブル１２，２２を使用し
て制御装置３０に伝送しているので、ケーブル数が多
く、高コストとなるという問題がある。特に、モータ台
数が多い場合には、それに伴ってケーブル数も多くなる
ので、さらにその傾向は強くなる。また、各ケーブルを
束ねて支持部材に支持させているので、ケーブル数が多
いと該支持部材を比較的剛性の高い構造としなければな
らず、高コストとなると共に支持部材の形状の自由度が
制限されるという問題もある。

【０００４】そこで本発明は、複数台の位置データを１
台分の伝送路で制御装置に伝送でき、低コストで、しか
も支持部材の形状の自由度が向上される位置検出器の信
号伝送装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の位置検出器の信
号伝送装置は、上記目的を達成するために、複数の被検
出体としてのモータの位置データ若しくは単位時間当た
りの変化量を処理する制御装置と、前記モータ毎に設け
られて当該モータの位置データ若しくは単位時間当たり
の変化量を検出し、この位置データ若しくは単位時間当
たりの変化量を前記制御装置に送信するデータ送信部を
有する複数の位置検出器としてのエンコーダと、これら
エンコーダと前記制御装置とを接続する信号伝送路とを
備え、１台の制御装置で複数のモータを制御するロボッ
ト等の被制御装置における位置検出器の信号伝送装置に
おいて、前記制御装置に接続された１本の信号伝送路を
前記複数のエンコーダのそれぞれに多分岐させて並列状
に接続する分岐部を１箇所のみ配設するとともに、上記
制御装置は、前記各エンコーダに対して送信指令を出力
するエンコーダ選択器を備えている一方、上記各エンコ
ーダは、上記エンコーダ選択器からの送信指令に基づい
て出力動作を切り替える判断手段を有し、前記制御装置
のエンコーダ選択器より送信指令を受けたエンコーダの
位置データ若しくは単位時間当たりの変化量を、前記デ
ータ送信部より前記１本の信号伝送路を通して各エンコ
ーダ毎に切り替えながらシリアル信号で前記制御装置に
伝送するよう構成したことを特徴としている。

【０００６】

【作用】このような手段における位置検出器の信号伝送
装置によれば、伝送路中に設けられる分岐部は、該分岐
部と制御装置との間の伝送路の数を１台分にし得るよう
働く。

【０００７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の一実施例を示す位置検出器の信号
伝送装置の概略図を示している。この実施例の位置検出
器の信号伝送装置が従来技術のそれと主に違う点は、制
御装置３０と♯１エンコーダ１１とを接続する♯１エン
コーダケーブル１２の途中に、この♯１エンコーダケー
ブル１２を分岐させる分岐部３１を設け、この分岐部３
１と♯２エンコーダ２１とを♯２エンコーダケーブル２
２により接続した点である。すなわち、上記制御装置３
０と分岐部３１とは、１本のみの信号伝送路１２で接続
されているとともに、その１本の信号伝送路１２は、１
箇所の分岐部３１で２本の信号伝送路１２，２２に分岐
されており、上記１箇所の分岐部３１に対して、２体の
エンコーダ１１，２１が並列状に接続されている。

【０００８】 この装置の要部の構成を詳細に示したの
が図２である。同図において、符号１１ａは、検出され
るＡ，Ｂ相の位置データとしての正弦波に基づいてアッ
プまたはダウンをカウントするアップダウンカウンタを
示しており、このアップダウンカウンタ１１ａはアドレ
ス判断器１１ｆからのサンプリング信号を受けて動作す
るようになっている。このアップダウンカウンタ１１ａ
のカウンタ値を出力する出力線及び自分のアドレス＃１
を認識させる信号を発生するアドレス＃１発生器１１ｋ
の出力線は、パラレル・シリアル変換器１１ｂにそれぞ
れ接続されており、このパラレル・シリアル変換器１１
ｂの出力線は、送信制御部１１ｃを介してラインドライ
バ１１ｄに接続されている。このラインドライバ１１ｄ
のＢＵＳ線４１及び反転ＢＵＳ線４２は、制御装置３０
内のラインレシーバ３０ａにそれぞれ接続されている。
＃１エンコーダ１１には、５Ｖ電源１１ｉ、グランド電
源１１ｊがそれぞれ設けられており、制御装置３０に
は、５Ｖ電源３０ｉ、グランド電源３０ｊがそれぞれ設
けられている。これら５Ｖ電源１１ｉ，３０ｉ同士は５
Ｖ電源線４０により接続されており、グランド電源１１
ｊ，３０ｊ同士はグランド電源線４３により接続されて
いる。これら５Ｖ電源線４０、グランド電源線４３は、
上記ＢＵＳ線４１及び反転ＢＵＳ線４２と共にエンコー
ダケーブル１２内に束ねられている。制御装置３０内の
ラインレシーバ３０ａの出力線は、シリアル・パラレル
変換器３０ｂに接続されており、このシリアル・パラレ
ル変換器３０ｂから上記カウンタ値及びアドレス＃が認
識された信号をパラレルに出力できるようになってい
る。このアドレス＃が認識された信号を出力する出力線
は、アドレス判断器３０ｄを介してデマルチプレクサ３
０ｃに接続されており、一方上記カウンタ値を出力する
出力線は、直接デマルチプレクサ３０ｃに接続されてい
る。

【０００９】制御装置３０内には、エンコーダ選択信号
を受けてエンコーダ選択を行うエンコーダ選択器３０ｅ
が設けられており、このエンコーダ選択器３０ｅの出力
線はラインドライバ３０ｆに接続されている。ラインド
ライバ３０ｆのＢＵＳ線、反転ＢＵＳ線は、制御装置３
０内において、上記＃１エンコーダ１１と制御装置３０
とを接続するＢＵＳ線４１、反転ＢＵＳ線４２にそれぞ
れ接続されている。

【００１０】一方、＃１エンコーダ１１内には、ＢＵＳ
線４１、反転ＢＵＳ線４２に接続されるラインレシーバ
１１ｅが設けられており、このラインレシーバ１１ｅの
出力線は上記アドレス判断器１１ｆに接続されている。

【００１１】＃１エンコーダ１１の近傍には、上記ＢＵ
Ｓ線４１、反転ＢＵＳ線４２、５Ｖ電源線４０、グラン
ド電源線４３を分岐する分岐部３１が設けられており、
これら分岐されたＢＵＳ線４１、反転ＢＵＳ線４２、５
Ｖ電源線４０、グランド電源線４３は、エンコーダケー
ブル２２内に束ねられて、＃２エンコーダ２１に接続さ
れている。この＃２エンコーダ２１の構成は上記＃１エ
ンコーダ１１の構成と全く同じであり、図２において
は、図１の各符号の数字部分を２１に替えて示してい
る。なお、エンコーダケーブル１２は、図示されない支
持部材により適宜支持されている。

【００１２】 ここで、上記ラインドライバ１１ｄ，２
１ｄ，３０ｆ、ラインレシーバ１１ｅ，２１ｅ，３０ａ
はＥＩＡ規格ＲＳ−４８５準拠のものを使用しており、
＃１エンコーダ１１と制御装置３０、＃２エンコーダ２
１と制御装置３０はそれぞれ双方向通信可能となってい
る。上記ラインレシーバ１１ｅ，２１ｅ，３０ａの反転
ＢＵＳ線４２に接続される反転入力は、５Ｖ電源１１
ｇ，２１ｇ，３０ｇにそれぞれプルアップされ、ＢＵＳ
線４１に接続される正転入力は、グランド電源１１ｈ，
２１ｈ，３０ｈにそれぞれプルグウンされており、各ラ
インレシーバ１１ｅ，２１ｅ，３０ａの出力は、待機時
ローとなっている。また、上記ラインドライバ１１ｄ，
２１ｄ，３０ｆの出力は、通常ハイインピーダンス状態
（Ｈｉｚ）になっており、送信後、またハイインピーダ
ンス状態に戻るようになっている。

【００１３】上記制御装置３０と＃１エンコーダ１１、
＃２エンコーダ２１とは、図３に示されるプロトコルに
従って制御されている。以下、本装置の動作を、このプ
ロトコルと図４に示されるタイミングチャートに基づい
て説明する。先ず、制御装置３０内の図示されないＣＰ
Ｕから、図４に示されるようなエンコーダの位置データ
サンプリング（検出）信号（ａ）が送出されると、何れ
のエンコーダを選択するのかというエンコーダ選択信号
（ｂ）がそのタイミングで発生する。ここで、本実施例
においては、ハイ信号の場合には＃２エンコーダ２１
を、ロー信号の場合には＃１エンコーダ１１をそれぞれ
選択するように設定されている。このエンコーダ選択信
号（ｂ）は、エンコーダ選択器３０ｅに入力される。こ
のエンコーダ選択器３０ｅからの出力は、ラインドライ
バ３０ｆを介し、エンコーダ選択信号（ｃ）としてＢＵ
Ｓ線４１にて伝送される。

【００１４】このエンコーダ選択信号（ｃ）のフレーム
構成を示したのが図５（ｘ）であり、このフレームは、
例えば５００ｋｂｐｓのマンチェスタ符号を使用してい
る。先頭には、３ビット分のハイ固定スタートフラグ１
０が設定されており、このハイ固定スタートフラグ１０
の後にはアドレス５１、パリティ５２が続いている。こ
のエンコーダ選択信号（ｃ）は、ＢＵＳ線４１を介して
＃１エンコーダ１１内のラインレシーバ１１ｅ、＃２エ
ンコーダ２１内のラインレシーバ２１ｅにそれぞれ伝送
される。

【００１５】 ここで、上述のようにエンコーダ選択信
号（ｃ）にはハイ固定スタートフラグ１０が設定されて
いるので、ラインレシーバ１１ｅ、ラインレシーバ２１
ｅの出力はローからハイに変化し、従ってスタートフラ
グとして認識できるようになっている。このエンコーダ
選択信号（ｃ）はアドレス判断器１１ｆ，２１ｆに入力
され、＃１エンコーダ１１が選択された場合には、この
アドレス判断器１１ｆから＃１エンコーダカウンタサン
プリング信号（ｆ）が送出され、逆に＃２エンコーダ２
１が選択された場合には、このアドレス判断器２１ｆか
ら＃２エンコーダカウンタサンプリング信号（ｇ）が送
出される。この＃１エンコーダカウンタサンプリング信
号（ｆ）若しくは＃２エンコーダカウンタサンプリング
信号（ｇ）がアップダウンカウンタ１１ａ，２１ａに入
力されると、Ａ，Ｂ相の位置データとしてアップダウン
カウンタ１１ａ，２１ａにおいてカウントされたカウン
タ値が、１６ビットの信号としてパラレル・シリアル変
換器１１ｂ，２１ｂに入力される。一方、上記アドレス
＃１発生器１１ｋ，２１ｋからの自分のアドレス＃１，
＃２を認識させる信号も、このパラレル・シリアル変換
器１１ｂ，２１ｂに入力される。

【００１６】このパラレル・シリアル変換器１１ｂ，２
１ｂから制御装置３０に伝送されるシリアル信号のフレ
ーム構成を示したのが図５（ｙ）であり、このフレーム
も上記エンコーグ選択信号（ｃ）のフレームと同様に、
５００ｋｂｐｓのマンチェスタ符号を使用している。先
頭には、３ビット分のハイ固定スタートフラグ６０が設
定されており、このハイ固定スタートフラグ６０の後に
は、１ビットのアドレスデータ６１、１６ビットのカウ
ンタ値６２、１５ビットの任意のデータ６３、一連のデ
ータの検査のための８ビットのＣＲＣビットがそれぞれ
続いている。ここで、アドレスデータ６１、カウンタ値
６２、任意のデータ６３により３２ビットのデータが構
成されている。

【００１７】この１フレームのシリアル信号は、送信制
御部１１ｃ，２１ｃを介してラインドライバ１１ｄ，２
１ｄに入力される。このシリアル信号は、ラインドライ
バ１１ｄにおいては図４（ｄ）のタイミングで、ライン
ドライバ２１ｄにおいては図４（ｅ）のタイミングでそ
れぞれ出力され、これら出力信号はＢＵＳ線４１を介し
てラインレシーバ３０ａに入力される。ここで、上述の
ようにシリアル信号にはハイ固定スタートフラグ６０が
設定されているので、ラインレシーバ３０ａの出力はロ
ーからハイに変化し、従ってスタートフラグとして認識
できるようになっている。

【００１８】 このシリアル信号は、シリアル・パラレ
ル変換器３０ｂにおいて、上述のカウンタ値及びアドレ
ス＃が認識された信号にそれぞれパラレル変換され、こ
れら信号はデマルチプレクサ３０ｃ入力される。このデ
マルチプレクサ３０ｃからは、＃１エンコーダ１１側の
信号と＃２エンコーダ２１側の信号にそれぞれ分配され
て出力され、これら情報に基づいて、＃１モータ１，＃
２モータ２の制御がそれぞれなされる。

【００１９】このように、本実施例においては、制御装
置３０と＃１エンコーダ１１とを接続するエンコーダケ
ーブル１２の途中に、このエンコーダケーブル１２を分
岐させる分岐部３１を設け、この分岐部３１と＃２エン
コーダ２１とを接続し、＃１エンコーダ１１，＃２エン
コーダ２１から制御装置３０への位置データの伝送を可
能としたので、２台のモータの位置データを１台分の伝
送路（エンコーダケーブル１２）で制御装置３０に伝送
できるようになっており、従って低コスト化及び支持部
材の形状の自由度の向上が図れるようになっている。な
お、分岐部３１と各エンコーダとの間のケーブル長を短
くするために、分岐部３１は何れかのエンコーダの近く
にあることが望ましい。

【００２０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもなく、例え
ば、上記実施例においては、分岐部３１がエンコーダの
ケース外に配置されているが、ケース内に設けるように
しても良い。

【００２１】また、＃１エンコーダ１１，＃２エンコー
ダ２１は＃１モータ１，＃２モータ２に直接接続されて
いなくても良く、エンコーダ単体で機械に取り付けられ
ていても良い。

【００２２】また、上記実施例においては、１台の制御
装置で２台のモータを制御する場合の適用例が述べられ
ているが、３台以上のモータを制御する場合にも勿論適
用可能である。

【００２３】さらにまた、今までの例では、アップダウ
ンカウンタの値を伝送することを説明してきたが、アッ
プダウンカウンタ値の単位時間当たりの変化量を伝送す
ることでも同じ効果が期待できる。すなわち、制御装置
で各エンコーダから受信した上記変化量を加えていくこ
とにより、アップダウンカウンタ値を再生できるからで
ある。なお、この例は、伝送ビット数を少なくできる効
果も期待できる。

【００２４】以上述べたように本発明の位置検出器の信
号伝送装置によれば、制御装置と複数のエンコーダとを
接続する信号伝送路の途中に、１本の伝送路を多分岐さ
せる分岐部を１箇所設け、この１箇所の分岐部と複数の
エンコーダとを並列接続し、各エンコーダから制御装置
への位置データ若しくは単位時間当たりの変化量の伝送
をエンコーダ選択器の切り替え動作によって可能とした
ので、複数台の位置データ若しくは単位時間当たりの変
化量を１台分の伝送路で制御装置に伝送できるようにな
り、従って低コスト化及び支持部材の形状の自由度の向
上が図れる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す位置検出器の信号伝送
装置の概略図である。

【図２】図１の要部を示す構成図である。

【図３】制御装置と位置検出器との間のプロトコルを説
明するための図である。

【図４】図２の回路動作を説明するためのタイミングチ
ャートである。

【図５】データ送信部から伝送されるシリアル信号のフ
レーム構成を説明するための図である。

【図６】従来技術を示す位置検出器の信号伝送装置の概
略図である。

【符号の説明】

１ａ，２ａ 被検出体 １１，２１ 位置検出器 １２，２２ 信号伝送路 ３０ 制御装置 ３１ 分岐部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数の被検出体としてのモータの位置デ
   ータ若しくは単位時間当たりの変化量を処理する制御装
   置と、 前記モータ毎に設けられて当該モータの位置データ若し
   くは単位時間当たりの変化量を検出し、この位置データ
   若しくは単位時間当たりの変化量を前記制御装置に送信
   するデータ送信部を有する複数の位置検出器としてのエ
   ンコーダと、 これらエンコーダと前記制御装置とを接続する信号伝送
   路とを備え、１台の制御装置で複数のモータを制御するロボット等の
   被制御装置における位置検出器の信号伝送装置におい
   て、 前記制御装置に接続された１本の信号伝送路を前記複数
   のエンコーダのそれぞれに多分岐させて並列状に接続す
   る分岐部を１箇所のみ配設するとともに、上記制御装置は、前記各エンコーダに対して送信指令を
   出力するエンコーダ選択器を備えている一方、前記各エ
   ンコーダは、上記エンコーダ選択器からの送信指令に基
   づいて出力動作を切り替える判断手段を有し、 前記制御装置のエンコーダ選択器より送信指令を受けた
   エンコーダの位置データ若しくは単位時間当たりの変化
   量を、前記データ送信部より前記１本の信号伝送路を通
   して各エンコーダ毎に切り替えながらシリアル信号で前
   記制御装置に伝送するようにしたことを特徴とする位置
   検出器の信号伝送装置。