JP2868501B1 - 処理停止回避方法 - Google Patents
処理停止回避方法Info
- Publication number
- JP2868501B1 JP2868501B1 JP10043016A JP4301698A JP2868501B1 JP 2868501 B1 JP2868501 B1 JP 2868501B1 JP 10043016 A JP10043016 A JP 10043016A JP 4301698 A JP4301698 A JP 4301698A JP 2868501 B1 JP2868501 B1 JP 2868501B1
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- event
- counter
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【要約】
【課題】 発生が予期される各イベントに対する処理と
そのイベントを処理する子プロセスが予め定められてい
て、イベントが発生するごとに、その発生したイベント
の処理を当該イベントに対応する子プロセスに指示する
マスタープロセスのデッドロックを回避する。 【解決手段】 マスタープロセスの実行をチェックする
チェックプロセスを設け、マスタープロセスはイベント
処理のステップの後で乱数を発生し、チェックプロセス
はマスタープロセスが乱数発生を実行していることを検
出して、マスタープロセスが動作していることを確認す
る。
そのイベントを処理する子プロセスが予め定められてい
て、イベントが発生するごとに、その発生したイベント
の処理を当該イベントに対応する子プロセスに指示する
マスタープロセスのデッドロックを回避する。 【解決手段】 マスタープロセスの実行をチェックする
チェックプロセスを設け、マスタープロセスはイベント
処理のステップの後で乱数を発生し、チェックプロセス
はマスタープロセスが乱数発生を実行していることを検
出して、マスタープロセスが動作していることを確認す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、マスタープロセス
がデッドロックすることを防止する処理停止回避方法に
関するものである。たとえば、システム内において各種
の通信制御を行う場合、所定のイベントが発生し、その
発生したイベントの処理として通信制御が行われるが、
発生するイベントとそのイベント処理として行われる通
信制御と、この通信制御を行う子プロセスとは予め定め
られていて、発生した各イベントを識別し、そのイベン
トを処理するように予め定められている各子プロセスを
制御、管理するプロセスをマスタープロセスと称してい
るが、本発明はこのようなマスタープロセスの処理停止
回避方法に関するものである。
がデッドロックすることを防止する処理停止回避方法に
関するものである。たとえば、システム内において各種
の通信制御を行う場合、所定のイベントが発生し、その
発生したイベントの処理として通信制御が行われるが、
発生するイベントとそのイベント処理として行われる通
信制御と、この通信制御を行う子プロセスとは予め定め
られていて、発生した各イベントを識別し、そのイベン
トを処理するように予め定められている各子プロセスを
制御、管理するプロセスをマスタープロセスと称してい
るが、本発明はこのようなマスタープロセスの処理停止
回避方法に関するものである。
【０００２】
【従来の技術】電子計算機の暴走（ハングアップを含
む）を防止する方法については、従来色々の方法が開示
されている。然しながら、従来開示されている暴走防止
方法は、主として、制御プログラムが内蔵されていて、
この制御プログラムを読み出すプログラムカウンタを有
する電子計算機に関するものであって、上述のマスター
プロセスはデッドロックしないような簡潔な制御処理と
して、処理停止回避方法は講じられてなかった。
む）を防止する方法については、従来色々の方法が開示
されている。然しながら、従来開示されている暴走防止
方法は、主として、制御プログラムが内蔵されていて、
この制御プログラムを読み出すプログラムカウンタを有
する電子計算機に関するものであって、上述のマスター
プロセスはデッドロックしないような簡潔な制御処理と
して、処理停止回避方法は講じられてなかった。
【０００３】図３は従来のマスタープロセスの処理の流
れを示すフローチャートで、１０１は初期設定のステッ
プ、３はイベントの発生を待っているステップ、４はイ
ベントが発生したとき、発生したイベントを処理するイ
ベント処理ステップである。発生したイベントがどのイ
ベントであるかは容易に識別でき、そのイベントに対し
どの子プロセスを起動すべきかということも予め定めら
れているので、マスタープロセスの制御処理は簡潔であ
り、処理停止回避方法は講じられてない。
れを示すフローチャートで、１０１は初期設定のステッ
プ、３はイベントの発生を待っているステップ、４はイ
ベントが発生したとき、発生したイベントを処理するイ
ベント処理ステップである。発生したイベントがどのイ
ベントであるかは容易に識別でき、そのイベントに対し
どの子プロセスを起動すべきかということも予め定めら
れているので、マスタープロセスの制御処理は簡潔であ
り、処理停止回避方法は講じられてない。
【０００４】
【発明が解決しようとする課題】然し、このような簡単
なマスタープロセスでもデッドロックすることがあり、
このデッドロックが検出され、マスタープロセスが外部
からリセットされるまでには、通常多くの時間が空費さ
れ、そのマスタープロセスがシステム内での通信制御の
マスタープロセスである場合、その間システム内の通信
が途絶えるという事故が発生する。
なマスタープロセスでもデッドロックすることがあり、
このデッドロックが検出され、マスタープロセスが外部
からリセットされるまでには、通常多くの時間が空費さ
れ、そのマスタープロセスがシステム内での通信制御の
マスタープロセスである場合、その間システム内の通信
が途絶えるという事故が発生する。
【０００５】従って、本発明の目的は、このようなマス
タープロセスにも処理停止回避の方法を講じ、何らかの
理由によりデッドロックを生じた場合、速やかにマスタ
ープロセスを自動的に再起動する方法を提供することで
ある。
タープロセスにも処理停止回避の方法を講じ、何らかの
理由によりデッドロックを生じた場合、速やかにマスタ
ープロセスを自動的に再起動する方法を提供することで
ある。
【０００６】
【課題を解決するための手段】本発明では、マスタープ
ロセスがイベントの発生を待っているステップに移る前
に乱数を発生し、所定周期内に一回以上の乱数が発生さ
れたか否かを検出することによってマスタープロセスの
デッドロックを検出した。
ロセスがイベントの発生を待っているステップに移る前
に乱数を発生し、所定周期内に一回以上の乱数が発生さ
れたか否かを検出することによってマスタープロセスの
デッドロックを検出した。
【０００７】すなわち、本発明の一実施形態では、マス
タープロセスの初期設定に際し、予め定められたチェッ
クプロセスを起動するステップ１、マスタープロセスに
乱数発生器を備え、ステップ１の後イベントの発生を待
つ間に一つの乱数を発生して、これをレジスタＡに書き
込むステップ２、イベントが発生したときそのイベント
の処理を対応する子プロセスに指示した後ステップ２に
戻るステップ４、前記チェックプロセスの初期設定に際
し、予め定められた周期をカーネルに設定するステップ
５、この初期設定の後、前記チェックプロセスで予め定
められた周期のパルスの到来を待つステップ６、予め定
められた周期のパルスが到来するとチェックプロセスで
レジスタＡの内容をレジスタＢにロードするステップ
７、このステップ７の後、レジスタＢの内容をレジスタ
Ｃの内容と比較するステップ８、このステップ８の比較
で、レジスタＢの内容とレジスタＣの内容とに差異があ
るとき、レジスタＢの内容をレジスタＣにロードしてス
テップ６に戻るステップ９、ステップ８の比較で、レジ
スタＢの内容とレジスタＣの内容とが一致するとき、前
記マスタープロセスを再起動するプロセス１０、を備え
た処理停止回避方法を提供する。
タープロセスの初期設定に際し、予め定められたチェッ
クプロセスを起動するステップ１、マスタープロセスに
乱数発生器を備え、ステップ１の後イベントの発生を待
つ間に一つの乱数を発生して、これをレジスタＡに書き
込むステップ２、イベントが発生したときそのイベント
の処理を対応する子プロセスに指示した後ステップ２に
戻るステップ４、前記チェックプロセスの初期設定に際
し、予め定められた周期をカーネルに設定するステップ
５、この初期設定の後、前記チェックプロセスで予め定
められた周期のパルスの到来を待つステップ６、予め定
められた周期のパルスが到来するとチェックプロセスで
レジスタＡの内容をレジスタＢにロードするステップ
７、このステップ７の後、レジスタＢの内容をレジスタ
Ｃの内容と比較するステップ８、このステップ８の比較
で、レジスタＢの内容とレジスタＣの内容とに差異があ
るとき、レジスタＢの内容をレジスタＣにロードしてス
テップ６に戻るステップ９、ステップ８の比較で、レジ
スタＢの内容とレジスタＣの内容とが一致するとき、前
記マスタープロセスを再起動するプロセス１０、を備え
た処理停止回避方法を提供する。
【０００８】
【発明の実施の形態】以下、図面について、本発明の実
施の形態を説明する。図１は本発明の実施の一形態を示
すフローチャートで、符号１〜１０は各処理ステップを
示す。ステップ１の初期設定では図３のステップ１０１
に示す初期設定と同様な一般的な初期設定に加えて予め
定められたチェックプロセスを起動する。ステップ３、
４は図３のステップ３、４と同様なステップで、イベン
トの発生を待っており、イベントが発生すると、これを
処理して次のイベントを待つ。
施の形態を説明する。図１は本発明の実施の一形態を示
すフローチャートで、符号１〜１０は各処理ステップを
示す。ステップ１の初期設定では図３のステップ１０１
に示す初期設定と同様な一般的な初期設定に加えて予め
定められたチェックプロセスを起動する。ステップ３、
４は図３のステップ３、４と同様なステップで、イベン
トの発生を待っており、イベントが発生すると、これを
処理して次のイベントを待つ。
【０００９】この発明のマスタープロセスは乱数発生回
路を備えていて、ステップ１の後及びステップ４の後に
一つの乱数を発生し、これをレジスタＡに書き込む。書
き込みによってレジスタに従来保持されていた内容は消
去される。従って、初期設定のステップ１においてレジ
スタＡの内容をリセットして０にしておくのが一般であ
るが乱数をセットするレジスタであるので、初期設定で
リセットすることは、必ずしも必要ではない。レジスタ
Ａに関する以上の説明は、後述のレジスタＢ、Ｃ、Ｄ、
Ｅ、Ｆにも同様に適用される。
路を備えていて、ステップ１の後及びステップ４の後に
一つの乱数を発生し、これをレジスタＡに書き込む。書
き込みによってレジスタに従来保持されていた内容は消
去される。従って、初期設定のステップ１においてレジ
スタＡの内容をリセットして０にしておくのが一般であ
るが乱数をセットするレジスタであるので、初期設定で
リセットすることは、必ずしも必要ではない。レジスタ
Ａに関する以上の説明は、後述のレジスタＢ、Ｃ、Ｄ、
Ｅ、Ｆにも同様に適用される。
【００１０】ステップ１によって起動されたチェックプ
ロセスはステップ５で一般的な初期設定の他に、予め定
められた周期をカーネルに設定する。チェックプロセス
も簡単なプロセスで、制御プログラムの内蔵もなく、プ
ログラムカウンタもない。カーネルがプログラムカウン
タに代わり設定周期ごとにパルスを発生する。このパル
スにトリガされてチェックプロセスはステップ７、８、
９を繰り返す。ステップ７ではレジスタＡの内容をレジ
スタＢにロードし（書き込み）、ステップ８ではレジス
タＢの内容がレジスタＣの内容と一致するか否かを検査
し、一致しなければ、ステップ９でレジスタＢの内容を
レジスタＣにロードして、ステップ６に戻る。
ロセスはステップ５で一般的な初期設定の他に、予め定
められた周期をカーネルに設定する。チェックプロセス
も簡単なプロセスで、制御プログラムの内蔵もなく、プ
ログラムカウンタもない。カーネルがプログラムカウン
タに代わり設定周期ごとにパルスを発生する。このパル
スにトリガされてチェックプロセスはステップ７、８、
９を繰り返す。ステップ７ではレジスタＡの内容をレジ
スタＢにロードし（書き込み）、ステップ８ではレジス
タＢの内容がレジスタＣの内容と一致するか否かを検査
し、一致しなければ、ステップ９でレジスタＢの内容を
レジスタＣにロードして、ステップ６に戻る。
【００１１】すなわち、ステップ８では、マスタープロ
セスが発生する乱数を一つ前の周期で観察した値と、現
在時点で観察した値とを比較することになる。この二つ
が一致することは、所定の周期の間にマスタープロセス
はステップ２を実行しなかったことを意味する。この所
定の周期は、ステップ４でマスタープロセスが子プロセ
スにイベント処理を指示し、次のイベントが発生するま
での時間が最も長いイベントの処理時間の２倍程度に定
めてあるので、この周期の間にステップ２が実行されな
いことは、マスタープロセスがステップ４を実行した後
ステップ２を実行しなかったことを示すもので、マスタ
ープロセスのハングアップと判断し、チェックプロセス
はステップ１０に移り、マスタープロセスを再起動し、
ステップ１から実行させる。
セスが発生する乱数を一つ前の周期で観察した値と、現
在時点で観察した値とを比較することになる。この二つ
が一致することは、所定の周期の間にマスタープロセス
はステップ２を実行しなかったことを意味する。この所
定の周期は、ステップ４でマスタープロセスが子プロセ
スにイベント処理を指示し、次のイベントが発生するま
での時間が最も長いイベントの処理時間の２倍程度に定
めてあるので、この周期の間にステップ２が実行されな
いことは、マスタープロセスがステップ４を実行した後
ステップ２を実行しなかったことを示すもので、マスタ
ープロセスのハングアップと判断し、チェックプロセス
はステップ１０に移り、マスタープロセスを再起動し、
ステップ１から実行させる。
【００１２】更に、必要があれば、チェックプロセスの
ハングアップをマスタープロセスでチェックすることも
できる。図２は本発明の他の実施形態を示すフローチャ
ートで、図２においてステップ２、３、４、５、６、
７、８、９、１０は図１の同一符号のステップと同様で
あるので、図２には簡略化して示してある。
ハングアップをマスタープロセスでチェックすることも
できる。図２は本発明の他の実施形態を示すフローチャ
ートで、図２においてステップ２、３、４、５、６、
７、８、９、１０は図１の同一符号のステップと同様で
あるので、図２には簡略化して示してある。
【００１３】図２に示す実施形態では、チェックプロセ
スも乱数発生回路を持ち、ステップ７とステップ８の間
に挿入されるステップ１９で一つの乱数を発生しレジス
タＤにロードする。マスタープロセスはステップ４から
ステップ２へ戻る間に、図２に示すステップ１２〜１８
を挿入してチェックプロセスのハングアップを検出す
る。そのため、ステップ１１の初期設定ではステップ１
の一般初期設定、チェックプロセス起動の外に、カウン
タに所定数値をプリセットする処理を行う。
スも乱数発生回路を持ち、ステップ７とステップ８の間
に挿入されるステップ１９で一つの乱数を発生しレジス
タＤにロードする。マスタープロセスはステップ４から
ステップ２へ戻る間に、図２に示すステップ１２〜１８
を挿入してチェックプロセスのハングアップを検出す
る。そのため、ステップ１１の初期設定ではステップ１
の一般初期設定、チェックプロセス起動の外に、カウン
タに所定数値をプリセットする処理を行う。
【００１４】マスタープロセスはステップ１２でレジス
タＤの内容をレジスタＥにロードし、ステップ１３でレ
ジスタＥの内容をレジスタＦの内容と比較し、両内容に
差異があればレジスタＥの内容をレジスタＦにロードし
てステップ２に戻る。レジスタＥの内容とレジスタＦの
内容とが一致すると、ステップ１９の実行ミスを疑って
見る。然し、ステップ１９は所定周期毎に実行され、ス
テップ１３はイベントの発生ごとに行われているので、
イベントの発生が何回連続すると、その合計時間が必ず
所定周期より長くなるという数値が予め定められてい
て、その数値がカウンタにプリセットされている。
タＤの内容をレジスタＥにロードし、ステップ１３でレ
ジスタＥの内容をレジスタＦの内容と比較し、両内容に
差異があればレジスタＥの内容をレジスタＦにロードし
てステップ２に戻る。レジスタＥの内容とレジスタＦの
内容とが一致すると、ステップ１９の実行ミスを疑って
見る。然し、ステップ１９は所定周期毎に実行され、ス
テップ１３はイベントの発生ごとに行われているので、
イベントの発生が何回連続すると、その合計時間が必ず
所定周期より長くなるという数値が予め定められてい
て、その数値がカウンタにプリセットされている。
【００１５】従って、ステップ１５でカウンタの計数値
を調べ、それが正のうちはステップ１６に移りカウンタ
の計数値から１を減算して（カウンタデクリメント）ス
テップ２に戻る。その内ステップ１９が実行されると、
ステップ１３の判定がＮＯとなって、ステップ１４に移
り、ステップ１８でカウンタをプリセットした後ステッ
プ２に戻る。ステップ１３の判定が連続して所定回数分
ＹＥＳとなると、カウンタの計数値は０となり、ステッ
プ１５でチェックプロセスのハングアップと判断され、
ステップ１７でチェックプロセス再起動の上、ステップ
１８でカウンタをリセットしてステップ２に戻る。
を調べ、それが正のうちはステップ１６に移りカウンタ
の計数値から１を減算して（カウンタデクリメント）ス
テップ２に戻る。その内ステップ１９が実行されると、
ステップ１３の判定がＮＯとなって、ステップ１４に移
り、ステップ１８でカウンタをプリセットした後ステッ
プ２に戻る。ステップ１３の判定が連続して所定回数分
ＹＥＳとなると、カウンタの計数値は０となり、ステッ
プ１５でチェックプロセスのハングアップと判断され、
ステップ１７でチェックプロセス再起動の上、ステップ
１８でカウンタをリセットしてステップ２に戻る。
【００１６】
【発明の効果】以上のように、本発明によれば、マスタ
ープロセスのデッドロックを簡単なチェックプロセスで
検出して自動的に再起動することができ、必要があれ
ば、更に当該チェックプロセスのデッドロックを当該マ
スタープロセスにより検出して自動的に再起動すること
ができる。
ープロセスのデッドロックを簡単なチェックプロセスで
検出して自動的に再起動することができ、必要があれ
ば、更に当該チェックプロセスのデッドロックを当該マ
スタープロセスにより検出して自動的に再起動すること
ができる。
【図１】本発明の一実施形態を示すフローチャートであ
る。
る。
【図２】本発明の他の実施形態を示すフローチャートで
ある。
ある。
【図３】従来の方法を示すフローチャートである。
１ 初期設定、チェックプロセス起動ステップ ２ 乱数書き込みステップ、乱数⇒Ａ ４ イベント処理ステップ ５ チェックプロセス初期設定、周期設定ステップ ７ 乱数ロードステップ、Ａ⇒Ｂ ８ 乱数比較ステップ、Ｂ＝Ｃ？ ９ 乱数ロードステップ、Ｂ⇒Ｃ １０ マスタープロセス再起動ステップ
Claims (4)
- 【請求項１】 発生が予期される各イベントに対する処
理とそのイベントを処理する子プロセスが予め定められ
ていて、イベントが発生するごとに、その発生したイベ
ントの処理を当該イベントに対応する子プロセスに指示
するマスタープロセスのデッドロックを回避する処理停
止回避方法において、 当該マスタープロセスの初期設定に際し、予め定められ
たチェックプロセスを起動するステップ１、 前記マスタープロセスに乱数発生器を備え、ステップ１
の後イベントの発生を待つ間に一つの乱数を発生して、
これをレジスタＡに書き込むステップ２、 イベントが発生したときそのイベントの処理を対応する
子プロセスに指示した後ステップ２に戻るステップ４、 前記チェックプロセスの初期設定に際し、予め定められ
た周期をカーネルに設定するステップ５、 この初期設定の後、前記チェックプロセスで前記予め定
められた周期のパルスの到来を待つステップ６、 前記予め定められた周期のパルスが到来するとチェック
プロセスで前記レジスタＡの内容をレジスタＢにロード
するステップ７、 このステップ７の後、レジスタＢの内容をレジスタＣの
内容と比較するステップ８、 このステップ８の比較で、レジスタＢの内容とレジスタ
Ｃの内容とに差異があるとき、レジスタＢの内容をレジ
スタＣにロードしてステップ６に戻るステップ９、 前記ステップ８の比較で、レジスタＢの内容とレジスタ
Ｃの内容とが一致するとき、前記マスタープロセスを再
起動するプロセス１０、 を備えた処理停止回避方法。 - 【請求項２】 請求項１記載の処理停止回避方法におい
て、前記ステップ５で設定される周期は、前記発生を予
期されるイベント中、最大の処理時間を必要とするイベ
ントの処理時間の２倍程度に定められることを特徴とす
る処理停止回避方法。 - 【請求項３】 請求項１記載の処理停止回避方法におい
て、前記チェックプロセスは更にステップ７とステップ
８との間に一つの乱数を発生してこれをレジスタＤに書
き込むステップ１９を備え、 前記マスタープロセスは更に、初期設定に際し、予め定
められたチェックプロセスを起動し、かつカウンタに所
定数値をリセットするステップ１１と、 ステップ４の後ステップ２へ戻る前に、レジスタＤの内
容をレジスタＥにロードするステップ１２と、 このステップ１２の後、レジスタＥの内容をレジスタＦ
の内容と比較するステップ１３と、 このステップ１３の比較で、レジスタＥの内容とレジス
タＦの内容とに差異があるとき、レジスタＥの内容をレ
ジスタＦにロードし前記カウンタをプリセットしてステ
ップ２に戻るステップ１４と、 前記ステップ１３の比較で、レジスタＥの内容とレジス
タＦの内容とが一致するとき、前記カウンタの数値を検
査するステップ１５と、 検査したカウンタの数値が正であれば、カウンタの数値
を１だけ減少してステップ２に戻るステップ１６と、 検査したカウンタの数値が０又は負であれば、前記チェ
ックプロセスを再起動し、前記カウンタをプリセットし
てステップ２に戻るステップ１８と、 を備えたことを特徴とする処理停止回避方法。 - 【請求項４】 請求項３記載の処理停止回避方法におい
て前記ステップ１１又は前記ステップ１８で前記カウン
タにプリセットされる数値は、前記ステップ５により設
定される周期と、発生が予期される各イベントの処理時
間とを考慮して定められることを特徴とする処理停止回
避方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043016A JP2868501B1 (ja) | 1998-02-10 | 1998-02-10 | 処理停止回避方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043016A JP2868501B1 (ja) | 1998-02-10 | 1998-02-10 | 処理停止回避方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2868501B1 true JP2868501B1 (ja) | 1999-03-10 |
| JPH11232140A JPH11232140A (ja) | 1999-08-27 |
Family
ID=12652189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10043016A Expired - Fee Related JP2868501B1 (ja) | 1998-02-10 | 1998-02-10 | 処理停止回避方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868501B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250032A (ja) * | 2000-03-08 | 2001-09-14 | Dgc Sogo Kenkyusho:Kk | 電子商取引システム、電子商取引用のサーバシステム、クライアントシステムおよびそのプログラムを記憶した記憶媒体ならびに電子商取引方法 |
-
1998
- 1998-02-10 JP JP10043016A patent/JP2868501B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11232140A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2010307632B2 (en) | Microcomputer and operation method thereof | |
| US6553512B1 (en) | Method and apparatus for resolving CPU deadlocks | |
| JP2008009721A (ja) | 評価システム及びその評価方法 | |
| JP2868501B1 (ja) | 処理停止回避方法 | |
| JP2001318807A (ja) | タスク切り替え制御方法及び装置 | |
| US11307973B2 (en) | Method and device for testing robustness and stability of SMM, and storage medium | |
| JPH06324914A (ja) | コンピュータの暴走検出方法 | |
| JP6838234B2 (ja) | 車両制御装置 | |
| JP3755415B2 (ja) | 処理実行装置、当該処理実行装置に搭載される処理プログラム、及び記録媒体 | |
| JP5095241B2 (ja) | データ処理装置及びプログラム起動方法 | |
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JP2000155677A (ja) | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 | |
| JP2735523B2 (ja) | プロシージャ・ステップ処理方法 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPS62293436A (ja) | タスク管理装置 | |
| JPS59139462A (ja) | エラ−検出装置 | |
| CN113176939A (zh) | 一种嵌入式处理器中断偏移方法、装置、存储介质及电子设备 | |
| JP2002251299A (ja) | プログラムトレース装置 | |
| JP2009093393A (ja) | データ処理装置及びデータ処理装置の自己診断方法 | |
| JPH05282175A (ja) | プログラムディバッガ | |
| JPH05233341A (ja) | 業務処理プログラムの再起動制御方式 | |
| JPH03167635A (ja) | 故障検出時の処理方式 | |
| JPH11327959A (ja) | プロセッサの異常監視方法及び装置 | |
| JPH0213334B2 (ja) | ||
| JPH04275648A (ja) | データベースシステム監視制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |