JP2867858B2 - メッシュ発生方法 - Google Patents
メッシュ発生方法Info
- Publication number
- JP2867858B2 JP2867858B2 JP31139293A JP31139293A JP2867858B2 JP 2867858 B2 JP2867858 B2 JP 2867858B2 JP 31139293 A JP31139293 A JP 31139293A JP 31139293 A JP31139293 A JP 31139293A JP 2867858 B2 JP2867858 B2 JP 2867858B2
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- boundary
- processing step
- protection layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000012545 processing Methods 0.000 claims description 57
- 239000010410 layer Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 229910008065 Si-SiO Inorganic materials 0.000 description 8
- 229910006405 Si—SiO Inorganic materials 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【産業上の利用分野】本発明はメッシュ発生方法に関
し、特にデバイス・シミュレータとして利用されるメッ
シュ発生方法に関する。
し、特にデバイス・シミュレータとして利用されるメッ
シュ発生方法に関する。
【０００２】
【従来の技術】一般に、デバイス・シミュレータは、半
導体トランジスタ内部の物理量をコンピュータを用いて
計算し、当該トランジスタの端子電流およびしきい値電
圧などの電気特性を計算する手段として利用されてい
る。半導体デバイスが最高の電気特性を発揮するように
トランジスタの最適化設計を行う際に、デバイス・シミ
ュレータを用いることにより、実際に当該半導体デバイ
スを試作する場合に比較して、その開発設計にかかわる
費用／期間を、それぞれ大幅に圧縮することが可能とな
る。また、デバイス・シミュレータにおいては、半導体
トランジスタ内部の物理量を計算することにより、半導
体内部における電子および正孔がどのような振る舞いを
しているかを克明に調べることができ、これにより、微
細ＭＯＳＦＥＴにおいて問題となっている、インパクト
・イオン化現象の原因解明に対しても活用することがで
きる。
導体トランジスタ内部の物理量をコンピュータを用いて
計算し、当該トランジスタの端子電流およびしきい値電
圧などの電気特性を計算する手段として利用されてい
る。半導体デバイスが最高の電気特性を発揮するように
トランジスタの最適化設計を行う際に、デバイス・シミ
ュレータを用いることにより、実際に当該半導体デバイ
スを試作する場合に比較して、その開発設計にかかわる
費用／期間を、それぞれ大幅に圧縮することが可能とな
る。また、デバイス・シミュレータにおいては、半導体
トランジスタ内部の物理量を計算することにより、半導
体内部における電子および正孔がどのような振る舞いを
しているかを克明に調べることができ、これにより、微
細ＭＯＳＦＥＴにおいて問題となっている、インパクト
・イオン化現象の原因解明に対しても活用することがで
きる。
【０００３】このデバイス・シミュレータにおいては、
半導体トランジスタ内部の物理量を得るために、電位と
キャリア濃度の関係を表わすポアソン方程式および電流
連続式等の偏微分方程式を解いている。この偏微分方程
式を解く方法には、S.Selbe-rherr による文献“Analys
is and Simulation of Semiconductor Device ”（S-pr
inger-Verlag）pp.149〜201 にあるように、半導体デバ
イスを小さな領域に分割し、偏微分方程式を離散化して
計算する方法がある。このSelberherrの文献において
は、半導体２次元断面の離散化方法として、トランジス
タの構造をメッシュを用いて小分割し、各メッシュ点間
において電流を定義する方法が述べられている。バイポ
ーラ・トランジスタを直交メッシュを用いて離散化した
具体例を、Selberherrの文献から引用したものが図９に
示されている。また、一つのメッシュ点周りの状態を概
念的に示した図が図１０である。直交メッシュを用いた
離散化においては、各メッシュ点は、周りの四つのメッ
シュ点とメッシュ枝とにより結ばれている。それぞれの
メッシュ枝の垂直２等分線の交差において断面を定義
し、各格子点間の電流を当該断面において積分する。
半導体トランジスタ内部の物理量を得るために、電位と
キャリア濃度の関係を表わすポアソン方程式および電流
連続式等の偏微分方程式を解いている。この偏微分方程
式を解く方法には、S.Selbe-rherr による文献“Analys
is and Simulation of Semiconductor Device ”（S-pr
inger-Verlag）pp.149〜201 にあるように、半導体デバ
イスを小さな領域に分割し、偏微分方程式を離散化して
計算する方法がある。このSelberherrの文献において
は、半導体２次元断面の離散化方法として、トランジス
タの構造をメッシュを用いて小分割し、各メッシュ点間
において電流を定義する方法が述べられている。バイポ
ーラ・トランジスタを直交メッシュを用いて離散化した
具体例を、Selberherrの文献から引用したものが図９に
示されている。また、一つのメッシュ点周りの状態を概
念的に示した図が図１０である。直交メッシュを用いた
離散化においては、各メッシュ点は、周りの四つのメッ
シュ点とメッシュ枝とにより結ばれている。それぞれの
メッシュ枝の垂直２等分線の交差において断面を定義
し、各格子点間の電流を当該断面において積分する。
【０００４】しかし、直交メッシュにより半導体デバイ
スを分割した場合には、半導体デバイスが斜め形状を持
っていると、その斜め形状を階段状に近似しなければな
らないため、形状を正確に表現することができないとい
う不具合がある。この問題を解決する方法として、C.S.
Rafferty等の文献“Iterative Methods Semiconduct-or
Device Simulation”(IEEE Trans. on Electron Devic
e 、vol.ED-32 、pp.2018 〜2027、1985）においては、
半導体デバイス形状を正確に表現するために、三角形を
使用して形状を小分割し離散化する方法が述べられてい
る。トレンチ分離されたＣＭＯＳを三角形要素を用いて
離散化している様子の具体例を、C.S.R-afferty 等の文
献から引用したものが図１１である。この図１１に示さ
れるように、三角形要素を用いれば、トレンチ構造を正
確に表現することができる。三角形要素を用いた時の電
流とその積分方法をSelberherrの文献から引用したもの
を図１２に示す。各メッシュ枝上において電流密度を定
義し、各メッシュ点間の電流は、それぞれのメッシュ枝
の受け持つ電流経路の断面において積分される。この電
流経路の断面は、三角形の外心から各メッシュ枝に下ろ
した垂線により表わされる。
スを分割した場合には、半導体デバイスが斜め形状を持
っていると、その斜め形状を階段状に近似しなければな
らないため、形状を正確に表現することができないとい
う不具合がある。この問題を解決する方法として、C.S.
Rafferty等の文献“Iterative Methods Semiconduct-or
Device Simulation”(IEEE Trans. on Electron Devic
e 、vol.ED-32 、pp.2018 〜2027、1985）においては、
半導体デバイス形状を正確に表現するために、三角形を
使用して形状を小分割し離散化する方法が述べられてい
る。トレンチ分離されたＣＭＯＳを三角形要素を用いて
離散化している様子の具体例を、C.S.R-afferty 等の文
献から引用したものが図１１である。この図１１に示さ
れるように、三角形要素を用いれば、トレンチ構造を正
確に表現することができる。三角形要素を用いた時の電
流とその積分方法をSelberherrの文献から引用したもの
を図１２に示す。各メッシュ枝上において電流密度を定
義し、各メッシュ点間の電流は、それぞれのメッシュ枝
の受け持つ電流経路の断面において積分される。この電
流経路の断面は、三角形の外心から各メッシュ枝に下ろ
した垂線により表わされる。
【０００５】
【発明が解決しようとする課題】上述したメッシュ発生
方法は、形状適合性に優れた三角メッシュを用いて行わ
れるが、ＭＯＳＦＥＴのシミュレーションに対して利用
する場合には、大きな問題が介在している。ＭＯＳＦＥ
Ｔの反転層においては、Si-SiO2 界面からの距離に対し
て、キャリァ濃度が急激に減少するために、反転層電流
の大部分は、Si-SiO2 界面上のメッシュ枝を流れること
になる。ここにおいて、例えば、図１２において、線分
Ｐ1 −Ｐ2 がSi-SiO2 界面であるものと仮定すると、大
部分の反転層電流は断面ｄ12を通過することになる。こ
こで、若しもSi-SiO2 界面に沿った三角形の形状が不均
一であり、極端にｄ12の短かいものが存在すると、反転
層電流は、その部分において狭窄されて非常に大きな抵
抗を受けることになる。また、Ｐ1 −Ｐ3 −Ｐ2 を迂回
して流れる電流は、Ｐ3 におけるポテンシャルが反転層
に蓄積されたキャリァを押し戻す方向に働くため、やは
り電流に対して抵抗として働き、結果として全体の反転
層電流が低下する状態となり、シミュレーションの精度
が著しく劣化してしまうという欠点がある。
方法は、形状適合性に優れた三角メッシュを用いて行わ
れるが、ＭＯＳＦＥＴのシミュレーションに対して利用
する場合には、大きな問題が介在している。ＭＯＳＦＥ
Ｔの反転層においては、Si-SiO2 界面からの距離に対し
て、キャリァ濃度が急激に減少するために、反転層電流
の大部分は、Si-SiO2 界面上のメッシュ枝を流れること
になる。ここにおいて、例えば、図１２において、線分
Ｐ1 −Ｐ2 がSi-SiO2 界面であるものと仮定すると、大
部分の反転層電流は断面ｄ12を通過することになる。こ
こで、若しもSi-SiO2 界面に沿った三角形の形状が不均
一であり、極端にｄ12の短かいものが存在すると、反転
層電流は、その部分において狭窄されて非常に大きな抵
抗を受けることになる。また、Ｐ1 −Ｐ3 −Ｐ2 を迂回
して流れる電流は、Ｐ3 におけるポテンシャルが反転層
に蓄積されたキャリァを押し戻す方向に働くため、やは
り電流に対して抵抗として働き、結果として全体の反転
層電流が低下する状態となり、シミュレーションの精度
が著しく劣化してしまうという欠点がある。
【０００６】
【課題を解決するための手段】第１の発明のメッシュ発
生方法は、同一材質の存在範囲を定義する領域と、二つ
の異なる領域を区分する線分ならびに領域の外周を定め
る線分とからなる境界線分によって構成されるデバイス
形状を解析の対象として行う半導体デバイスのシミュレ
ーションにおいて、前記境界線分に対して、局所的に整
合させた直交メッシュからなる境界保護層を、当該境界
線分に接する形で、境界線分が接する領域の内部に発生
させる第１の処理ステップと、前記領域の内部におい
て、前記境界保護層から、ある基準距離以上離れた場所
にメッシュ点を配置する第２の処理ステップと、前記メ
ッシュ点同士を結合することにより三角メッシュを生成
して、全ての処理を終了とする第３の処理ステップと、
を少なくとも有することを特徴としている。
生方法は、同一材質の存在範囲を定義する領域と、二つ
の異なる領域を区分する線分ならびに領域の外周を定め
る線分とからなる境界線分によって構成されるデバイス
形状を解析の対象として行う半導体デバイスのシミュレ
ーションにおいて、前記境界線分に対して、局所的に整
合させた直交メッシュからなる境界保護層を、当該境界
線分に接する形で、境界線分が接する領域の内部に発生
させる第１の処理ステップと、前記領域の内部におい
て、前記境界保護層から、ある基準距離以上離れた場所
にメッシュ点を配置する第２の処理ステップと、前記メ
ッシュ点同士を結合することにより三角メッシュを生成
して、全ての処理を終了とする第３の処理ステップと、
を少なくとも有することを特徴としている。
【０００７】また、第２の発明のメッシュ発生方法は、
同一材質の存在範囲を定義する領域と、二つの異なる領
域を区分する線分ならびに領域の外周を定める線分とか
らなる境界線分によって構成されるデバイス形状を解析
の対象として行う半導体デバイスのシミュレーションに
おいて、前記境界線分に対して、局所的に整合させた直
交メッシュからなる境界保護層を、当該境界線分に接す
る形で、境界線分が接する領域の内部に発生させる第１
の処理ステップと、前記領域の内部において、前記境界
保護層から、ある基準距離以上離れた場所にメッシュ点
を配置する第２の処理ステップと、前記メッシュ点同士
を結合することにより三角メッシュを生成する第３の処
理ステップと、前記境界保護層の内部に存在するメッシ
ュ点と、領域の内部に在り且つ境界保護層の外部に存在
するメッシュ点との間に結合が生じているか否かを判定
し、当該結合が存在していない場合には、全ての処理を
終了とする第４の処理ステップと、前記境界保護層の内
部に存在するメッシュ点と、領域の内部に在り且つ境界
保護層の外部に存在するメッシュ点の間に結合が生じて
いる場合に、当該結合の生じているメッシュ点の内、領
域の内部に在り且つ境界保護層の外部に存在するメッシ
ュ点を境界線分上に射影し、その射影点を新たなメッシ
ュ点として追加して、前記第１の処理ステップに戻る第
５の処理ステップと、を少なくとも有しており、前記第
４の処理ステップにおいて、前記境界保護層内部のメッ
シュ点と領域の内部に在り且つ境界保護層の外部に存在
するメッシュ点との間に結合が生じていないと判定され
るまでは、前記第１、第２、第３、第４および第５の処
理ステップを含む処理を繰返して行うことを特徴として
いる。
同一材質の存在範囲を定義する領域と、二つの異なる領
域を区分する線分ならびに領域の外周を定める線分とか
らなる境界線分によって構成されるデバイス形状を解析
の対象として行う半導体デバイスのシミュレーションに
おいて、前記境界線分に対して、局所的に整合させた直
交メッシュからなる境界保護層を、当該境界線分に接す
る形で、境界線分が接する領域の内部に発生させる第１
の処理ステップと、前記領域の内部において、前記境界
保護層から、ある基準距離以上離れた場所にメッシュ点
を配置する第２の処理ステップと、前記メッシュ点同士
を結合することにより三角メッシュを生成する第３の処
理ステップと、前記境界保護層の内部に存在するメッシ
ュ点と、領域の内部に在り且つ境界保護層の外部に存在
するメッシュ点との間に結合が生じているか否かを判定
し、当該結合が存在していない場合には、全ての処理を
終了とする第４の処理ステップと、前記境界保護層の内
部に存在するメッシュ点と、領域の内部に在り且つ境界
保護層の外部に存在するメッシュ点の間に結合が生じて
いる場合に、当該結合の生じているメッシュ点の内、領
域の内部に在り且つ境界保護層の外部に存在するメッシ
ュ点を境界線分上に射影し、その射影点を新たなメッシ
ュ点として追加して、前記第１の処理ステップに戻る第
５の処理ステップと、を少なくとも有しており、前記第
４の処理ステップにおいて、前記境界保護層内部のメッ
シュ点と領域の内部に在り且つ境界保護層の外部に存在
するメッシュ点との間に結合が生じていないと判定され
るまでは、前記第１、第２、第３、第４および第５の処
理ステップを含む処理を繰返して行うことを特徴として
いる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の第１の実施例におけるフロ
ーチャートを示す図である。
ーチャートを示す図である。
【００１０】図１において、まず処理ステップ１０１に
おいて、境界線分に対して、局所的に整合させた直交メ
ッシュからなる境界保護層を、その境界線分に接する形
で、境界線分が接する領域の内部に発生させる。次に、
処理ステップ１０２において、領域の内部において、前
記境界保護層から、ある基準距離以上離れた場所にメッ
シュ点を配置する。そして、処理ステップ１０３におい
て、前記メッシュ点同士を結合することにより、三角メ
ッシュを生成する。
おいて、境界線分に対して、局所的に整合させた直交メ
ッシュからなる境界保護層を、その境界線分に接する形
で、境界線分が接する領域の内部に発生させる。次に、
処理ステップ１０２において、領域の内部において、前
記境界保護層から、ある基準距離以上離れた場所にメッ
シュ点を配置する。そして、処理ステップ１０３におい
て、前記メッシュ点同士を結合することにより、三角メ
ッシュを生成する。
【００１１】図２は、前記処理ステップ１０１における
処理内容／手順の一実施例を、各ステップに対応する図
式内容をも含めて詳細に示したフローチャートである。
処理内容／手順の一実施例を、各ステップに対応する図
式内容をも含めて詳細に示したフローチャートである。
【００１２】図２において、まず、処理ステップ２０１
において、境界線分上にメッシュ点を配置する。次い
で、処理ステップ２０２において、境界多角形頂点以外
の境界線分上メッシュ点から、領域内部に向けて垂線を
発生させて、その垂線上に境界保護点を一定の規則であ
る基準個数分発生させる。処理ステップ２０３において
は、隣接する境界線分により作られる内角が１８０度以
下である境界多角形頂点から、内角二等分線を領域内部
に発生させ、その二等分線上に境界保護点を前記基準個
数分発生させる。なお、このときの境界保護点の配置に
関しては、内角の大きさをθとした場合、前記処理ステ
ップ２０２において発生された境界保護点の境界からの
距離を１／sin(θ／２）倍した位置に発生させるものと
する。次に、ステップ処理２０４においては、隣接する
境界線分により作られる内角が１８０度よりも大きい境
界多角形頂点から、両側の境界線分に垂直な線分とこれ
らの二つの垂直線分によって挟まれた角度を、或る基準
角度に従って等分割する線分を領域内部に向けて発生さ
せ、それらの線分上に境界保護点を、前記処理ステップ
２０２の場合と同様の配置において或る基準個数分発生
させて、処理を終了する。
において、境界線分上にメッシュ点を配置する。次い
で、処理ステップ２０２において、境界多角形頂点以外
の境界線分上メッシュ点から、領域内部に向けて垂線を
発生させて、その垂線上に境界保護点を一定の規則であ
る基準個数分発生させる。処理ステップ２０３において
は、隣接する境界線分により作られる内角が１８０度以
下である境界多角形頂点から、内角二等分線を領域内部
に発生させ、その二等分線上に境界保護点を前記基準個
数分発生させる。なお、このときの境界保護点の配置に
関しては、内角の大きさをθとした場合、前記処理ステ
ップ２０２において発生された境界保護点の境界からの
距離を１／sin(θ／２）倍した位置に発生させるものと
する。次に、ステップ処理２０４においては、隣接する
境界線分により作られる内角が１８０度よりも大きい境
界多角形頂点から、両側の境界線分に垂直な線分とこれ
らの二つの垂直線分によって挟まれた角度を、或る基準
角度に従って等分割する線分を領域内部に向けて発生さ
せ、それらの線分上に境界保護点を、前記処理ステップ
２０２の場合と同様の配置において或る基準個数分発生
させて、処理を終了する。
【００１３】前記処理ステップ１０１において、境界線
分上の最小メッシュ点間隔をγ、境界線分の作る最小内
角をφmin 、領域の最小厚さをｄmin 、境界保護層の全
厚をδとすると、次式を満たすように、最小メッシュ点
間隔γおよび境界保護層の全厚δを設定すれば、境界保
護層同士が重なり合うことはない。
分上の最小メッシュ点間隔をγ、境界線分の作る最小内
角をφmin 、領域の最小厚さをｄmin 、境界保護層の全
厚をδとすると、次式を満たすように、最小メッシュ点
間隔γおよび境界保護層の全厚δを設定すれば、境界保
護層同士が重なり合うことはない。
【００１４】 また、処理ステップ１０２においては、境界保護層か
ら、或る基準距離以上離れた領域内部にメッシュ点が配
置されるので、領域内部のメッシュ点が境界保護層に浸
入することもない。
ら、或る基準距離以上離れた領域内部にメッシュ点が配
置されるので、領域内部のメッシュ点が境界保護層に浸
入することもない。
【００１５】本実施例を計算上において実現するデータ
構造の一例が図３に示される。境界保護層を発生させる
ためのデータとして必要になるのは、領域を囲む境界線
分とその上に発生されたメッシュ点のリストである。境
界線分のリストは、領域を左手にに見て、周回する方向
にポインタにより順次結合され、各境界線分は、線分番
号と自分の上に乗っているメッシュ点群に対するポイン
タを有している。境界上メッシュ点は、境界線分の始点
から終点に向けて順次ポインタにより結合され、各メッ
シュ点とともにアレイにて一元的に管理される。メッシ
ュ点同士がメッシュ枝により結合されて三角形要素が形
成された後においては、三角形要素番号をキーとする三
角形要素構成メッシュ点アレイと、隣接三角形要素アレ
イとが作成されて、メッシュ発生が終了する。
構造の一例が図３に示される。境界保護層を発生させる
ためのデータとして必要になるのは、領域を囲む境界線
分とその上に発生されたメッシュ点のリストである。境
界線分のリストは、領域を左手にに見て、周回する方向
にポインタにより順次結合され、各境界線分は、線分番
号と自分の上に乗っているメッシュ点群に対するポイン
タを有している。境界上メッシュ点は、境界線分の始点
から終点に向けて順次ポインタにより結合され、各メッ
シュ点とともにアレイにて一元的に管理される。メッシ
ュ点同士がメッシュ枝により結合されて三角形要素が形
成された後においては、三角形要素番号をキーとする三
角形要素構成メッシュ点アレイと、隣接三角形要素アレ
イとが作成されて、メッシュ発生が終了する。
【００１６】次に、図３を参照して、このデータの一具
体例について説明する。一例として、図３に示されるよ
うに、メッシュを張るべき領域が境界線番号１〜９の九
つの境界線分により囲まれているものとする。メッシュ
点番号については、境界線分［１］はメッシュ点［６］
を始点とし、メッシュ点［７］を終点としており、その
間に［２４］および［２５］の２点が乗っている。そし
て、次の境界線番号２の境界線分［２］はメッシュ点
［７］を始点としており、最後の境界線分［９］はメッ
シュ点［６］を終点としている。この場合におけるメッ
シュ点［６］の座標は、図３に示されるように（ｘ6 、
ｙ6 ）であり、メッシュ点［６］および［１２］は、他
の一点とともに三角形要素３５を形成している。
体例について説明する。一例として、図３に示されるよ
うに、メッシュを張るべき領域が境界線番号１〜９の九
つの境界線分により囲まれているものとする。メッシュ
点番号については、境界線分［１］はメッシュ点［６］
を始点とし、メッシュ点［７］を終点としており、その
間に［２４］および［２５］の２点が乗っている。そし
て、次の境界線番号２の境界線分［２］はメッシュ点
［７］を始点としており、最後の境界線分［９］はメッ
シュ点［６］を終点としている。この場合におけるメッ
シュ点［６］の座標は、図３に示されるように（ｘ6 、
ｙ6 ）であり、メッシュ点［６］および［１２］は、他
の一点とともに三角形要素３５を形成している。
【００１７】図５は、本発明適用による結果を示す一例
であり、従来においては、図６に示すように、境界保護
層が無いために斜めのSi-SiO2 界面に対して、メッシュ
発生はできるものの反転層電流の通過断面積が極めて小
さくなる三角形要素が発生して、主たる電流経路は、図
５における太線にて示されるようにSi-SiO2 から離れて
階段状になる。一方、本発明においては、図１に示され
るステップ１０１において境界保護層が発生されるため
に、Si-SiO2 界面に沿って均一な反転層電流通過断面積
が確保され、主たる電流経路はSi-SiO2 界面に沿ったも
のとなる。図７および図８は、それぞれ図５および図６
のメッシュを用いて斜めチャネルを有するＭＯＳＦＥＴ
のドレイン電流−ドレイン電圧特性をシミュレートして
得られた結果を示している。従来手法においては、メッ
シュ形状に起因する寄生抵抗効果により、僅かな電流し
か流れないのに対比して、本発明においては十分に大き
い電流値が得られることが分かる。
であり、従来においては、図６に示すように、境界保護
層が無いために斜めのSi-SiO2 界面に対して、メッシュ
発生はできるものの反転層電流の通過断面積が極めて小
さくなる三角形要素が発生して、主たる電流経路は、図
５における太線にて示されるようにSi-SiO2 から離れて
階段状になる。一方、本発明においては、図１に示され
るステップ１０１において境界保護層が発生されるため
に、Si-SiO2 界面に沿って均一な反転層電流通過断面積
が確保され、主たる電流経路はSi-SiO2 界面に沿ったも
のとなる。図７および図８は、それぞれ図５および図６
のメッシュを用いて斜めチャネルを有するＭＯＳＦＥＴ
のドレイン電流−ドレイン電圧特性をシミュレートして
得られた結果を示している。従来手法においては、メッ
シュ形状に起因する寄生抵抗効果により、僅かな電流し
か流れないのに対比して、本発明においては十分に大き
い電流値が得られることが分かる。
【００１８】図４は、本発明の第２の実施例におけるフ
ローチャートを示す図である。
ローチャートを示す図である。
【００１９】図４において、まず処理ステップ４０１に
おいて、境界線分に対して、局所的に整合させた直交メ
ッシュからなる境界保護層を、その境界線分に接する形
で、当該境界線分が接する領域の内部に発生させる。次
に、処理ステップ４０２において、領域の内部におい
て、前記境界保護層から、ある基準距離以上離れた場所
にメッシュ点を配置する。そして、処理ステップ４０３
において、前記メッシュ点同士を結合することにより、
三角メッシュを生成する。次いで、処理ステップ４０４
においては、前記境界保護層内部のメッシュ点と、領域
の内部に在り且つ境界保護層を外部に存在するメッシュ
点との間に結合が生じているか否かが判定されて、両メ
ッシュ点に結合が生じている場合には、処理ステップ４
０５において、その結合が生じているメッシュ点の内、
領域の内部に在り且つ境界保護層を外部に存在するメッ
シュ点を境界線分上に射影し、その射影点を新たなメッ
シュ点として追加して処理ステップ４０１に戻り、新た
な射影点の発生が無くなるまで以降の処理を繰返して実
行する。また、処理ステップ４０４において、前記境界
保護層内部のメッシュ点と、領域の内部に在り且つ境界
保護層の外部に存在するメッシュ点との間に結合が生じ
ていないと判定される場合には、全ての処理が終了とな
る。
おいて、境界線分に対して、局所的に整合させた直交メ
ッシュからなる境界保護層を、その境界線分に接する形
で、当該境界線分が接する領域の内部に発生させる。次
に、処理ステップ４０２において、領域の内部におい
て、前記境界保護層から、ある基準距離以上離れた場所
にメッシュ点を配置する。そして、処理ステップ４０３
において、前記メッシュ点同士を結合することにより、
三角メッシュを生成する。次いで、処理ステップ４０４
においては、前記境界保護層内部のメッシュ点と、領域
の内部に在り且つ境界保護層を外部に存在するメッシュ
点との間に結合が生じているか否かが判定されて、両メ
ッシュ点に結合が生じている場合には、処理ステップ４
０５において、その結合が生じているメッシュ点の内、
領域の内部に在り且つ境界保護層を外部に存在するメッ
シュ点を境界線分上に射影し、その射影点を新たなメッ
シュ点として追加して処理ステップ４０１に戻り、新た
な射影点の発生が無くなるまで以降の処理を繰返して実
行する。また、処理ステップ４０４において、前記境界
保護層内部のメッシュ点と、領域の内部に在り且つ境界
保護層の外部に存在するメッシュ点との間に結合が生じ
ていないと判定される場合には、全ての処理が終了とな
る。
【００２０】本実施例は、例えば、P.Conti 等の文献
“Ω-An Octree-Based Mixed elementGrid Allocator f
or the Smulation of Complex Structures ”（IEEE Tr
ans.on Computer-Aided Design，vol.CAD10 ，pp.1231
〜0240，1991）の1233頁に示されているドロネー分割に
より、境界保護層および境界内部の区別なく位置的に最
も適切なメッシュ点同士を結合することにより、三角形
要素を作成する場合に、境界保護層の破壊を防止するの
に特に有効である。
“Ω-An Octree-Based Mixed elementGrid Allocator f
or the Smulation of Complex Structures ”（IEEE Tr
ans.on Computer-Aided Design，vol.CAD10 ，pp.1231
〜0240，1991）の1233頁に示されているドロネー分割に
より、境界保護層および境界内部の区別なく位置的に最
も適切なメッシュ点同士を結合することにより、三角形
要素を作成する場合に、境界保護層の破壊を防止するの
に特に有効である。
【００２１】上記の説明より明らかなように、本発明
は、従来の方法とは異なり、前記第１の実施例において
は、境界線分に対して、局所的に整合させた直交メッシ
ュからなる境界保護層を発生させるという処理ステップ
を有するとともに、なお且つ当該境界保護層から或る基
準距離以上離れた領域内部にメッシュ点を配置するとい
う処理手順を有するという特徴がある。
は、従来の方法とは異なり、前記第１の実施例において
は、境界線分に対して、局所的に整合させた直交メッシ
ュからなる境界保護層を発生させるという処理ステップ
を有するとともに、なお且つ当該境界保護層から或る基
準距離以上離れた領域内部にメッシュ点を配置するとい
う処理手順を有するという特徴がある。
【００２２】また、第２の実施例においては、従来の方
法とは異なり、境界線分に対して、局所的に整合させた
直交メッシュからなる境界保護層を発生させるという処
理ステップを有し、当該境界保護層から或る基準距離以
上離れた領域内部にメッシュ点を配置するという処理手
順を有するとともに、境界層内部のメッシュ点と領域内
部のメッシュ点に結合が生じた場合には、その結合が生
じている領域内部のメッシュ点を境界線分上に射影し、
その射影点を新たなメッシュ点として追加するという処
理手順を有し、且つ、前記境界保護層の発生から領域内
部メッシュ点の境界線分上に対する射影までの処理ステ
ップを、新たな射影点の発生が無くなるまで繰返して行
う処理ステップを有するという特徴を有する。
法とは異なり、境界線分に対して、局所的に整合させた
直交メッシュからなる境界保護層を発生させるという処
理ステップを有し、当該境界保護層から或る基準距離以
上離れた領域内部にメッシュ点を配置するという処理手
順を有するとともに、境界層内部のメッシュ点と領域内
部のメッシュ点に結合が生じた場合には、その結合が生
じている領域内部のメッシュ点を境界線分上に射影し、
その射影点を新たなメッシュ点として追加するという処
理手順を有し、且つ、前記境界保護層の発生から領域内
部メッシュ点の境界線分上に対する射影までの処理ステ
ップを、新たな射影点の発生が無くなるまで繰返して行
う処理ステップを有するという特徴を有する。
【００２３】
【発明の効果】以上説明したように、本発明は、半導体
デバイスに対応するメッシュ発生方法に適用されて、少
なくとも、境界線分に対して局所的に整合させた直交メ
ッシュからなる境界保護層を発生させるという処理ステ
ップを有するとともに、当該境界保護層から或る基準距
離以上離れた領域内部にメッシュ点を配置するという処
理手順を有することにより、任意方向のSi-SiO2 界面を
有するＭＯＳＦＥＴに対して、メッシュに起因する寄生
抵抗を生じさせることなく、反転層電流を精度よくシミ
ュレートすることができるという効果がある。
デバイスに対応するメッシュ発生方法に適用されて、少
なくとも、境界線分に対して局所的に整合させた直交メ
ッシュからなる境界保護層を発生させるという処理ステ
ップを有するとともに、当該境界保護層から或る基準距
離以上離れた領域内部にメッシュ点を配置するという処
理手順を有することにより、任意方向のSi-SiO2 界面を
有するＭＯＳＦＥＴに対して、メッシュに起因する寄生
抵抗を生じさせることなく、反転層電流を精度よくシミ
ュレートすることができるという効果がある。
【図１】本発明の第１の実施例におけるフローチャート
を示す図である。
を示す図である。
【図２】第１の実施例における処理ステップ１０１のフ
ローチャートを示す図である。
ローチャートを示す図である。
【図３】第１の実施例におけるデータ構造を示す図であ
る。
る。
【図４】本発明の第２の実施例におけるフローチャート
を示す図である。
を示す図である。
【図５】第１の実施例の適用により生成されたメッシュ
の一例を示す図である。
の一例を示す図である。
【図６】従来例の適用により生成されたメッシュの一例
を示す図である。
を示す図である。
【図７】第１の実施例によるメッシュによりシミュレー
トされたＭＯＳＦＥＴのドレイン電流−ドレイン電圧特
性を示す図である。
トされたＭＯＳＦＥＴのドレイン電流−ドレイン電圧特
性を示す図である。
【図８】従来例によるメッシュによりシミュレートされ
たＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性を示
す図である。
たＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性を示
す図である。
【図９】直交メッシュの一例を示す図である。
【図１０】直交メッシュにおける一つのメッシュ周りの
状態を示す概念図である。
状態を示す概念図である。
【図１１】三角メッシュの一例を示す図である。
【図１２】三角メッシュにおける電流とその積分方法を
示す図である。
示す図である。
１０１〜１０３、２０１〜２０４、４０１〜４０５
処理ステップ
処理ステップ
Claims (2)
- 【請求項１】 同一材質の存在範囲を定義する領域と、
二つの異なる領域を区分する線分ならびに領域の外周を
定める線分とからなる境界線分によって構成されるデバ
イス形状を解析の対象として行う半導体デバイスのシミ
ュレーションにおいて、 前記 境界線分に対して、局所的に整合させた直交メッシ
ュからなる境界保護層を、当該境界線分に接する形で、
境界線分が接する領域の内部に発生させる第１の処理ス
テップと、前記領域の内部において、 前記境界保護層から、ある基
準距離以上離れた場所にメッシュ点を配置する第２の処
理ステップと、 前記メッシュ点同士を結合することにより三角メッシュ
を生成して、全ての処理を終了とする第３の処理ステッ
プと、 を少なくとも有することを特徴とするメッシュ発生方
法。 - 【請求項２】 同一材質の存在範囲を定義する領域と、
二つの異なる領域を区分する線分ならびに領域の外周を
定める線分とからなる境界線分によって構成されるデバ
イス形状を解析の対象として行う半導体デバイスのシミ
ュレーションにおいて、 前記 境界線分に対して、局所的に整合させた直交メッシ
ュからなる境界保護層を、当該境界線分に接する形で、
境界線分が接する領域の内部に発生させる第１の処理ス
テップと、前記領域の内部において、 前記境界保護層から、ある基
準距離以上離れた場所にメッシュ点を配置する第２の処
理ステップと、 前記メッシュ点同士を結合することにより三角メッシュ
を生成する第３の処理ステップと、 前記境界保護層の内部に存在するメッシュ点と、領域の
内部に在り且つ境界保護層の外部に存在するメッシュ点
との間に結合が生じているか否かを判定し、当該結合が
存在していない場合には、全ての処理を終了とする第４
の処理ステップと、 前記境界保護層の内部に存在するメッシュ点と、領域の
内部に在り且つ境界保 護層の外部に存在するメッシュ点
の間に結合が生じている場合に、当該結合の生じている
メッシュ点の内、領域の内部に在り且つ境界保護層の外
部に存在するメッシュ点を境界線分上に射影し、その射
影点を新たなメッシュ点として追加して、前記第１の処
理ステップに戻る第５の処理ステップと、 を少なくとも有しており、前記第４の処理ステップにお
いて、前記境界保護層内部のメッシュ点と領域の内部に
在り且つ境界保護層の外部に存在するメッシュ点との間
に結合が生じていないと判定されるまでは、前記第１、
第２、第３、第４および第５の処理ステップを含む処理
を繰返して行うことを特徴とするメッシュ発生方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31139293A JP2867858B2 (ja) | 1993-12-13 | 1993-12-13 | メッシュ発生方法 |
| US08/355,222 US5677846A (en) | 1993-12-13 | 1994-12-09 | Device simulator and mesh generating method thereof |
| KR1019940033691A KR0142647B1 (ko) | 1993-12-13 | 1994-12-12 | 디바이스 시뮬레이터 및 메쉬 발생 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31139293A JP2867858B2 (ja) | 1993-12-13 | 1993-12-13 | メッシュ発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161962A JPH07161962A (ja) | 1995-06-23 |
| JP2867858B2 true JP2867858B2 (ja) | 1999-03-10 |
Family
ID=18016636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31139293A Expired - Fee Related JP2867858B2 (ja) | 1993-12-13 | 1993-12-13 | メッシュ発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867858B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3045280B2 (ja) | 1997-07-24 | 2000-05-29 | 日本電気株式会社 | シミュレーション用メッシュ生成方法 |
-
1993
- 1993-12-13 JP JP31139293A patent/JP2867858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161962A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142647B1 (ko) | 디바이스 시뮬레이터 및 메쉬 발생 방법 | |
| US5774696A (en) | Triangle and tetrahedron mesh generation method | |
| JP3710710B2 (ja) | Ｉｃレイアウトにおけるポリゴン表現 | |
| JP2695160B2 (ja) | 任意形状抵抗体の端子間抵抗計算方法 | |
| US7434183B2 (en) | Method and system for validating a hierarchical simulation database | |
| US20200104449A1 (en) | Self-aligned double patterning-aware routing in chip manufacturing | |
| JP2701795B2 (ja) | プロセスシミュレーション方法 | |
| JP3114612B2 (ja) | メッシュ発生方法 | |
| US5798764A (en) | Method for determining the intersections of Delaunay partitioned tetrahedra with the boundary of a body to be analyzed | |
| JP2867858B2 (ja) | メッシュ発生方法 | |
| Chen et al. | Simultaneous timing-driven placement and duplication | |
| JPH113987A (ja) | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 | |
| Takahara et al. | More wires and fewer LUTs: A design methodology for FPGAs | |
| US10685168B2 (en) | Capacitance extraction for floating metal in integrated circuit | |
| US5675522A (en) | Method and system for dividing analyzing region in device simulator | |
| JP2008034431A (ja) | 半導体装置の特性シミュレーション方法 | |
| US6539526B1 (en) | Method and apparatus for determining capacitances for a device within an integrated circuit | |
| Yuan | Modeling and extraction of interconnect parameters in very-large-scale integrated circuits | |
| KR102648616B1 (ko) | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| JP2601191B2 (ja) | 四面体交差探索装置およびその方法 | |
| JPH10261004A (ja) | 半導体集積回路解析装置 | |
| JP2002373899A (ja) | 半導体装置の特性シミュレーション方法 | |
| Zhang et al. | TEG: A new post-layout optimization method | |
| JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |