JP2866220B2 - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JP2866220B2 JP2866220B2 JP3145914A JP14591491A JP2866220B2 JP 2866220 B2 JP2866220 B2 JP 2866220B2 JP 3145914 A JP3145914 A JP 3145914A JP 14591491 A JP14591491 A JP 14591491A JP 2866220 B2 JP2866220 B2 JP 2866220B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- function
- image data
- error correction
- correction mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、エラー・コレクション
・モード機能（以下、ＥＣＭ機能と称する）画像データ
保存機能とを有するファクシミリ装置に関するものであ
る。
・モード機能（以下、ＥＣＭ機能と称する）画像データ
保存機能とを有するファクシミリ装置に関するものであ
る。
【０００２】
【従来の技術】一般に、ファクシミリ装置においては、
ミドルエンド機種以上になると、ＥＣＭ機能（エラーが
出ると再び動作する誤り再送機能を云う）、あるいは、
画像データ保存機能との何れか一方の機能を有し、ハイ
エンド機種になれば、それらの両機能を兼ね備えている
ものが殆どである。
ミドルエンド機種以上になると、ＥＣＭ機能（エラーが
出ると再び動作する誤り再送機能を云う）、あるいは、
画像データ保存機能との何れか一方の機能を有し、ハイ
エンド機種になれば、それらの両機能を兼ね備えている
ものが殆どである。
【０００３】このようにＥＣＭ機能、あるいは、画像デ
ータ保存機能とを有するファクシミリ装置の従来の一例
を図５に基づいて説明する。まず、公衆回線１には、Ｌ
ＣＵ２が接続され、このＬＣＵ２にはモデム３が接続さ
れている。このモデム３は、バスライン・システム４を
介してプログラム処理を行なうＣＰＵ５に接続されてい
る。このＣＰＵ５には、プログラムが設定されているＲ
ＯＭと各種データの一時的記憶手段としてのＲＡＭとよ
りなる記憶手段６とゲートアレイ７とがそれぞれ前記バ
スライン・システム４を介して接続されている。このゲ
ートアレイ７には、ＣＣＤ、印字ヘッド、モータ等の読
取装置及び印字装置を構成する機能部品８が接続されて
いる。
ータ保存機能とを有するファクシミリ装置の従来の一例
を図５に基づいて説明する。まず、公衆回線１には、Ｌ
ＣＵ２が接続され、このＬＣＵ２にはモデム３が接続さ
れている。このモデム３は、バスライン・システム４を
介してプログラム処理を行なうＣＰＵ５に接続されてい
る。このＣＰＵ５には、プログラムが設定されているＲ
ＯＭと各種データの一時的記憶手段としてのＲＡＭとよ
りなる記憶手段６とゲートアレイ７とがそれぞれ前記バ
スライン・システム４を介して接続されている。このゲ
ートアレイ７には、ＣＣＤ、印字ヘッド、モータ等の読
取装置及び印字装置を構成する機能部品８が接続されて
いる。
【０００４】また、前記ＣＰＵ５には、前記バスライン
・システム４を介して１２８ＫＢのＥＣＭ用メモリ９と
２ＭＢの画像保存用メモリ１０とが接続されている。
・システム４を介して１２８ＫＢのＥＣＭ用メモリ９と
２ＭＢの画像保存用メモリ１０とが接続されている。
【０００５】ついで、前記ゲートアレイ７と前記モデム
３との間には、ＭＯＤＥＭチップセレクトが接続され、
前記ゲートアレイ７と前記記憶手段６との間には、ＲＯ
Ｍ／ＲＡＭチップセレクトが接続され、前記ゲートアレ
イ７と前記ＥＣＭ用メモリ９との間には、ＥＣＭチップ
セレクトが接続され、前記ゲートアレイ７と前記画像保
存用メモリ１０との間には、画像メモリチップセレクト
が接続されている。
３との間には、ＭＯＤＥＭチップセレクトが接続され、
前記ゲートアレイ７と前記記憶手段６との間には、ＲＯ
Ｍ／ＲＡＭチップセレクトが接続され、前記ゲートアレ
イ７と前記ＥＣＭ用メモリ９との間には、ＥＣＭチップ
セレクトが接続され、前記ゲートアレイ７と前記画像保
存用メモリ１０との間には、画像メモリチップセレクト
が接続されている。
【０００６】このような構成において、ＥＣＭ用メモリ
９と画像保存用メモリ１０とは、システム上、ＣＰＵ５
の同一メモリ空間上にマッピングされており、ＥＣＭ用
メモリ９と画像保存用メモリ１０とは、個々にＲＡＭ
（ＤＲＡＭ又はＳＲＡＭ）を実装して実施されている。
したがって、ＥＣＭチップセレクトと画像保存用チップ
セレクトとの個々のチップセレクトが各々のＲＡＭへ直
接接続されており、これにより、アクセスも別々に行な
われている。図６に示すものは、ＥＣＭ用メモリ９と画
像保存用メモリ１０との間のデータ転送の流れを示した
ものである。（ＤＭＡ転送）。一般に、ＥＣＭ用メモリ
９は、標準で６４ＫＢ要することがＣＣＩＴＴ規格にて
準拠されているが、殆どが１２８ＫＢのＲＡＭを実装し
ている。また、画像保存用メモリ１０は、圧縮データを
保存するものであり、最大でも２ＭＢ要すれば十分であ
り、ＤＲＡＭが用いられると共に、バックアップが必要
であれば、ＳＲＡＭにより構成されている。
９と画像保存用メモリ１０とは、システム上、ＣＰＵ５
の同一メモリ空間上にマッピングされており、ＥＣＭ用
メモリ９と画像保存用メモリ１０とは、個々にＲＡＭ
（ＤＲＡＭ又はＳＲＡＭ）を実装して実施されている。
したがって、ＥＣＭチップセレクトと画像保存用チップ
セレクトとの個々のチップセレクトが各々のＲＡＭへ直
接接続されており、これにより、アクセスも別々に行な
われている。図６に示すものは、ＥＣＭ用メモリ９と画
像保存用メモリ１０との間のデータ転送の流れを示した
ものである。（ＤＭＡ転送）。一般に、ＥＣＭ用メモリ
９は、標準で６４ＫＢ要することがＣＣＩＴＴ規格にて
準拠されているが、殆どが１２８ＫＢのＲＡＭを実装し
ている。また、画像保存用メモリ１０は、圧縮データを
保存するものであり、最大でも２ＭＢ要すれば十分であ
り、ＤＲＡＭが用いられると共に、バックアップが必要
であれば、ＳＲＡＭにより構成されている。
【０００７】
【発明が解決しようとする課題】ＥＣＭ用メモリと画像
保存用メモリとの二つのメモリを必要とし、かつ、それ
らを別々に実装しなければならないため、コスト面で不
利であり、かつ、プリント配線基板のＲＡＭ実装面積も
大きくてその実装面積の縮小化を行なうことができな
い。
保存用メモリとの二つのメモリを必要とし、かつ、それ
らを別々に実装しなければならないため、コスト面で不
利であり、かつ、プリント配線基板のＲＡＭ実装面積も
大きくてその実装面積の縮小化を行なうことができな
い。
【０００８】
【課題を解決するための手段】エラー・コレクション・
モード機能と画像データ保存機能とを有するファクシミ
リ装置において、エラー・コレクション・モード機能用
のメモリと画像データ保存機能用メモリとを共有するエ
ラー・コレクション・モード機能用のメモリとして必要
となる容量より大きい容量の一個の共有化メモリを設
け、エラー・コレクション・モード・チップセレクトと
画像データ保存用チップセレクトとにより前記共有化メ
モリの何れかの領域にアクセスするアクセス選択手段
と、前記共有化メモリをエラー・コレクション・モード
機能用のメモリとして利用する場合は、エラー・コレク
ション・モード機能用のメモリとして必要となる容量を
越えてアクセスすることを制限するための切換手段とを
設けた。
モード機能と画像データ保存機能とを有するファクシミ
リ装置において、エラー・コレクション・モード機能用
のメモリと画像データ保存機能用メモリとを共有するエ
ラー・コレクション・モード機能用のメモリとして必要
となる容量より大きい容量の一個の共有化メモリを設
け、エラー・コレクション・モード・チップセレクトと
画像データ保存用チップセレクトとにより前記共有化メ
モリの何れかの領域にアクセスするアクセス選択手段
と、前記共有化メモリをエラー・コレクション・モード
機能用のメモリとして利用する場合は、エラー・コレク
ション・モード機能用のメモリとして必要となる容量を
越えてアクセスすることを制限するための切換手段とを
設けた。
【０００９】
【作用】一個の共有化メモリは、エラー・コレクション
・モード機能用のメモリと画像データ保存機能用メモリ
とを共有するため、エラー・コレクション・モード機能
用の従来の１２８ＫＢのＲＡＭが不要であり、これによ
り、そのＲＡＭ一つ分のコストダウンと、プリント配線
基板の実装面積の縮小化とを実現することができ、特
に、共有化メモリはエラー・コレクション・モード機能
用のメモリとして必要となる容量より大きい容量である
ため、画像データ保存機能用メモリとしての容量は充分
であると共に、切換手段はエラー・コレクション・モー
ド機能用のメモリとして必要となる容量を越えてアクセ
スすることを制限しているため、ＥＣＭメモリとして必
要となる容量を越えてＲＡＭに記憶されてしまう不都合
がないものである。
・モード機能用のメモリと画像データ保存機能用メモリ
とを共有するため、エラー・コレクション・モード機能
用の従来の１２８ＫＢのＲＡＭが不要であり、これによ
り、そのＲＡＭ一つ分のコストダウンと、プリント配線
基板の実装面積の縮小化とを実現することができ、特
に、共有化メモリはエラー・コレクション・モード機能
用のメモリとして必要となる容量より大きい容量である
ため、画像データ保存機能用メモリとしての容量は充分
であると共に、切換手段はエラー・コレクション・モー
ド機能用のメモリとして必要となる容量を越えてアクセ
スすることを制限しているため、ＥＣＭメモリとして必
要となる容量を越えてＲＡＭに記憶されてしまう不都合
がないものである。
【００１０】
【実施例】本発明の前提となる構成の一例を図１乃至図
３に基づいて説明する。まず、公衆回線１１には、ＬＣ
Ｕ１２が接続され、このＬＣＵ１２にはモデム１３が接
続されている。このモデム１３は、バスライン・システ
ム１４を介してプログラム処理を行なうＣＰＵ１５に接
続されている。このＣＰＵ１５には、プログラムが設定
されているＲＯＭと各種データの一時的記憶手段として
のＲＡＭとよりなる記憶手段１６とゲートアレイ１７と
がそれぞれ前記バスライン・システム１４を介して接続
されている。このゲートアレイ１７には、ＣＣＤ、印字
ヘッド、モータ等の読取装置及び印字装置を構成する機
能部品１８が接続されている。
３に基づいて説明する。まず、公衆回線１１には、ＬＣ
Ｕ１２が接続され、このＬＣＵ１２にはモデム１３が接
続されている。このモデム１３は、バスライン・システ
ム１４を介してプログラム処理を行なうＣＰＵ１５に接
続されている。このＣＰＵ１５には、プログラムが設定
されているＲＯＭと各種データの一時的記憶手段として
のＲＡＭとよりなる記憶手段１６とゲートアレイ１７と
がそれぞれ前記バスライン・システム１４を介して接続
されている。このゲートアレイ１７には、ＣＣＤ、印字
ヘッド、モータ等の読取装置及び印字装置を構成する機
能部品１８が接続されている。
【００１１】また、前記ＣＰＵ１５には、前記バスライ
ン・システム１４を介してエラー・コレクション・モー
ド機能（ＥＣＭ）用メモリと画像データ保存機能用メモ
リとを共有する一個の共有化メモリ１９が接続されてい
る。
ン・システム１４を介してエラー・コレクション・モー
ド機能（ＥＣＭ）用メモリと画像データ保存機能用メモ
リとを共有する一個の共有化メモリ１９が接続されてい
る。
【００１２】ついで、前記ゲートアレイ１７と前記モデ
ム１３との間には、ＭＯＤＥＭチップセレクトが接続さ
れ、前記ゲートアレイ１７と前記記憶手段１６との間に
は、ＲＯＭ／ＲＡＭチップセレクトが接続され、前記ゲ
ートアレイ１７と前記共有化メモリ１９との間には、共
有化メモリチップセレクトが接続されている。
ム１３との間には、ＭＯＤＥＭチップセレクトが接続さ
れ、前記ゲートアレイ１７と前記記憶手段１６との間に
は、ＲＯＭ／ＲＡＭチップセレクトが接続され、前記ゲ
ートアレイ１７と前記共有化メモリ１９との間には、共
有化メモリチップセレクトが接続されている。
【００１３】しかして、図２に示すものはＣＰＵメモリ
マップであり、ＲＡＭ１が共有化メモリ１９である。Ｒ
ＡＭ２，ＲＡＭ３……ＲＡＭｎ等は、画像保存用として
利用され、前記記憶手段１６の一部である。そして、Ｅ
ＣＭ機能用メモリとしては、１２８ＫＢが割り当てら
れ、画像データ保存用メモリとしても、１２８ＫＢが割
り当てられている。これらのＲＡＭは、セグメントＣＳ
によりアクセスされるものであり、例えば、ＣＳ０はＲ
ＡＭ１を、ＣＳ１はＲＡＭ２を、ＣＳ２はＲＡＭ３をそ
れぞれアクセスするものである。
マップであり、ＲＡＭ１が共有化メモリ１９である。Ｒ
ＡＭ２，ＲＡＭ３……ＲＡＭｎ等は、画像保存用として
利用され、前記記憶手段１６の一部である。そして、Ｅ
ＣＭ機能用メモリとしては、１２８ＫＢが割り当てら
れ、画像データ保存用メモリとしても、１２８ＫＢが割
り当てられている。これらのＲＡＭは、セグメントＣＳ
によりアクセスされるものであり、例えば、ＣＳ０はＲ
ＡＭ１を、ＣＳ１はＲＡＭ２を、ＣＳ２はＲＡＭ３をそ
れぞれアクセスするものである。
【００１４】つぎに、図３に示すものは、前記ゲートア
レイ１７の詳細である。まず、バスライン・システム１
４のＣＰＵアドレス２０を介してアクセス選択手段とし
て作用するデコーダ２１が前記ＣＰＵ１５に接続され、
前記バスライン・システム１４のデータバス２２を介し
てポート２３が接続されている。
レイ１７の詳細である。まず、バスライン・システム１
４のＣＰＵアドレス２０を介してアクセス選択手段とし
て作用するデコーダ２１が前記ＣＰＵ１５に接続され、
前記バスライン・システム１４のデータバス２２を介し
てポート２３が接続されている。
【００１５】前記デコーダ２１からは、ＥＣＭチップセ
レクト２４と画像データ保存用チップセレクト２５とが
出力されている。これらのＥＣＭチップセレクト２４と
画像データ保存用チップセレクト２５とは、ＯＲゲート
２６に接続され、このＯＲゲート２６はＡＮＤゲート２
７に接続されている。そして、このＡＮＤゲート２７
は、前記共有化メモリ１９に接続されている。
レクト２４と画像データ保存用チップセレクト２５とが
出力されている。これらのＥＣＭチップセレクト２４と
画像データ保存用チップセレクト２５とは、ＯＲゲート
２６に接続され、このＯＲゲート２６はＡＮＤゲート２
７に接続されている。そして、このＡＮＤゲート２７
は、前記共有化メモリ１９に接続されている。
【００１６】前記ポート２３からは、ＣＳ０、ＣＳ１、
ＣＳ２……と表示したセグメント２８が出力され、これ
らのセグメント２８の内、ＣＳ０は前記ＡＮＤゲート２
７に接続され、他のセグメント２８は複数個のＡＮＤゲ
ート２９のそれぞれの入力側に接続されている。これら
のＡＮＤゲート２９のすべての入力側には、前記画像デ
ータ保存用チップセレクト２５が接続されている。そし
て、これらのＡＮＤゲート２９には、各々ＲＡＭ２、Ｒ
ＡＭ３…が接続されている。
ＣＳ２……と表示したセグメント２８が出力され、これ
らのセグメント２８の内、ＣＳ０は前記ＡＮＤゲート２
７に接続され、他のセグメント２８は複数個のＡＮＤゲ
ート２９のそれぞれの入力側に接続されている。これら
のＡＮＤゲート２９のすべての入力側には、前記画像デ
ータ保存用チップセレクト２５が接続されている。そし
て、これらのＡＮＤゲート２９には、各々ＲＡＭ２、Ｒ
ＡＭ３…が接続されている。
【００１７】このような構成において、１２８ＫＢのＲ
ＡＭ１は、ＥＣＭ機能用のメモリと画像データ保存用の
メモリとを共有しているため、デコーダ２１からのＥＣ
Ｍチップセレクト２４により、ポート２３からのセグメ
ントＣＳ０とのＡＮＤをとってＲＡＭ１はＥＣＭ機能用
のメモリとしてアクセスされる。また、デコーダ２１か
らの画像データ保存用チップセレクト２５により、ポー
ト２３からのセグメントＣＳ０とのＡＮＤをとってＲＡ
Ｍ１は画像データ保存用のメモリとしてアクセスされ
る。もちろん、画像データはセグメントＣＳ１、ＣＳ２
……によりＲＡＭ２、ＲＡＭ３……がその保存用として
利用される。
ＡＭ１は、ＥＣＭ機能用のメモリと画像データ保存用の
メモリとを共有しているため、デコーダ２１からのＥＣ
Ｍチップセレクト２４により、ポート２３からのセグメ
ントＣＳ０とのＡＮＤをとってＲＡＭ１はＥＣＭ機能用
のメモリとしてアクセスされる。また、デコーダ２１か
らの画像データ保存用チップセレクト２５により、ポー
ト２３からのセグメントＣＳ０とのＡＮＤをとってＲＡ
Ｍ１は画像データ保存用のメモリとしてアクセスされ
る。もちろん、画像データはセグメントＣＳ１、ＣＳ２
……によりＲＡＭ２、ＲＡＭ３……がその保存用として
利用される。
【００１８】次に、本発明の一実施例を図４に基づいて
説明する。本実施例は、共有化メモリ１９としてのＲＡ
Ｍ１を５１２ＫＢのものとした場合の例である。この場
合、ＣＰＵアドレス２０に接続された切換手段３０を設
け、この切換手段３０にＥＣＭ保存用チップセレクト２
４を接続し、ＡとＢとを選択してＹ出力としてＡ１６、
Ａ１７をＲＡＭ１に入力するようにしたものである。な
お、ＲＡＭ２、ＲＡＭ３…等もすべて５１２ＫＢで形成
されている。
説明する。本実施例は、共有化メモリ１９としてのＲＡ
Ｍ１を５１２ＫＢのものとした場合の例である。この場
合、ＣＰＵアドレス２０に接続された切換手段３０を設
け、この切換手段３０にＥＣＭ保存用チップセレクト２
４を接続し、ＡとＢとを選択してＹ出力としてＡ１６、
Ａ１７をＲＡＭ１に入力するようにしたものである。な
お、ＲＡＭ２、ＲＡＭ３…等もすべて５１２ＫＢで形成
されている。
【００１９】これにより、ＲＡＭアドレスＡ１６、Ａ１
７（上位２ビット）を「Ｌ」にするようにし、これによ
り、ＥＣＭアクセス時には、１２８ＫＢのエリアを越え
てアクセスすることがないようにしたものである。
７（上位２ビット）を「Ｌ」にするようにし、これによ
り、ＥＣＭアクセス時には、１２８ＫＢのエリアを越え
てアクセスすることがないようにしたものである。
【００２０】
【発明の効果】本発明は上述のように、エラー・コレク
ション・モード機能と画像データ保存機能とを有するフ
ァクシミリ装置において、エラー・コレクション・モー
ド機能用のメモリと画像データ保存機能用メモリとを共
有するエラー・コレクション・モード機能用のメモリと
して必要となる容量より大きい容量の一個の共有化メモ
リを設け、エラー・コレクション・モード・チップセレ
クトと画像データ保存用チップセレクトとにより前記共
有化メモリの何れかの領域にアクセスするアクセス選択
手段と、前記共有化メモリをエラー・コレクション・モ
ード機能用のメモリとして利用する場合は、エラー・コ
レクション・モード機能用のメモリとして必要となる容
量を越えてアクセスすることを制限するための切換手段
とを設けたので、一個の共有化メモリは、エラー・コレ
クション・モード機能用のメモリと画像データ保存機能
用メモリとを共有するため、エラー・コレクション・モ
ード機能用の従来の１２８ＫＢのＲＡＭが不要であり、
これにより、そのＲＡＭ一つ分のコストダウンと、プリ
ント配線基板の実装面積の縮小化とを実現することがで
き、特に、共有化メモリはエラー・コレクション・モー
ド機能用のメモリとして必要となる容量より大きい容量
であるため、画像データ保存機能用メモリとしての容量
は充分であると共に、切換手段はエラー・コレクション
・モード機能用のメモリとして必要となる容量を越えて
アクセスすることを制限しているため、ＥＣＭメモリと
して必要となる容量を越えてＲＡＭに記憶されてしまう
不都合がないと云う効果を有する。
ション・モード機能と画像データ保存機能とを有するフ
ァクシミリ装置において、エラー・コレクション・モー
ド機能用のメモリと画像データ保存機能用メモリとを共
有するエラー・コレクション・モード機能用のメモリと
して必要となる容量より大きい容量の一個の共有化メモ
リを設け、エラー・コレクション・モード・チップセレ
クトと画像データ保存用チップセレクトとにより前記共
有化メモリの何れかの領域にアクセスするアクセス選択
手段と、前記共有化メモリをエラー・コレクション・モ
ード機能用のメモリとして利用する場合は、エラー・コ
レクション・モード機能用のメモリとして必要となる容
量を越えてアクセスすることを制限するための切換手段
とを設けたので、一個の共有化メモリは、エラー・コレ
クション・モード機能用のメモリと画像データ保存機能
用メモリとを共有するため、エラー・コレクション・モ
ード機能用の従来の１２８ＫＢのＲＡＭが不要であり、
これにより、そのＲＡＭ一つ分のコストダウンと、プリ
ント配線基板の実装面積の縮小化とを実現することがで
き、特に、共有化メモリはエラー・コレクション・モー
ド機能用のメモリとして必要となる容量より大きい容量
であるため、画像データ保存機能用メモリとしての容量
は充分であると共に、切換手段はエラー・コレクション
・モード機能用のメモリとして必要となる容量を越えて
アクセスすることを制限しているため、ＥＣＭメモリと
して必要となる容量を越えてＲＡＭに記憶されてしまう
不都合がないと云う効果を有する。
【図１】本発明の前提となる構成の一例を示すブロック
図である。
図である。
【図２】ＣＰＵメモリマップである。
【図３】ゲートアレイの詳細を示す回路図である。
【図４】本発明の一実施例を示す回路図である。
【図５】従来の一例を示すブロック図である。
【図６】ＥＣＭ用メモリと画像保存用メモリとの間のデ
ータ転送の流れを示すブロック図である。
ータ転送の流れを示すブロック図である。
１９ 共有化メモリ ２１ アクセス選択手段３０ 切換手段
Claims (1)
- 【請求項１】 エラー・コレクション・モード機能と画
像データ保存機能とを有するファクシミリ装置におい
て、エラー・コレクション・モード機能用のメモリと画
像データ保存機能用メモリとを共有するエラー・コレク
ション・モード機能用のメモリとして必要となる容量よ
り大きい容量の一個の共有化メモリを設け、エラー・コ
レクション・モード・チップセレクトと画像データ保存
用チップセレクトとにより前記共有化メモリの何れかの
領域にアクセスするアクセス選択手段と、前記共有化メ
モリをエラー・コレクション・モード機能用のメモリと
して利用する場合は、エラー・コレクション・モード機
能用のメモリとして必要となる容量を越えてアクセスす
ることを制限するための切換手段とを設けたことを特徴
とするファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145914A JP2866220B2 (ja) | 1991-06-18 | 1991-06-18 | ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145914A JP2866220B2 (ja) | 1991-06-18 | 1991-06-18 | ファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369165A JPH04369165A (ja) | 1992-12-21 |
| JP2866220B2 true JP2866220B2 (ja) | 1999-03-08 |
Family
ID=15395998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145914A Expired - Fee Related JP2866220B2 (ja) | 1991-06-18 | 1991-06-18 | ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866220B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2904350B2 (ja) * | 1987-10-09 | 1999-06-14 | 株式会社リコー | ファクシミリ装置 |
-
1991
- 1991-06-18 JP JP3145914A patent/JP2866220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369165A (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2866220B2 (ja) | ファクシミリ装置 | |
| JPS6180339A (ja) | メモリアクセス制御方式 | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JP3687269B2 (ja) | 画像処理装置 | |
| JP2004118246A (ja) | 画像処理装置 | |
| JP2673054B2 (ja) | カラーページプリンタ | |
| JPH0129634Y2 (ja) | ||
| JP2687679B2 (ja) | プログラム開発装置 | |
| JP4039302B2 (ja) | メモリコントローラ、及び、プリンタ | |
| JPH0417466B2 (ja) | ||
| JPS5979673A (ja) | 画像拡大縮小処理方式 | |
| JPH06125524A (ja) | ビデオプリンタ | |
| JPH0463424B2 (ja) | ||
| JPS6211753B2 (ja) | ||
| JP2643660B2 (ja) | 通信制御装置 | |
| JPS6349437A (ja) | 印刷デ−タ制御方式 | |
| JPH05207264A (ja) | 縦横変換用画像メモリ装置 | |
| JPH04314182A (ja) | 画像処理装置 | |
| JP2005078599A (ja) | コンピュータシステム及びその電子回路 | |
| JPH08321846A (ja) | ネットワーク装置 | |
| JPH03237684A (ja) | 画像記憶装置 | |
| JPH04182724A (ja) | ビデオ信号出力回路 | |
| JPS60127070U (ja) | フアクシミリ装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH044461U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |