JP2865116B2 - ディジタルミリワット試験装置 - Google Patents
ディジタルミリワット試験装置Info
- Publication number
- JP2865116B2 JP2865116B2 JP1240292A JP1240292A JP2865116B2 JP 2865116 B2 JP2865116 B2 JP 2865116B2 JP 1240292 A JP1240292 A JP 1240292A JP 1240292 A JP1240292 A JP 1240292A JP 2865116 B2 JP2865116 B2 JP 2865116B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- khz
- digital milliwatt
- sampling
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＣＭ符号化通信方式の
ディジタルミリワット試験に関し、特に８ｋＨｚ以上の
サンプリング周波数を用いた場合のディジタルミリワッ
ト試験装置に関する。
ディジタルミリワット試験に関し、特に８ｋＨｚ以上の
サンプリング周波数を用いた場合のディジタルミリワッ
ト試験装置に関する。
【０００２】
【従来の技術】サンプリング周波数８ｋＨｚにてサンプ
リングを行い、符号化ビット数８ビットで信号の送・受
信を行うＰＣＭ端局装置において、ディジタルミリワッ
ト試験は、１ｋＨｚの基準レベルの音声信号を８ｋＨｚ
のサンプリング周波数にて、サンプリングを行った結果
得られるところのディジタルミリワット信号をデコーデ
ィング回路に入力することにより試験を行っている。
リングを行い、符号化ビット数８ビットで信号の送・受
信を行うＰＣＭ端局装置において、ディジタルミリワッ
ト試験は、１ｋＨｚの基準レベルの音声信号を８ｋＨｚ
のサンプリング周波数にて、サンプリングを行った結果
得られるところのディジタルミリワット信号をデコーデ
ィング回路に入力することにより試験を行っている。
【０００３】ところで、通常より高帯域の信号（４ｋＨ
ｚ以上の信号）を通信する為には、８ｋＨｚ以上のサン
プリングを行う必要があり、さらに前述のＰＣＭ端局装
置のフレームフォーマットにあてはめる必要がある。そ
のフレーム構成としては、一つのフレーム中の二つ以上
のタイムスロットを１つのチャンネルに割り当て、特殊
なマルチフレーム構成とすることで実現できる。
ｚ以上の信号）を通信する為には、８ｋＨｚ以上のサン
プリングを行う必要があり、さらに前述のＰＣＭ端局装
置のフレームフォーマットにあてはめる必要がある。そ
のフレーム構成としては、一つのフレーム中の二つ以上
のタイムスロットを１つのチャンネルに割り当て、特殊
なマルチフレーム構成とすることで実現できる。
【０００４】このような８ｋＨｚ以上のサンプリング周
波数にてサンプリングを行う場合のディジタルミリワッ
ト試験は、８ｋＨｚサンプリングの場合と同様にして、
実際にサンプリングを行ったサンプリング周波数にて、
１ｋＨｚの基準レベルの音声信号をサンプリングして得
られる信号を解析して、その信号をデコーディング回路
に入力して試験を行う必要がある。ここで前述の通常の
ＰＣＭ端局装置において、通常より高帯域の信号（４ｋ
Ｈｚ以上の信号）の通信について、簡単に述べる。
波数にてサンプリングを行う場合のディジタルミリワッ
ト試験は、８ｋＨｚサンプリングの場合と同様にして、
実際にサンプリングを行ったサンプリング周波数にて、
１ｋＨｚの基準レベルの音声信号をサンプリングして得
られる信号を解析して、その信号をデコーディング回路
に入力して試験を行う必要がある。ここで前述の通常の
ＰＣＭ端局装置において、通常より高帯域の信号（４ｋ
Ｈｚ以上の信号）の通信について、簡単に述べる。
【０００５】４ｋＨｚ以上の帯域の信号ｆO ｋＨｚ
（ｆO ＞４ｋＨｚ）を通信するには、サンプリング定
理より２ｆO ｋＨｚの信号にてサンプリングを行い、
この出力波形を８ｋＨｚの繰返し周期、すなわち１２５
μＳおきに出力波形を並べ、この１２５μＳの間に２４
チャンネル分が順序よく並ぶフレームフォーマットにあ
てはまるように割り当てることによって実現できる。つ
まり、一つのフレーム中の二個以上のタイムスロットを
一つのチャンネルに割り当て、二つ以上のフレームにて
一つのマルチフレームを構成させればよい。
（ｆO ＞４ｋＨｚ）を通信するには、サンプリング定
理より２ｆO ｋＨｚの信号にてサンプリングを行い、
この出力波形を８ｋＨｚの繰返し周期、すなわち１２５
μＳおきに出力波形を並べ、この１２５μＳの間に２４
チャンネル分が順序よく並ぶフレームフォーマットにあ
てはまるように割り当てることによって実現できる。つ
まり、一つのフレーム中の二個以上のタイムスロットを
一つのチャンネルに割り当て、二つ以上のフレームにて
一つのマルチフレームを構成させればよい。
【０００６】サンプリング周波数２ｆO ＝１２ｋＨｚ
の場合のフレーム構成例が図２である。この例では、一
つのフレームの二つのタイムスロットを一つのチャンネ
ルに割り当て、二つのフレームにて、一つのマルチフレ
ームを構成し、第一のフレームの最初のタイムスロット
に同期信号を割り当て、残りのタイムスロットにデータ
ビットを割り当てたフレーム構成により実現していた。
の場合のフレーム構成例が図２である。この例では、一
つのフレームの二つのタイムスロットを一つのチャンネ
ルに割り当て、二つのフレームにて、一つのマルチフレ
ームを構成し、第一のフレームの最初のタイムスロット
に同期信号を割り当て、残りのタイムスロットにデータ
ビットを割り当てたフレーム構成により実現していた。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た従来のディジタルミリワット試験装置では、実際にサ
ンプリングを行った８ｋＨｚ以上のサンプリング周波数
にて、１ｋＨｚの基準レベルの信号を、サンプリングし
て得られるところの信号を解析して、さらにその信号を
発生する回路が必要であった。
た従来のディジタルミリワット試験装置では、実際にサ
ンプリングを行った８ｋＨｚ以上のサンプリング周波数
にて、１ｋＨｚの基準レベルの信号を、サンプリングし
て得られるところの信号を解析して、さらにその信号を
発生する回路が必要であった。
【０００８】また、サンプリング周波数を変える度に、
そのサンプリング周波数を使用した場合得られる信号を
解析して、その信号を発生する回路を用意しなければな
らないという問題点があった。
そのサンプリング周波数を使用した場合得られる信号を
解析して、その信号を発生する回路を用意しなければな
らないという問題点があった。
【０００９】そこで、本発明の技術的課題は、上記欠点
に鑑み、実際にサンプリングを行った８ｋＨｚ以上のサ
ンプリング周波数にて、１ｋＨｚの基準レベルの信号を
サンプリングした場合に得られる信号を解析することな
く、ディジタルミリワット試験を行う装置を提供するこ
とである。
に鑑み、実際にサンプリングを行った８ｋＨｚ以上のサ
ンプリング周波数にて、１ｋＨｚの基準レベルの信号を
サンプリングした場合に得られる信号を解析することな
く、ディジタルミリワット試験を行う装置を提供するこ
とである。
【００１０】
【課題を解決するための手段】本発明によれば、所定の
ディジタルミリワット信号を発生するディジタルミリワ
ット信号発生回路と、マルチフレームの同期を確定する
同期信号を発生する同期信号発生回路と、フレーム同期
信号に基づいて、前記ディジタルミリワット信号と前記
同期信号との発生時間を、マルチフレーム構成するよう
に制御するタイミング回路と、前記マルチフレーム構成
と同様のタイムスロットに対して、前記ディジタルミリ
ワット信号と前記同期信号とを送出するセレクト回路と
を有することを特徴とするディジタルミリワット試験装
置が得られる。
ディジタルミリワット信号を発生するディジタルミリワ
ット信号発生回路と、マルチフレームの同期を確定する
同期信号を発生する同期信号発生回路と、フレーム同期
信号に基づいて、前記ディジタルミリワット信号と前記
同期信号との発生時間を、マルチフレーム構成するよう
に制御するタイミング回路と、前記マルチフレーム構成
と同様のタイムスロットに対して、前記ディジタルミリ
ワット信号と前記同期信号とを送出するセレクト回路と
を有することを特徴とするディジタルミリワット試験装
置が得られる。
【００１１】また、本発明によれば、上記のディジタル
ミリワット試験装置において、前記ディジタルミリワッ
ト信号発生回路は、１ｋＨｚの基準レベルの信号を８ｋ
Ｈｚサンプリングして得られる信号を、前記ディジタル
ミリワット信号として発生することを特徴とするディジ
タルミリワット試験装置が得られる。
ミリワット試験装置において、前記ディジタルミリワッ
ト信号発生回路は、１ｋＨｚの基準レベルの信号を８ｋ
Ｈｚサンプリングして得られる信号を、前記ディジタル
ミリワット信号として発生することを特徴とするディジ
タルミリワット試験装置が得られる。
【００１２】また、本発明によれば、８ｋＨｚ以上のサ
ンプリング周波数を用いてサンプリングするＰＣＭ装置
の基準レベルを設定・確認するディジタルミリワット試
験方法において、８ｋＨｚサンプリングにおけるディジ
タルミリワット信号を用いることを特徴とするディジタ
ルミリワット試験方法が得られる。
ンプリング周波数を用いてサンプリングするＰＣＭ装置
の基準レベルを設定・確認するディジタルミリワット試
験方法において、８ｋＨｚサンプリングにおけるディジ
タルミリワット信号を用いることを特徴とするディジタ
ルミリワット試験方法が得られる。
【００１３】本発明の試験方法では、ディジタルミリワ
ット信号（８ｋＨｚのサンプリング周波数にてサンプリ
ングした結果得られる信号）を８ｋＨｚ以上のサンプリ
ング周波数にてサンプリングを行っているコーディック
回路に入力することにより、試験を行う方法であり、デ
ィジタルミリワット信号発生回路（８ｋＨｚサンプリン
グの場合の信号）と、マルチフレーム構成をコントロー
ルするタイミング回路と、送・受信側で、マルチフレー
ムの同期を確定するために使用される同期信号発生回
路、および各タイムスロットに適切な信号を割り当てる
セレクト回路を備えている。
ット信号（８ｋＨｚのサンプリング周波数にてサンプリ
ングした結果得られる信号）を８ｋＨｚ以上のサンプリ
ング周波数にてサンプリングを行っているコーディック
回路に入力することにより、試験を行う方法であり、デ
ィジタルミリワット信号発生回路（８ｋＨｚサンプリン
グの場合の信号）と、マルチフレーム構成をコントロー
ルするタイミング回路と、送・受信側で、マルチフレー
ムの同期を確定するために使用される同期信号発生回
路、および各タイムスロットに適切な信号を割り当てる
セレクト回路を備えている。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。
する。
【００１５】図１は、装置構成例である。その動作につ
いて説明する。同期信号発生回路１１は、図２のＦ１〜
Ｆ８に相当する同期信号を発生する。ディジタルミリワ
ット信号発生回路１３は、１ｋＨｚの基準レベルの信号
を８ｋＨｚサンプリングをして得られる信号、すなわち
ディジタルミリワット信号を発生する回路である。タイ
ミング回路１２は、フレーム同期信号２２よりディジタ
ルミリワット信号と同期信号の発生を時間的にコントロ
ールし、セレクト回路１４によって、マルチフレーム構
成と同様のタイムスロットに同期信号とデータビット
（ディジタルミリワット信号）を送り出す。
いて説明する。同期信号発生回路１１は、図２のＦ１〜
Ｆ８に相当する同期信号を発生する。ディジタルミリワ
ット信号発生回路１３は、１ｋＨｚの基準レベルの信号
を８ｋＨｚサンプリングをして得られる信号、すなわち
ディジタルミリワット信号を発生する回路である。タイ
ミング回路１２は、フレーム同期信号２２よりディジタ
ルミリワット信号と同期信号の発生を時間的にコントロ
ールし、セレクト回路１４によって、マルチフレーム構
成と同様のタイムスロットに同期信号とデータビット
（ディジタルミリワット信号）を送り出す。
【００１６】以上の試験方法を使用した場合には、コー
ディック回路の受信側出力は、（２ｆO ／８）ｋＨｚ
の周波数で基準レベルの信号が得られる。すなわち、本
実施例の２ｆO ＝１２ｋＨｚの場合には１．５ｋＨｚ
の信号が出力されるが、レベル的には、基準レベルが出
力されるので、レベルの設定・確認を行うことができ
る。
ディック回路の受信側出力は、（２ｆO ／８）ｋＨｚ
の周波数で基準レベルの信号が得られる。すなわち、本
実施例の２ｆO ＝１２ｋＨｚの場合には１．５ｋＨｚ
の信号が出力されるが、レベル的には、基準レベルが出
力されるので、レベルの設定・確認を行うことができ
る。
【００１７】図３は８ｋＨｚおよび１２ｋＨｚサンプリ
ングの場合のＰＡＭ波形であり、（２ｆO ／８）ｋＨ
ｚの周波数が出力されることがわかる。
ングの場合のＰＡＭ波形であり、（２ｆO ／８）ｋＨ
ｚの周波数が出力されることがわかる。
【００１８】本実施例は２ｆO ＝１２ｋＨｚの例につ
いて説明したが、これ以外に対しても、同様に適用でき
る。尚、ディジタルミリワット信号発生回路１３以外の
回路は、高帯域の信号（４ｋＨｚ以上の信号）を通信す
る為に用いた回路の送信側回路をそのまま利用すること
により実現できる。
いて説明したが、これ以外に対しても、同様に適用でき
る。尚、ディジタルミリワット信号発生回路１３以外の
回路は、高帯域の信号（４ｋＨｚ以上の信号）を通信す
る為に用いた回路の送信側回路をそのまま利用すること
により実現できる。
【００１９】
【発明の効果】以上説明したように本発明は、ディジタ
ルミリワット信号（８ｋＨｚサンプリングにより得られ
る信号）を、８ｋＨｚ以上のサンプリング周波数にてサ
ンプリングを行っている通信装置のディジタルミリワッ
ト試験にも用いることにしたことで、実際にサンプリン
グを行った８ｋＨｚ以上のサンプリング周波数にて１ｋ
Ｈｚの基準レベルの信号を、サンプリングして得られる
信号を解析して、さらにその信号を発生する回路を用意
することなくディジタルミリワット試験を行えるという
結果を有する。
ルミリワット信号（８ｋＨｚサンプリングにより得られ
る信号）を、８ｋＨｚ以上のサンプリング周波数にてサ
ンプリングを行っている通信装置のディジタルミリワッ
ト試験にも用いることにしたことで、実際にサンプリン
グを行った８ｋＨｚ以上のサンプリング周波数にて１ｋ
Ｈｚの基準レベルの信号を、サンプリングして得られる
信号を解析して、さらにその信号を発生する回路を用意
することなくディジタルミリワット試験を行えるという
結果を有する。
【図１】本発明の一実施例を示す装置構成図
【図２】１２ｋＨｚサンプリングを行った場合のフレー
ム構成の一例を示す図
ム構成の一例を示す図
【図３】ＰＡＭ波形において、（ａ）８ｋＨｚサンプリ
ングの場合と、（ｂ）１２ｋＨｚサンプリングの場合と
を示す図
ングの場合と、（ｂ）１２ｋＨｚサンプリングの場合と
を示す図
【図４】ディジタルミリワット信号を示す図
１１ 同期信号発生回路 １２ タイミング回路 １３ ディジタルミリワット信号発生回路 １４ セレクト回路 ２１ クロック信号 ２２ フレーム同期信号 ２３ ディジタルミリワット試験信号 ２４ マルチフレーム同期信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 3/14 H04B 14/04
Claims (3)
- 【請求項１】 所定のディジタルミリワット信号を発生
するディジタルミリワット信号発生回路と、マルチフレ
ームの同期を確定する同期信号を発生する同期信号発生
回路と、フレーム同期信号に基づいて、前記ディジタル
ミリワット信号と前記同期信号との発生時間を、マルチ
フレーム構成するように制御するタイミング回路と、前
記マルチフレーム構成と同様のタイムスロットに対し
て、前記ディジタルミリワット信号と前記同期信号とを
送出するセレクト回路と、 を有することを特徴とするディジタルミリワット試験装
置。 - 【請求項２】 請求項１記載のディジタルミリワット試
験装置において、前記ディジタルミリワット信号発生回
路は、１ｋＨｚの基準レベルの信号を８ｋＨｚサンプリ
ングして得られる信号を、前記ディジタルミリワット信
号として発生することを特徴とするディジタルミリワッ
ト試験装置。 - 【請求項３】 ８ｋＨｚ以上のサンプリング周波数を用
いてサンプリングするＰＣＭ装置の基準レベルを設定・
確認するディジタルミリワット試験方法において、 ８ｋＨｚサンプリングにおけるディジタルミリワット信
号を用いることを特徴とするディジタルミリワット試験
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240292A JP2865116B2 (ja) | 1992-01-27 | 1992-01-27 | ディジタルミリワット試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240292A JP2865116B2 (ja) | 1992-01-27 | 1992-01-27 | ディジタルミリワット試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206977A JPH05206977A (ja) | 1993-08-13 |
| JP2865116B2 true JP2865116B2 (ja) | 1999-03-08 |
Family
ID=11804272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240292A Expired - Lifetime JP2865116B2 (ja) | 1992-01-27 | 1992-01-27 | ディジタルミリワット試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865116B2 (ja) |
-
1992
- 1992-01-27 JP JP1240292A patent/JP2865116B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206977A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377860A (en) | Bandwidth reduction method and structure for combining voice and data in a PCM channel | |
| EP0730356B1 (en) | Communication system and method for transmitting data of different types | |
| EP0331094B1 (en) | Multimedia data transmission system | |
| US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
| JP2865116B2 (ja) | ディジタルミリワット試験装置 | |
| JPS6234306B2 (ja) | ||
| JPH0225576B2 (ja) | ||
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| JPS58125927A (ja) | 信号伝送方式 | |
| US4964165A (en) | Method for the fast synchronization of vocoders coupled to one another by enciphering | |
| JPS5846108B2 (ja) | 音声・デ−タ同時サ−ビス方式 | |
| JPS61125240A (ja) | Ｐｃｍ通信におけるシステムの分割方式 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| JPS61125239A (ja) | Ｐｃｍ通信におけるシステムの多重化方式 | |
| JPH05160796A (ja) | Ｐｃｍ端局装置の試験装置 | |
| JP3078672B2 (ja) | デジタル・オーディオ信号発生装置 | |
| JPH0541697A (ja) | 多重化方式 | |
| JPH01226234A (ja) | Ｄｓｉ−ａｄｐｃｍ装置 | |
| JPH03183224A (ja) | Ｐｃｍ音声符号化方法および装置 | |
| JPH0897788A (ja) | Ｆｍ多重信号発生装置 | |
| JPS6239878B2 (ja) | ||
| JPH04223730A (ja) | エンベロープ伝送方式及びそれに使用される送信装置と受信装置 | |
| JPH0194735A (ja) | 時分割多重信号の受信方法およびその装置 | |
| JPS60125030A (ja) | 同期端局装置 | |
| JPH07131536A (ja) | ディジタル交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981118 |