JP2864723B2 - 圧力検出器およびその製造方法 - Google Patents
圧力検出器およびその製造方法Info
- Publication number
- JP2864723B2 JP2864723B2 JP31009290A JP31009290A JP2864723B2 JP 2864723 B2 JP2864723 B2 JP 2864723B2 JP 31009290 A JP31009290 A JP 31009290A JP 31009290 A JP31009290 A JP 31009290A JP 2864723 B2 JP2864723 B2 JP 2864723B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pressure
- single crystal
- detector according
- pressure detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Fluid Pressure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は圧力検出器およびその製造方法に関するもの
であり、例えば、基準圧力室を有する圧力検出器および
その製造方法に用いられるものである。
であり、例えば、基準圧力室を有する圧力検出器および
その製造方法に用いられるものである。
従来、センサチップに基準圧力室を有する圧力センサ
として、例えば特開平1−136043号公報に開示されたも
のがある。この公報では、圧力を受ける受圧ダイヤフラ
ムが窒化シリコン膜で形成されており、また歪みゲージ
は多結晶膜で形成されている。
として、例えば特開平1−136043号公報に開示されたも
のがある。この公報では、圧力を受ける受圧ダイヤフラ
ムが窒化シリコン膜で形成されており、また歪みゲージ
は多結晶膜で形成されている。
ところが上述した従来のものでは、受圧ダイヤフラム
が窒化シリコン膜で形成されているために、温度特性に
よるバラツキが大きくなったり、経時変化等が発生した
りして、圧力測定を精度良く行うことができないという
問題がある。
が窒化シリコン膜で形成されているために、温度特性に
よるバラツキが大きくなったり、経時変化等が発生した
りして、圧力測定を精度良く行うことができないという
問題がある。
また、歪みゲージ素子がポリシリコンで形成されてい
るので、歪みゲージ素子の出力信号レベルが小さいもの
となってしまい、高感度に働き難いという問題がある。
るので、歪みゲージ素子の出力信号レベルが小さいもの
となってしまい、高感度に働き難いという問題がある。
そこで本発明は上記問題点に鑑みてなされたものであ
り、圧力測定の精度を高めることができる圧力検出器お
よびその製造方法を提供することを第1の目的とする。
り、圧力測定の精度を高めることができる圧力検出器お
よびその製造方法を提供することを第1の目的とする。
そして、更に高感度な圧力検出器およびその製造方法
を提供することを第2の目的とする。
を提供することを第2の目的とする。
そのため本発明は、請求項1に記載の発明において
は、 基板上に形成された単結晶層と、 この単結晶層の所定部に形成された空洞領域と、 この空洞領域上の前記単結晶層に形成された受圧ダイ
ヤフラムと、 この受圧ダイヤフラムに形成され、この受圧ダイヤフ
ラムの変位を検出する歪み検出素子と 前記受圧ダイヤフラムを前記単結晶層における他の領
域に対して絶縁分離する分離溝と を備えることを特徴とする。
は、 基板上に形成された単結晶層と、 この単結晶層の所定部に形成された空洞領域と、 この空洞領域上の前記単結晶層に形成された受圧ダイ
ヤフラムと、 この受圧ダイヤフラムに形成され、この受圧ダイヤフ
ラムの変位を検出する歪み検出素子と 前記受圧ダイヤフラムを前記単結晶層における他の領
域に対して絶縁分離する分離溝と を備えることを特徴とする。
そして、請求項2に記載の発明においては、 基板上に形成された単結晶層と、 この単結晶層の所定部に形成された空洞領域と、 この空洞領域と別の領域にあってこの空洞領域と関連
を有して前記単結晶層の表面に露出してなる凹部と、 この凹部に充填された充填物と、 前記空洞領域上の前記単結晶層に形成された受圧ダイ
ヤフラムと、 前記受圧ダイヤフラムに形成され、前記受圧ダイヤフ
ラムの変位を検出する歪み検出素子と を備えることを特徴とする。
を有して前記単結晶層の表面に露出してなる凹部と、 この凹部に充填された充填物と、 前記空洞領域上の前記単結晶層に形成された受圧ダイ
ヤフラムと、 前記受圧ダイヤフラムに形成され、前記受圧ダイヤフ
ラムの変位を検出する歪み検出素子と を備えることを特徴とする。
また、請求項3に記載の発明においては、請求項2に
対し、前記空洞領域と前記凹部とを内部で繋ぐ連通路を
更に備えることを特徴とする。
対し、前記空洞領域と前記凹部とを内部で繋ぐ連通路を
更に備えることを特徴とする。
また、請求項4に記載の発明においては、請求項2又
は3に対し、前記歪み検出素子を有する前記受圧ダイヤ
フラムは前記単結晶層における他の領域に対して分離溝
によって絶縁分離されていることを特徴とする。
は3に対し、前記歪み検出素子を有する前記受圧ダイヤ
フラムは前記単結晶層における他の領域に対して分離溝
によって絶縁分離されていることを特徴とする。
また、請求項5に記載の発明においては、請求項1乃
至4の何れかに対し、更に前記単結晶層には半導体回路
素子が形成されていることを特徴とする。
至4の何れかに対し、更に前記単結晶層には半導体回路
素子が形成されていることを特徴とする。
また、請求項6に記載の発明においては、請求項5に
対し、前記半導体回路素子は前記歪み検出素子を有する
前記受圧ダイヤフラムと前記分離溝によって絶縁分離さ
れていることを特徴とする。
対し、前記半導体回路素子は前記歪み検出素子を有する
前記受圧ダイヤフラムと前記分離溝によって絶縁分離さ
れていることを特徴とする。
また、請求項7に記載の発明においては、請求項4又
は6に対し、前記分離溝には絶縁膜が埋め込まれている
ことを特徴とする。
は6に対し、前記分離溝には絶縁膜が埋め込まれている
ことを特徴とする。
また、請求項8に記載の発明においては、請求項5又
は6に対し、前記半導体回路素子は絶縁膜によって前記
基板から絶縁分離されていることを特徴とする。
は6に対し、前記半導体回路素子は絶縁膜によって前記
基板から絶縁分離されていることを特徴とする。
また、請求項9に記載の発明においては、請求項1乃
至8の何れかに対し、前記基板と前記単結晶層との間に
絶縁膜を有して少なくとも前記歪み検出素子を有する前
記受圧ダイヤフラムを前記基板から絶縁分離することを
特徴とする。
至8の何れかに対し、前記基板と前記単結晶層との間に
絶縁膜を有して少なくとも前記歪み検出素子を有する前
記受圧ダイヤフラムを前記基板から絶縁分離することを
特徴とする。
また、請求項10に記載の発明においては、請求項1乃
至9の何れかに対し、前記空洞領域は基準圧力室として
設定されることを特徴とする。
至9の何れかに対し、前記空洞領域は基準圧力室として
設定されることを特徴とする。
また、請求項11に記載の発明においては、請求項10に
対し、前記基準圧力室は真空状態であることを特徴とす
る。
対し、前記基準圧力室は真空状態であることを特徴とす
る。
また、請求項12に記載の発明においては、請求項7乃
至9の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
至9の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
また、請求項13に記載の発明においては、請求項1乃
至12の何れかに対し、前記歪み検出素子は単結晶で形成
されていることを特徴とする。
至12の何れかに対し、前記歪み検出素子は単結晶で形成
されていることを特徴とする。
次に、請求項14に記載の発明においては、 互いに貼り合わされた基板と単結晶層との間に設けら
れた基準圧力室となる空洞領域と、 この空洞領域上の前記単結晶層に設定された歪み検出
素子を有する受圧ダイヤフラムと、 前記基板と前記単結晶層との間に設けられ、前記空洞
領域と異なる領域であってこの空洞領域と関連を有して
前記単結晶層の表面に露出してなる凹部領域と、 この凹部領域に充填された充填物と を備えることを特徴とする。
れた基準圧力室となる空洞領域と、 この空洞領域上の前記単結晶層に設定された歪み検出
素子を有する受圧ダイヤフラムと、 前記基板と前記単結晶層との間に設けられ、前記空洞
領域と異なる領域であってこの空洞領域と関連を有して
前記単結晶層の表面に露出してなる凹部領域と、 この凹部領域に充填された充填物と を備えることを特徴とする。
また、請求項15に記載の発明においては、請求項14に
対し、前記凹部領域は前記空洞領域の近傍に設けられて
いることを特徴とする。
対し、前記凹部領域は前記空洞領域の近傍に設けられて
いることを特徴とする。
また、請求項16に記載の発明においては、請求項14又
は15に対し、前記凹部領域は複数設けられるものである
ことを特徴とする。
は15に対し、前記凹部領域は複数設けられるものである
ことを特徴とする。
また、請求項17に記載の発明においては、請求項14乃
至16の何れかに対し、前記空洞領域と前記凹部領域とを
内部で繋ぐ連通路を更に備えることを特徴とする。
至16の何れかに対し、前記空洞領域と前記凹部領域とを
内部で繋ぐ連通路を更に備えることを特徴とする。
また、請求項18に記載の発明においては、請求項14乃
至17の何れかに対し、前記受圧ダイヤフラムは前記単結
晶層における他の領域に対して分離溝によって絶縁分離
されていることを特徴とする。
至17の何れかに対し、前記受圧ダイヤフラムは前記単結
晶層における他の領域に対して分離溝によって絶縁分離
されていることを特徴とする。
また、請求項19に記載の発明においては、請求項14乃
至18の何れかに対し、更に前記単結晶層には半導体回路
素子が形成されていることを特徴とする。
至18の何れかに対し、更に前記単結晶層には半導体回路
素子が形成されていることを特徴とする。
また、請求項20に記載の発明においては、請求項19に
対し、前記半導体回路素子は前記受圧ダイヤフラムと分
離溝によって絶縁分離されていることを特徴とする。
対し、前記半導体回路素子は前記受圧ダイヤフラムと分
離溝によって絶縁分離されていることを特徴とする。
また、請求項21に記載の発明においては、請求項18又
は20に対し、前記分離溝には絶縁膜が埋め込まれている
ことを特徴とする。
は20に対し、前記分離溝には絶縁膜が埋め込まれている
ことを特徴とする。
また、請求項22に記載の発明においては、請求項19又
は20に対し、前記半導体回路素子は絶縁膜によって前記
基板から絶縁分離されていることを特徴とする。
は20に対し、前記半導体回路素子は絶縁膜によって前記
基板から絶縁分離されていることを特徴とする。
また、請求項23に記載の発明においては、請求項14乃
至22の何れかに対し、前記基板と前記単結晶層との間に
絶縁膜を有して少なくとも前記受圧ダイヤフラムを前記
基板から絶縁分離することを特徴とする。
至22の何れかに対し、前記基板と前記単結晶層との間に
絶縁膜を有して少なくとも前記受圧ダイヤフラムを前記
基板から絶縁分離することを特徴とする。
また、請求項24に記載の発明においては、請求項14乃
至23の何れかに対し、前記基準圧力室は真空状態である
ことを特徴とする。
至23の何れかに対し、前記基準圧力室は真空状態である
ことを特徴とする。
また、請求項25に記載の発明においては、請求項21乃
至23の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
至23の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
また、請求項26に記載の発明においては、請求項14乃
至25の何れかに対し、前記歪み検出素子は単結晶で形成
されていることを特徴とする。
至25の何れかに対し、前記歪み検出素子は単結晶で形成
されていることを特徴とする。
次に、請求項27に記載の発明においては、 絶縁膜を介して接合された単結晶からなる第1基板と
第2基板間に基準圧力室が設けられ、この基準圧力室上
に前記第1基板を薄肉化してなる受圧ダイヤフラムと、 前記受圧ダイヤフラムを前記第1基板における他の領
域に対して絶縁分離する分離溝と を備えることを特徴とする。
第2基板間に基準圧力室が設けられ、この基準圧力室上
に前記第1基板を薄肉化してなる受圧ダイヤフラムと、 前記受圧ダイヤフラムを前記第1基板における他の領
域に対して絶縁分離する分離溝と を備えることを特徴とする。
また、請求項28に記載の発明においては、請求項27に
対し、前記第1基板の前記受圧ダイヤフラム形成領域と
別の領域には半導体回路素子が形成されていることを特
徴とする。
対し、前記第1基板の前記受圧ダイヤフラム形成領域と
別の領域には半導体回路素子が形成されていることを特
徴とする。
また、請求項29に記載の発明においては、請求項28に
対し、前記半導体回路素子は前記受圧ダイヤフラムと前
記分離溝によって絶縁分離されていることを特徴とす
る。
対し、前記半導体回路素子は前記受圧ダイヤフラムと前
記分離溝によって絶縁分離されていることを特徴とす
る。
また、請求項30に記載の発明においては、請求項28又
は29に対し、前記半導体回路素子は前記絶縁膜によって
前記第2基板から絶縁分離されていることを特徴とす
る。
は29に対し、前記半導体回路素子は前記絶縁膜によって
前記第2基板から絶縁分離されていることを特徴とす
る。
また、請求項31に記載の発明においては、請求項27乃
至29の何れかに対し、前記分離溝には絶縁膜が埋め込ま
れていることを特徴とする。
至29の何れかに対し、前記分離溝には絶縁膜が埋め込ま
れていることを特徴とする。
また、請求項32に記載の発明においては、請求項27乃
至31の何れかに対し、前記基準圧力室は真空状態である
ことを特徴とする。
至31の何れかに対し、前記基準圧力室は真空状態である
ことを特徴とする。
また、請求項33に記載の発明においては、請求項27乃
至32の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
至32の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
また、請求項34に記載の発明においては、請求項27乃
至33の何れかに対し、前記受圧ダイヤフラムには歪み検
出素子が形成されていることを特徴とする。
至33の何れかに対し、前記受圧ダイヤフラムには歪み検
出素子が形成されていることを特徴とする。
また、請求項35に記載の発明においては、請求項34に
対し、前記歪み検出素子は単結晶からなることを特徴と
する。
対し、前記歪み検出素子は単結晶からなることを特徴と
する。
次に、請求項36に記載の発明においては、 基板上に絶縁膜を介して単結晶層が設けられ、この単
結晶の一部が薄肉化されて形成された受圧ダイヤフラム
及び当該受圧ダイヤフラムを前記単結晶層における他の
領域に対して絶縁分離する分離溝を備えてなることを特
徴とする。
結晶の一部が薄肉化されて形成された受圧ダイヤフラム
及び当該受圧ダイヤフラムを前記単結晶層における他の
領域に対して絶縁分離する分離溝を備えてなることを特
徴とする。
また、請求項37に記載の発明においては、請求項36に
対し、前記単結晶層の前記受圧ダイヤフラム形成領域と
別の領域には半導体回路素子が形成されていることを特
徴とする。
対し、前記単結晶層の前記受圧ダイヤフラム形成領域と
別の領域には半導体回路素子が形成されていることを特
徴とする。
また、請求項38に記載の発明においては、請求項37に
対し、前記半導体回路素子は前記受圧ダイヤフラムと前
記分離溝によって絶縁分離されていることを特徴とす
る。
対し、前記半導体回路素子は前記受圧ダイヤフラムと前
記分離溝によって絶縁分離されていることを特徴とす
る。
また、請求項39に記載の発明においては、請求項37又
は38に対し、前記半導体回路素子は前記絶縁膜によって
前記基板から絶縁分離されていることを特徴とする。
は38に対し、前記半導体回路素子は前記絶縁膜によって
前記基板から絶縁分離されていることを特徴とする。
また、請求項40に記載の発明においては、請求項36乃
至39の何れかに対し、前記分離溝には絶縁膜が埋め込ま
れていることを特徴とする。
至39の何れかに対し、前記分離溝には絶縁膜が埋め込ま
れていることを特徴とする。
また、請求項41に記載の発明においては、請求項36乃
至40の何れかに対し、前記単結晶層内の前記受圧ダイヤ
フラム下には基準圧力室が設けられていることを特徴と
する。
至40の何れかに対し、前記単結晶層内の前記受圧ダイヤ
フラム下には基準圧力室が設けられていることを特徴と
する。
また、請求項42に記載の発明においては、請求項41に
対し、前記基準圧力室は真空状態であることを特徴とす
る。
対し、前記基準圧力室は真空状態であることを特徴とす
る。
また、請求項43に記載の発明においては、請求項36乃
至42の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
至42の何れかに対し、前記絶縁膜は全て酸化膜であるこ
とを特徴とする。
また、請求項44に記載の発明においては、請求項36乃
至43の何れかに対し、前記受圧ダイヤフラムには歪み検
出素子が形成されていることを特徴とする。
至43の何れかに対し、前記受圧ダイヤフラムには歪み検
出素子が形成されていることを特徴とする。
また、請求項45に記載の発明においては、請求項44に
対し、前記歪み検出素子は単結晶からなることを特徴と
する。
対し、前記歪み検出素子は単結晶からなることを特徴と
する。
次に、請求項46に記載の発明においては、 単結晶からなる第1基板と第2基板とを貼り合わせる
ことにより両第1基板と第2基板間に基準圧力室及び当
該基準圧力室より深い補助室を形成する工程と、 前記第1基板を前記補助室に達するまで薄肉化して前
記基準圧力室上に受圧ダイヤフラムを画定する工程と を有することを特徴とする。
ことにより両第1基板と第2基板間に基準圧力室及び当
該基準圧力室より深い補助室を形成する工程と、 前記第1基板を前記補助室に達するまで薄肉化して前
記基準圧力室上に受圧ダイヤフラムを画定する工程と を有することを特徴とする。
次に、請求項47に記載の発明においては、 単結晶で形成された第1基板の主面に少なくとも受圧
ダイヤフラム用の第1凹部と当該第1凹部よりも深い第
2凹部とを含む凹部領域を形成する凹部領域形成工程
と、 前記主面が第2基板面に対向するように前記第1基板
と第2基板とを貼り合わせる貼り合わせ工程と、 前記第2凹部に達するまで前記第1基板を薄肉化する
ことにより前記第1凹部との関係で受圧ダイヤフラムを
画定する薄肉化工程と を有することを特徴とする。
ダイヤフラム用の第1凹部と当該第1凹部よりも深い第
2凹部とを含む凹部領域を形成する凹部領域形成工程
と、 前記主面が第2基板面に対向するように前記第1基板
と第2基板とを貼り合わせる貼り合わせ工程と、 前記第2凹部に達するまで前記第1基板を薄肉化する
ことにより前記第1凹部との関係で受圧ダイヤフラムを
画定する薄肉化工程と を有することを特徴とする。
また、請求項48に記載の発明においては、請求項46又
は47に対し、前記第1基板と前記第2基板との間に絶縁
膜を介して両記第1基板と第2基板を貼り合わせること
を特徴とする。
は47に対し、前記第1基板と前記第2基板との間に絶縁
膜を介して両記第1基板と第2基板を貼り合わせること
を特徴とする。
次に、請求項49に記載の発明においては、 単結晶層内にその表面から所定深さの凹部を形成し、
基板上に絶縁膜を介して前記表面を向けて前記単結晶層
を貼り合わせ、しかる後前記凹部に達するまで前記単結
晶の裏面を薄肉化することで前記単結晶層に受圧ダイヤ
フラムを形成することを特徴とする。
基板上に絶縁膜を介して前記表面を向けて前記単結晶層
を貼り合わせ、しかる後前記凹部に達するまで前記単結
晶の裏面を薄肉化することで前記単結晶層に受圧ダイヤ
フラムを形成することを特徴とする。
また、請求項50に記載の発明においては、請求項46乃
至49の何れかに対し、更に、前記ダイヤフラムに単結晶
からなる歪み検出素子を設ける工程を含むことを特徴と
する。
至49の何れかに対し、更に、前記ダイヤフラムに単結晶
からなる歪み検出素子を設ける工程を含むことを特徴と
する。
次に、請求項51に記載の発明においては、 単結晶で形成された第1基板表面に受圧ダイヤフラム
用の空洞領域とこの空洞領域よりも深い前記受圧ダイヤ
フラムの膜厚を規定する凹部とを形成する工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基
板と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出
するまで薄肉化する工程とを有することを特徴とする。
用の空洞領域とこの空洞領域よりも深い前記受圧ダイヤ
フラムの膜厚を規定する凹部とを形成する工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基
板と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出
するまで薄肉化する工程とを有することを特徴とする。
次に、請求項52に記載の発明においては、 単結晶で形成された第1基板表面に受圧ダイヤフラム
用の空洞領域とこの空洞領域よりも深い前記受圧ダイヤ
フラムの膜厚を規定する凹部とを形成する工程と、 前記空洞領域と前記凹部とを連通する連通路を形成す
る工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基
板と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出
するまで薄肉化する工程とを有することを特徴とする。
用の空洞領域とこの空洞領域よりも深い前記受圧ダイヤ
フラムの膜厚を規定する凹部とを形成する工程と、 前記空洞領域と前記凹部とを連通する連通路を形成す
る工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基
板と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出
するまで薄肉化する工程とを有することを特徴とする。
また、請求項53に記載の発明においては、請求項51又
は52に対し、前記第1基板裏面を薄肉化する工程の後
に、前記形成した空洞領域上の前記第1基板の表面に単
結晶からなる歪み検出素子を設ける工程を有することを
特徴とする。
は52に対し、前記第1基板裏面を薄肉化する工程の後
に、前記形成した空洞領域上の前記第1基板の表面に単
結晶からなる歪み検出素子を設ける工程を有することを
特徴とする。
次に、請求項54に記載の発明においては、 単結晶で形成された第1基板表面に、受圧ダイヤフラ
ム用の空洞領域とこの空洞領域よりも深い前記受圧ダイ
ヤフラムの膜厚を規定する凹部とを形成する凹部形成工
程と、 前記空洞領域と前記凹部を連通する連通路を形成する
連通路形成工程と、 前記空洞領域及び前記凹部及び前記連通路の表面に絶
縁膜を形成する絶縁膜形成工程と、 前記空洞領域及び前記凹部及び前記連通路に充填物を
充填する充填工程と、 前記第1基板の前記充填物が形成された側と第2基板
とを貼り合わせる貼り合わせ工程と、 前記第1基板裏面より、前記凹部に形成された絶縁膜
が露出するまで前記第1基板裏面を薄肉化する薄肉化工
程と、 前記凹部に形成された前記絶縁膜の露出部分を除去し
エッチング孔を露出するエッチング孔露出工程と、 このエッチング孔より前記充填物をエッチング除去す
る除去工程と、 前記エッチング孔を封止する封止工程と を含むことを特徴とする。
ム用の空洞領域とこの空洞領域よりも深い前記受圧ダイ
ヤフラムの膜厚を規定する凹部とを形成する凹部形成工
程と、 前記空洞領域と前記凹部を連通する連通路を形成する
連通路形成工程と、 前記空洞領域及び前記凹部及び前記連通路の表面に絶
縁膜を形成する絶縁膜形成工程と、 前記空洞領域及び前記凹部及び前記連通路に充填物を
充填する充填工程と、 前記第1基板の前記充填物が形成された側と第2基板
とを貼り合わせる貼り合わせ工程と、 前記第1基板裏面より、前記凹部に形成された絶縁膜
が露出するまで前記第1基板裏面を薄肉化する薄肉化工
程と、 前記凹部に形成された前記絶縁膜の露出部分を除去し
エッチング孔を露出するエッチング孔露出工程と、 このエッチング孔より前記充填物をエッチング除去す
る除去工程と、 前記エッチング孔を封止する封止工程と を含むことを特徴とする。
また、請求項55に記載の発明においては、請求項54に
対し、前記薄肉化工程とエッチング孔露出工程の間に、
前記形成した空洞領域上の前記第1基板の表面に単結晶
からなる歪み検出素子を設ける工程を有することを特徴
とする。
対し、前記薄肉化工程とエッチング孔露出工程の間に、
前記形成した空洞領域上の前記第1基板の表面に単結晶
からなる歪み検出素子を設ける工程を有することを特徴
とする。
また、請求項56に記載の発明においては、請求項54又
は55に対し、前記封止工程において前記エッチング孔は
パッシベーション膜又はCVD膜で封止されることを特徴
とする。
は55に対し、前記封止工程において前記エッチング孔は
パッシベーション膜又はCVD膜で封止されることを特徴
とする。
また、請求項57に記載の発明においては、請求項54乃
至56の何れかに対し、前記封止工程は前記貼り合わせ工
程後の空洞領域が基準圧となる状態で行なわれることを
特徴とする。
至56の何れかに対し、前記封止工程は前記貼り合わせ工
程後の空洞領域が基準圧となる状態で行なわれることを
特徴とする。
また、請求項58に記載の発明においては、請求項57に
対し、前記基準圧は真空であることを特徴とする。
対し、前記基準圧は真空であることを特徴とする。
また、請求項59に記載の発明においては、請求項51乃
至58の何れかに対し、前記第1基板と前記第2基板の間
に絶縁膜を介して前記第1基板と前記第2基板を貼り合
わせることを特徴とする。
至58の何れかに対し、前記第1基板と前記第2基板の間
に絶縁膜を介して前記第1基板と前記第2基板を貼り合
わせることを特徴とする。
上記構成により、請求項1乃至45に記載の発明におい
ては、受圧ダイヤフラムは単結晶で形成されているため
に、温度特性によるバラツキが極力抑えられ、経時変化
等が発生し難いので圧力測定の精度を高めることができ
る。
ては、受圧ダイヤフラムは単結晶で形成されているため
に、温度特性によるバラツキが極力抑えられ、経時変化
等が発生し難いので圧力測定の精度を高めることができ
る。
そして、請求項1、4、18、27、及び36に記載の発明
においては、時に分離溝によって受圧ダイヤフラムを単
結晶層における他の領域に対して絶縁分離することがで
きる。このとき、請求項5、19、28、及び37に記載の発
明のように単結晶層に半導体回路素子が形成されている
場合、請求項6、20、29、及び38に記載の発明のように
受圧ダイヤフラムを分離溝によって半導体回路素子から
絶縁分離することができる。これらの分離溝には、請求
項7、21、31、及び40に記載の発明のように絶縁膜を埋
め込むことができ、また請求項12、25、33、及び43に記
載の発明のように絶縁膜を全て酸化膜とすることができ
る。
においては、時に分離溝によって受圧ダイヤフラムを単
結晶層における他の領域に対して絶縁分離することがで
きる。このとき、請求項5、19、28、及び37に記載の発
明のように単結晶層に半導体回路素子が形成されている
場合、請求項6、20、29、及び38に記載の発明のように
受圧ダイヤフラムを分離溝によって半導体回路素子から
絶縁分離することができる。これらの分離溝には、請求
項7、21、31、及び40に記載の発明のように絶縁膜を埋
め込むことができ、また請求項12、25、33、及び43に記
載の発明のように絶縁膜を全て酸化膜とすることができ
る。
また、請求項34及び44に記載の発明のように受圧ダイ
ヤフラムに歪み検出素子を形成することができ、請求項
13、26、35、及び45に記載の発明においては、特に歪み
検出素子が単結晶で形成されているために出力信号レベ
ルが大きくなり、よって圧力検出器を高感度に働かせて
圧力を測定することができる。
ヤフラムに歪み検出素子を形成することができ、請求項
13、26、35、及び45に記載の発明においては、特に歪み
検出素子が単結晶で形成されているために出力信号レベ
ルが大きくなり、よって圧力検出器を高感度に働かせて
圧力を測定することができる。
また、請求項2及び14に記載の発明においては、特に
凹部や凹部領域を空洞領域と関連を有して単結晶の表面
に露出して形成しているので、空洞領域上の受圧ダイヤ
フラムと凹部や凹部領域との位置を関係付けることがで
きる。これによって、凹部や凹部領域と受圧ダイヤフラ
ムとの位置が関係付けられることになる。そして、請求
項3及び17に記載の発明のように、空洞領域と凹部を連
通路により内部で繋ぐことができ、また、請求項15に記
載の発明のように凹部領域を空洞領域の近傍に設けるこ
とができ、また、請求項16に記載の発明のように凹部領
域を複数設けることができる。
凹部や凹部領域を空洞領域と関連を有して単結晶の表面
に露出して形成しているので、空洞領域上の受圧ダイヤ
フラムと凹部や凹部領域との位置を関係付けることがで
きる。これによって、凹部や凹部領域と受圧ダイヤフラ
ムとの位置が関係付けられることになる。そして、請求
項3及び17に記載の発明のように、空洞領域と凹部を連
通路により内部で繋ぐことができ、また、請求項15に記
載の発明のように凹部領域を空洞領域の近傍に設けるこ
とができ、また、請求項16に記載の発明のように凹部領
域を複数設けることができる。
また、請求項8、22、30、及び39に記載の発明のよう
に、半導体回路素子を基板や第2基板から絶縁膜によっ
て絶縁分離することができ、また請求項9、23、27、及
び39に記載の発明のように、基板と単結晶層との間や、
第1基板と第2基板との間に絶縁膜を設ければ、受圧ダ
イヤフラムを基板や第2基板から絶縁分離することがで
きる。これらの絶縁膜は、請求項12、25、33、及び43に
記載の発明のように全て酸化膜とすることができる。
に、半導体回路素子を基板や第2基板から絶縁膜によっ
て絶縁分離することができ、また請求項9、23、27、及
び39に記載の発明のように、基板と単結晶層との間や、
第1基板と第2基板との間に絶縁膜を設ければ、受圧ダ
イヤフラムを基板や第2基板から絶縁分離することがで
きる。これらの絶縁膜は、請求項12、25、33、及び43に
記載の発明のように全て酸化膜とすることができる。
また、請求項10に記載の発明のように空洞領域を基準
圧力室として設定することができ、また、請求項41に記
載の発明のように受圧ダイヤフラム下に基準圧力室を設
けることができる。そして、請求項11、24、32、42に記
載の発明のように基準圧力室を真空状態とすることがで
きる。
圧力室として設定することができ、また、請求項41に記
載の発明のように受圧ダイヤフラム下に基準圧力室を設
けることができる。そして、請求項11、24、32、42に記
載の発明のように基準圧力室を真空状態とすることがで
きる。
次に、請求項46乃至59に記載の発明においては、容易
に受圧ダイヤフラムを単結晶にて形成することができる
ので、温度特性によるバラツキが極力抑えられ、経時変
化等が発生し難いので圧力測定の精度を高めることがで
きる圧力検出器の製造が可能となる。更に、請求項46に
記載の発明においては基準圧力室より深い補助室を形成
し、この補助室に達するまで第1基板を薄肉化するよう
にし、また請求項47に記載の発明においては第1凹部よ
りも深い第2凹部を含む凹部領域を形成し、この第2凹
部に達するまで第1基板を薄肉化するようにし、また請
求項49に記載の発明においては所定深さの凹部を形成し
た単結晶層をこの凹部に達するまで薄肉化するように
し、また請求項51に記載の発明においては空洞領域より
深い凹部を形成し、この凹部に絶縁膜を形成し、この絶
縁膜が露出するまで第1基板を薄肉化するようにし、ま
た請求項52に記載の発明においては空洞領域より深い凹
部を形成し、この凹部に絶縁膜を形成し、この絶縁膜が
露出するまで第1基板を薄肉化するようにし、また請求
項54に記載の発明においては空洞領域より深い凹部を形
成し、この凹部に絶縁膜を形成し、この絶縁膜が露出す
るまで第1基板を薄肉化するようにしているので、補助
室や第2凹部や凹部の位置にて正確にストップさせるよ
うに第1基板や単結晶層を薄肉化することができ、よっ
て受圧ダイヤフラムを所望の膜厚にすることができる。
に受圧ダイヤフラムを単結晶にて形成することができる
ので、温度特性によるバラツキが極力抑えられ、経時変
化等が発生し難いので圧力測定の精度を高めることがで
きる圧力検出器の製造が可能となる。更に、請求項46に
記載の発明においては基準圧力室より深い補助室を形成
し、この補助室に達するまで第1基板を薄肉化するよう
にし、また請求項47に記載の発明においては第1凹部よ
りも深い第2凹部を含む凹部領域を形成し、この第2凹
部に達するまで第1基板を薄肉化するようにし、また請
求項49に記載の発明においては所定深さの凹部を形成し
た単結晶層をこの凹部に達するまで薄肉化するように
し、また請求項51に記載の発明においては空洞領域より
深い凹部を形成し、この凹部に絶縁膜を形成し、この絶
縁膜が露出するまで第1基板を薄肉化するようにし、ま
た請求項52に記載の発明においては空洞領域より深い凹
部を形成し、この凹部に絶縁膜を形成し、この絶縁膜が
露出するまで第1基板を薄肉化するようにし、また請求
項54に記載の発明においては空洞領域より深い凹部を形
成し、この凹部に絶縁膜を形成し、この絶縁膜が露出す
るまで第1基板を薄肉化するようにしているので、補助
室や第2凹部や凹部の位置にて正確にストップさせるよ
うに第1基板や単結晶層を薄肉化することができ、よっ
て受圧ダイヤフラムを所望の膜厚にすることができる。
そして、請求項50に記載の発明においては、更に、ダ
イヤフラムに単結晶からなる歪み検出素子を設ける工程
を有し、また、請求項53に記載の発明においては、第1
基板裏面を薄肉化する工程の後に、形成した空洞領域上
の第1基板の表面に単結晶からなる歪み検出素子を設け
る工程を有し、また、請求項55に記載の発明において
は、薄肉化工程とエッチング孔露出工程の間に、形成し
た空洞領域上の第1基板の表面に単結晶からなる歪み検
出素子を設ける工程を有するので、何れにおいても、歪
み検出素子を単結晶として形成することができ、よっ
て、出力信号レベルが大きく、高感度に圧力を測定する
ことができる圧力検出器の製造が可能となる。
イヤフラムに単結晶からなる歪み検出素子を設ける工程
を有し、また、請求項53に記載の発明においては、第1
基板裏面を薄肉化する工程の後に、形成した空洞領域上
の第1基板の表面に単結晶からなる歪み検出素子を設け
る工程を有し、また、請求項55に記載の発明において
は、薄肉化工程とエッチング孔露出工程の間に、形成し
た空洞領域上の第1基板の表面に単結晶からなる歪み検
出素子を設ける工程を有するので、何れにおいても、歪
み検出素子を単結晶として形成することができ、よっ
て、出力信号レベルが大きく、高感度に圧力を測定する
ことができる圧力検出器の製造が可能となる。
また、請求項48に記載の発明によれば、第2基板に対
して受圧ダイヤフラムを好適に絶縁分離することがで
き、請求項49に記載の発明によれば、基板に対して受圧
ダイヤフラムを好適に絶縁分離することができ、請求項
59に記載の発明によれば、第2基板に対して受圧ダイヤ
フラムを好適に絶縁分離することができる。
して受圧ダイヤフラムを好適に絶縁分離することがで
き、請求項49に記載の発明によれば、基板に対して受圧
ダイヤフラムを好適に絶縁分離することができ、請求項
59に記載の発明によれば、第2基板に対して受圧ダイヤ
フラムを好適に絶縁分離することができる。
また、請求項56に記載のように、エッチング孔をパッ
シベーション膜又はCVD膜で封止することができる。
シベーション膜又はCVD膜で封止することができる。
また、請求項57に記載の発明のように、封止工程は貼
り合わせ工程後の空洞領域が基準圧となる状態で行なわ
れるようにするとよく、また、請求項58に記載のよう
に、基準圧を真空とするとよい。
り合わせ工程後の空洞領域が基準圧となる状態で行なわ
れるようにするとよく、また、請求項58に記載のよう
に、基準圧を真空とするとよい。
以下、本発明を図に示す実施例に基づいて説明する。
第1図は本発明の一実施例を表す圧力検出器の断面図
であり、第2図は上記圧力検出器の平面図である。な
お、第2図におけるA−A′断面が第1図に示す断面図
に相当している。
であり、第2図は上記圧力検出器の平面図である。な
お、第2図におけるA−A′断面が第1図に示す断面図
に相当している。
第1図において、シリコン基板16上には酸化膜8(絶
縁膜)、酸化膜2が順次形成されており、この酸化膜2
上には、単結晶シリコン3、基準圧力室1が形成されて
いる。
縁膜)、酸化膜2が順次形成されており、この酸化膜2
上には、単結晶シリコン3、基準圧力室1が形成されて
いる。
この基準圧力室1内は真空状態もしくは所定ガスによ
る充填状態となっており、単結晶シリコン3およびパッ
シベーション膜5により封入されている。
る充填状態となっており、単結晶シリコン3およびパッ
シベーション膜5により封入されている。
基準圧力室1上には、受圧ダイヤフラム21が形成され
ており、その内部の所定部には、歪みゲージ素子である
ピエゾ抵抗素子6(歪み検出素子)が形成されている。
そして、ピエゾ抵抗素子6が圧力を検出した場合には、
検出信号はAl配線層7を介して外部に設けられたCPU等
の信号処理回路に出力される。
ており、その内部の所定部には、歪みゲージ素子である
ピエゾ抵抗素子6(歪み検出素子)が形成されている。
そして、ピエゾ抵抗素子6が圧力を検出した場合には、
検出信号はAl配線層7を介して外部に設けられたCPU等
の信号処理回路に出力される。
また、パッシベーション膜5と単結晶シリコン3との
間には、酸化膜4が形成されている。なお、ピエゾ抵抗
素子6は受圧ダイヤフラム21の内部に設ける必要はな
い。
間には、酸化膜4が形成されている。なお、ピエゾ抵抗
素子6は受圧ダイヤフラム21の内部に設ける必要はな
い。
上記構成を有する圧力検出器は、実際には第2図に示
すような形態となっている。すなわち、基準圧力室1上
には4つのピエゾ抵抗素子6が形成され、基準圧力室1
の周囲には、この圧力検出器を製造する過程で利用した
エッチング孔9およびエッチング液導入路12が形成さ
れ、各々は上述したパッシベーション膜5(第1図)に
より埋め込まれている。
すような形態となっている。すなわち、基準圧力室1上
には4つのピエゾ抵抗素子6が形成され、基準圧力室1
の周囲には、この圧力検出器を製造する過程で利用した
エッチング孔9およびエッチング液導入路12が形成さ
れ、各々は上述したパッシベーション膜5(第1図)に
より埋め込まれている。
このように、本実施例における圧力検出器は、受圧ダ
イヤフラムが単結晶シリコンで形成されているので、温
度特性によるバラツキや経時変化を極力抑えることがで
きる。さらに、歪みゲージ素子であるは単結晶シリコン
により形成されているので、検出信号レベルが大きく、
高感度に圧力を測定することができる。
イヤフラムが単結晶シリコンで形成されているので、温
度特性によるバラツキや経時変化を極力抑えることがで
きる。さらに、歪みゲージ素子であるは単結晶シリコン
により形成されているので、検出信号レベルが大きく、
高感度に圧力を測定することができる。
次に、上述した第1図に示す圧力検出器の製造手順
(第1の製造方法)を第3図(a)〜(j)を用いて説
明する。なお、第3図(a)〜(i)は、製造工程順に
示した上記圧力検出器の断面図である。
(第1の製造方法)を第3図(a)〜(j)を用いて説
明する。なお、第3図(a)〜(i)は、製造工程順に
示した上記圧力検出器の断面図である。
(ダイヤフラム形成工程) まず第3図(a)に示すように、単結晶シリコン3上
にレジスト膜10を塗布し、その後、エッチングによりエ
ッチング孔9の原型が形成される。
にレジスト膜10を塗布し、その後、エッチングによりエ
ッチング孔9の原型が形成される。
この工程で行うエッチング量は、結果的には受圧ダイ
ヤフラムの膜厚に相当することになる。しかもこのエッ
チング量は非常に小さいため、ドライエッチングを用い
ることができ、容易に精密なエッチング制御が行うこと
ができる。そして、この実施例ではエッチング量を1μ
mとしている。
ヤフラムの膜厚に相当することになる。しかもこのエッ
チング量は非常に小さいため、ドライエッチングを用い
ることができ、容易に精密なエッチング制御が行うこと
ができる。そして、この実施例ではエッチング量を1μ
mとしている。
(基準圧力室形成工程) 次に第3図(b)に示すように、レジスト膜10を除去
した後、再びレジスト膜11を塗布して、さらに1μmの
エッチング量でエッチングを行う。この工程により、基
準圧力室1(受圧ダイヤフラム用の第1凹部、空洞領
域、凹部領域)の原型が形成される。なお、この基準圧
力室形成工程および上述のダイヤフラム形成工程が凹部
領域形成工程、凹部形成工程に相当する。
した後、再びレジスト膜11を塗布して、さらに1μmの
エッチング量でエッチングを行う。この工程により、基
準圧力室1(受圧ダイヤフラム用の第1凹部、空洞領
域、凹部領域)の原型が形成される。なお、この基準圧
力室形成工程および上述のダイヤフラム形成工程が凹部
領域形成工程、凹部形成工程に相当する。
(エッチング液導入路形成工程) 次に第3図(c)に示すように、レジスト膜11を除去
した後、さらにレジスト膜13を塗布して、0.5μmのエ
ッチング量でパターニングを行う。この工程により、エ
ッチング液導入路12(導通路)が形成される。
した後、さらにレジスト膜13を塗布して、0.5μmのエ
ッチング量でパターニングを行う。この工程により、エ
ッチング液導入路12(導通路)が形成される。
この段階で、エッチング液導入路12の深さは0.5μ
m、基準圧力室1の深さは1.5μm、およびエッチング
孔9(受圧ダイヤフラムの膜厚を規定する凹部)の深さ
は2.5μmとなっている。なお、このエッチング液導入
路形成工程が導通路形成工程に相当する。
m、基準圧力室1の深さは1.5μm、およびエッチング
孔9(受圧ダイヤフラムの膜厚を規定する凹部)の深さ
は2.5μmとなっている。なお、このエッチング液導入
路形成工程が導通路形成工程に相当する。
(酸化膜形成工程) 次に第3図(d)に示すように、後工程でエッチング
液を入れた際に、受圧ダイヤフラムの膜厚が薄くなり過
ぎるのを防止し、しかも後工程で行われる研磨の際にス
トッパの役割を果たさせる為に、熱酸化処理を行って、
酸化膜14を1000Åの膜厚で形成する。なお、この酸化膜
形成工程が絶縁膜形成工程に相当している。
液を入れた際に、受圧ダイヤフラムの膜厚が薄くなり過
ぎるのを防止し、しかも後工程で行われる研磨の際にス
トッパの役割を果たさせる為に、熱酸化処理を行って、
酸化膜14を1000Åの膜厚で形成する。なお、この酸化膜
形成工程が絶縁膜形成工程に相当している。
(多結晶膜堆積工程) 次に第3図(e)に示すように、酸化膜14上に多結晶
シリコン15(充填物)を堆積させ、この多結晶シリコン
15を酸化膜14表面に約5000Å残すようにして研磨し、そ
の後、第3図(f)に示すように、熱酸化処理を施して
酸化膜2を形成する。
シリコン15(充填物)を堆積させ、この多結晶シリコン
15を酸化膜14表面に約5000Å残すようにして研磨し、そ
の後、第3図(f)に示すように、熱酸化処理を施して
酸化膜2を形成する。
この時、単結晶シリコン3表面の酸化膜14に多結晶シ
リコン15の酸化膜2が到達するまで、熱酸化処理を施し
ている。この結果、酸化膜2の膜厚は1μm程度にな
る。この多結晶膜堆積工程が充填工程に相当する。
リコン15の酸化膜2が到達するまで、熱酸化処理を施し
ている。この結果、酸化膜2の膜厚は1μm程度にな
る。この多結晶膜堆積工程が充填工程に相当する。
(貼り合わせ工程) 次に第3図(g)に示すように、膜厚1μm程度の酸
化膜8を表面に有するシリコン基板16と、上記工程を経
た単結晶シリコン3とウェハ直接接合によって貼り合わ
せる。これによって上述の基準圧力室形成工程、エッチ
ング液導入路形成工程によって設けられた凹部領域が補
助室として形成される。続いて、エッチング孔9(第3
図(c))の部分に形成された酸化膜14が露出するまで
研磨を行う。
化膜8を表面に有するシリコン基板16と、上記工程を経
た単結晶シリコン3とウェハ直接接合によって貼り合わ
せる。これによって上述の基準圧力室形成工程、エッチ
ング液導入路形成工程によって設けられた凹部領域が補
助室として形成される。続いて、エッチング孔9(第3
図(c))の部分に形成された酸化膜14が露出するまで
研磨を行う。
この時、表面研磨は選択研磨を用いることにより、酸
化膜14が露出した時点で研磨が停止するようにすれば、
受圧ダイヤフラム21は所望の膜厚となって画定される。
なお、この選択研磨を行う工程が薄肉化工程に相当す
る。
化膜14が露出した時点で研磨が停止するようにすれば、
受圧ダイヤフラム21は所望の膜厚となって画定される。
なお、この選択研磨を行う工程が薄肉化工程に相当す
る。
(ピエゾ抵抗素子形成工程) 次に第3図(h)に示すように、通常のIC製造プロセ
スを用いて、基準圧力室1上にピエゾ抵抗素子6と、酸
化膜4とを形成する。
スを用いて、基準圧力室1上にピエゾ抵抗素子6と、酸
化膜4とを形成する。
(空洞領域形成工程) 次に第3図(i)に示すように、エッチング孔9上に
形成された酸化膜4をフォトエッチング等により除去
し、続いて基準圧力室1内に形成された多結晶シリコン
15をウェットエッチングにより除去する。そして、さら
にウェットエッチングを行って酸化膜4を除去する。こ
こで、酸化膜2の膜厚は酸化膜14の膜厚よりも非常に厚
く形成されているので、酸化膜2は一部は除去されるも
のの大部分は残ったままとなる。この酸化膜4を除去し
エッチング孔9を露出させる工程がエッチング孔露出工
程に相当する。また、このエッチング孔9より多結晶シ
リコン15を除去する工程が除去工程に相当する。
形成された酸化膜4をフォトエッチング等により除去
し、続いて基準圧力室1内に形成された多結晶シリコン
15をウェットエッチングにより除去する。そして、さら
にウェットエッチングを行って酸化膜4を除去する。こ
こで、酸化膜2の膜厚は酸化膜14の膜厚よりも非常に厚
く形成されているので、酸化膜2は一部は除去されるも
のの大部分は残ったままとなる。この酸化膜4を除去し
エッチング孔9を露出させる工程がエッチング孔露出工
程に相当する。また、このエッチング孔9より多結晶シ
リコン15を除去する工程が除去工程に相当する。
(封止工程) 次に第3図(j)に示すように、Al配線層7をピエゾ
抵抗素子6上に形成し、さらにパッシベーション膜5を
堆積して、Al配線層7を覆うと共にエッチング孔9をパ
ッシベーション膜5で封止する。
抵抗素子6上に形成し、さらにパッシベーション膜5を
堆積して、Al配線層7を覆うと共にエッチング孔9をパ
ッシベーション膜5で封止する。
この際、パッシベーション膜5を形成する雰囲気は真
空状態に近いため、基準圧力室は真空状態を保持したま
まエッチング孔9は塞がれる。また、選択性のあるCVD
(例えば選択タングステンCVD等)によって、エッチン
グ孔9を封止してもよい。
空状態に近いため、基準圧力室は真空状態を保持したま
まエッチング孔9は塞がれる。また、選択性のあるCVD
(例えば選択タングステンCVD等)によって、エッチン
グ孔9を封止してもよい。
以上述べたように、受圧ダイヤフラムの膜厚は初めの
エッチング(ダイヤフラム形成工程で行われるエッチン
グ)で略決定され、基準圧力室形成工程、エッチング液
導入路形成工程によって受圧ダイヤフラムの膜厚が規定
される。しかもそれらのエッチング量は非常に小さいた
め、ドライエッチング等の精密なエッチング制御が行え
るエッチング方法を使用することができる。したがっ
て、受圧ダイヤフラムの膜厚を高精度に形成することが
可能となる。
エッチング(ダイヤフラム形成工程で行われるエッチン
グ)で略決定され、基準圧力室形成工程、エッチング液
導入路形成工程によって受圧ダイヤフラムの膜厚が規定
される。しかもそれらのエッチング量は非常に小さいた
め、ドライエッチング等の精密なエッチング制御が行え
るエッチング方法を使用することができる。したがっ
て、受圧ダイヤフラムの膜厚を高精度に形成することが
可能となる。
また上記製造方法を用いることにより、上記公報(特
開平1−136043号公報)に開示された製造工程では実現
できない、受圧ダイヤフラムおよび歪みゲージ素子を単
結晶膜にて形成した圧力検出器を製造することが可能と
なる。
開平1−136043号公報)に開示された製造工程では実現
できない、受圧ダイヤフラムおよび歪みゲージ素子を単
結晶膜にて形成した圧力検出器を製造することが可能と
なる。
すなわち、上記公報による製造方法で窒化膜を単結晶
膜(例えば単結晶シリコン)に代用しようとすると、多
結晶ポリシリコン膜上に酸化膜を形成して再結晶成長に
より単結晶シリコンを形成しなければならない。しか
し、そのためには単結晶シリコンのシード部が必要とな
るため、製造工程が増加してしまうという問題がある。
しかも、再結晶成長により構成された受圧ダイヤフラム
は、機械的強度が低く、随時圧力が加わる圧力検出器に
は不向きである。
膜(例えば単結晶シリコン)に代用しようとすると、多
結晶ポリシリコン膜上に酸化膜を形成して再結晶成長に
より単結晶シリコンを形成しなければならない。しか
し、そのためには単結晶シリコンのシード部が必要とな
るため、製造工程が増加してしまうという問題がある。
しかも、再結晶成長により構成された受圧ダイヤフラム
は、機械的強度が低く、随時圧力が加わる圧力検出器に
は不向きである。
しかし、上記製造方法により、受圧ダイヤフラムおよ
び歪みゲージ素子を単結晶膜にて形成した圧力検出器を
製造することが可能となる。
び歪みゲージ素子を単結晶膜にて形成した圧力検出器を
製造することが可能となる。
次に、上記圧力検出器の製造手順(第2の製造方法)
について説明する。
について説明する。
第4図(a)〜(d)は、製造工程順に示した圧力検
出器の断面図である。なお、この第2の製造方法は、上
記第1の製造方法における第3図(d)に示す断面図の
ような圧力検出器を形成した後に行われるものである。
出器の断面図である。なお、この第2の製造方法は、上
記第1の製造方法における第3図(d)に示す断面図の
ような圧力検出器を形成した後に行われるものである。
まず第4図(a)に示すように、酸化膜14上に多結晶
シリコン15を堆積させる。
シリコン15を堆積させる。
次に第4図(b)に示すように、熱酸化処理を施して
単結晶シリコン3の表面に酸化膜2を形成し、膜厚1μ
m程度の酸化膜8を表面に有するシリコン基板16と、上
記工程を経た単結晶シリコン3とをウェハ直接接合によ
って貼り合わせる。
単結晶シリコン3の表面に酸化膜2を形成し、膜厚1μ
m程度の酸化膜8を表面に有するシリコン基板16と、上
記工程を経た単結晶シリコン3とをウェハ直接接合によ
って貼り合わせる。
続いて、エッチング孔9(第3図(c))の部分に形
成された酸化膜14が露出するまで、表面研磨を行う。な
お、この時の研磨は、選択研磨を用いることにより酸化
膜14が露出した時点で研磨が停止するようになってい
る。
成された酸化膜14が露出するまで、表面研磨を行う。な
お、この時の研磨は、選択研磨を用いることにより酸化
膜14が露出した時点で研磨が停止するようになってい
る。
次に第4図(c)に示すように、エッチングによりト
レンチ17(分離溝)を形成する。このトレンチ17は、酸
化膜2に達する深さを有している。
レンチ17(分離溝)を形成する。このトレンチ17は、酸
化膜2に達する深さを有している。
次に第4図(d)に示すように、単結晶シリコン3の
表面を酸化させ、酸化膜18(絶縁膜)によってトレンチ
17を埋め込む。そしてこれ以後は、前記一実施例におけ
るピエゾ抵抗素子形成工程および空洞化工程を経ること
により、圧力検出器を製造する。
表面を酸化させ、酸化膜18(絶縁膜)によってトレンチ
17を埋め込む。そしてこれ以後は、前記一実施例におけ
るピエゾ抵抗素子形成工程および空洞化工程を経ること
により、圧力検出器を製造する。
この実施例における圧力検出器は、トレンチ17および
酸化膜2により周囲が囲まれているので、他の領域に対
して絶縁分離させることができる。
酸化膜2により周囲が囲まれているので、他の領域に対
して絶縁分離させることができる。
したがって、例えばこの圧力検出器の隣接領域にトラ
ンジスタ等の半導体回路素子を形成することができる。
ンジスタ等の半導体回路素子を形成することができる。
次に、上記圧力検出器の製造手順(第3の製造方法)
について説明する。
について説明する。
第5図(a)、(b)は、製造工程順に示した圧力検
出器の断面図である。なお、この第3の製造方法は、上
記第1の製造方法における第3図(d)に示す断面図の
ような圧力検出器を形成した後に行われるものである。
出器の断面図である。なお、この第3の製造方法は、上
記第1の製造方法における第3図(d)に示す断面図の
ような圧力検出器を形成した後に行われるものである。
まず第5図(a)に示すように、酸化膜14上に多結晶
シリコン15を堆積させる。続いてその表面を研磨し、そ
の後レジスト膜19を塗布する。次に、レジスト膜19が塗
布されていない部分にホウ素(B+)を高濃度に打ち込ん
で、高濃度の多結晶シリコン20を形成する。
シリコン15を堆積させる。続いてその表面を研磨し、そ
の後レジスト膜19を塗布する。次に、レジスト膜19が塗
布されていない部分にホウ素(B+)を高濃度に打ち込ん
で、高濃度の多結晶シリコン20を形成する。
次に第5図(b)に示すように、レジスト膜19を除去
した後、熱酸化処理を施して単結晶シリコン3の表面に
酸化膜2を形成し、膜厚1μm程度の酸化膜8を表面に
有するシリコン基板16と、上記工程を経た単結晶シリコ
ン3とウェハ直接接合によって貼り合わせる。
した後、熱酸化処理を施して単結晶シリコン3の表面に
酸化膜2を形成し、膜厚1μm程度の酸化膜8を表面に
有するシリコン基板16と、上記工程を経た単結晶シリコ
ン3とウェハ直接接合によって貼り合わせる。
続いて、エッチング孔9(第3図(c))の部分に形
成された酸化膜14が露出するまで、表面研磨を行う。な
お、この時の研磨は、選択研磨を用いることにより酸化
膜14が露出した時点で研磨が停止するようになってい
る。そしてこれ以後は、上記一実施例におけるピエゾ抵
抗素子形成工程および空洞化工程を経ることにより、圧
力検出器を製造する。
成された酸化膜14が露出するまで、表面研磨を行う。な
お、この時の研磨は、選択研磨を用いることにより酸化
膜14が露出した時点で研磨が停止するようになってい
る。そしてこれ以後は、上記一実施例におけるピエゾ抵
抗素子形成工程および空洞化工程を経ることにより、圧
力検出器を製造する。
この時空洞化工程では、多結晶シリコン15および多結
晶シリコン20の濃度差を利用した選択エッチングを行
う。これは、高濃度になった多結晶シリコン20はアルカ
リエッチング(KOH、NaOH等)されにくいので、これを
利用して多結晶シリコン15を除去するものである。
晶シリコン20の濃度差を利用した選択エッチングを行
う。これは、高濃度になった多結晶シリコン20はアルカ
リエッチング(KOH、NaOH等)されにくいので、これを
利用して多結晶シリコン15を除去するものである。
この製造方法を用いると、第3図(f)に示す断面図
のような圧力検出器を形成する工程で行われる熱酸化処
理の制御が不要となる。
のような圧力検出器を形成する工程で行われる熱酸化処
理の制御が不要となる。
第1図は、本発明の一実施例を表す圧力検出器の断面
図、第2図は、上記一実施例における圧力検出器の平面
図、第3図(a)〜(j)は、第1の製造方法に沿って
製造工程順に示した上記圧力検出器の断面図、第4図
(a)〜(d)は、第2の製造方法に沿って製造工程順
に示した上記圧力検出器の断面図、第5図(a)、
(b)は、第3の製造方法に沿って製造工程順に示した
上記圧力検出器の断面図である。 1……基準圧力室,3……単結晶層,6……ピエゾ抵抗素子
(歪みゲージ素子),21……受圧ダイヤフラム。
図、第2図は、上記一実施例における圧力検出器の平面
図、第3図(a)〜(j)は、第1の製造方法に沿って
製造工程順に示した上記圧力検出器の断面図、第4図
(a)〜(d)は、第2の製造方法に沿って製造工程順
に示した上記圧力検出器の断面図、第5図(a)、
(b)は、第3の製造方法に沿って製造工程順に示した
上記圧力検出器の断面図である。 1……基準圧力室,3……単結晶層,6……ピエゾ抵抗素子
(歪みゲージ素子),21……受圧ダイヤフラム。
Claims (59)
- 【請求項1】基板上に形成された単結晶層と、 この単結晶層の所定部に形成された空洞領域と、 この空洞領域上の前記単結晶層に形成された受圧ダイヤ
フラムと、 この受圧ダイヤフラムに形成され、この受圧ダイヤフラ
ムの変位を検出する歪み検出素子と 前記受圧ダイヤフラムを前記単結晶層における他の領域
に対して絶縁分離する分離溝と を備えることを特徴とする圧力検出器。 - 【請求項2】基板上に形成された単結晶層と、 この単結晶層の所定部に形成された空洞領域と、 この空洞領域と別の領域にあってこの空洞領域と関連を
有して前記単結晶層の表面に露出してなる凹部と、 この凹部に充填された充填物と、 前記空洞領域上の前記単結晶層に形成された受圧ダイヤ
フラムと、 前記受圧ダイヤフラムに形成され、前記受圧ダイヤフラ
ムの変位を検出する歪み検出素子と を備えることを特徴とする圧力検出器。 - 【請求項3】前記空洞領域と前記凹部とを内部で繋ぐ連
通路を更に備えることを特徴とする請求項2に記載の圧
力検出器。 - 【請求項4】前記歪み検出素子を有する前記受圧ダイヤ
フラムは前記単結晶層における他の領域に対して分離溝
によって絶縁分離されている請求項2又は3に記載の圧
力検出器。 - 【請求項5】更に前記単結晶層には半導体回路素子が形
成されている請求項1乃至4の何れかに記載の圧力検出
器。 - 【請求項6】前記半導体回路素子は前記歪み検出素子を
有する前記受圧ダイヤフラムと前記分離溝によって絶縁
分離されている請求項5に記載の圧力検出器。 - 【請求項7】前記分離溝には絶縁膜が埋め込まれている
請求項4又は6に記載の圧力検出器。 - 【請求項8】前記半導体回路素子は絶縁膜によって前記
基板から絶縁分離されている請求項5又は6に記載の圧
力検出器。 - 【請求項9】前記基板と前記単結晶層との間に絶縁膜を
有して少なくとも前記歪み検出素子を有する前記受圧ダ
イヤフラムを前記基板から絶縁分離する請求項1乃至8
の何れかに記載の圧力検出器。 - 【請求項10】前記空洞領域は基準圧力室として設定さ
れる請求項1乃至9の何れかに記載の圧力検出器。 - 【請求項11】前記基準圧力室は真空状態である請求項
10に記載の圧力検出器。 - 【請求項12】前記絶縁膜は全て酸化膜である請求項7
乃至9の何れかに記載の圧力検出器。 - 【請求項13】前記歪み検出素子は単結晶で形成されて
いる請求項1乃至12の何れかに記載の圧力検出器。 - 【請求項14】互いに貼り合わされた基板と単結晶層と
の間に設けられた基準圧力室となる空洞領域と、 この空洞領域上の前記単結晶層に設定された歪み検出素
子を有する受圧ダイヤフラムと、 前記基板と前記単結晶層との間に設けられ、前記空洞領
域と異なる領域であってこの空洞領域と関連を有して前
記単結晶層の表面に露出してなる凹部領域と、 この凹部領域に充填された充填物と を備えることを特徴とする圧力検出器。 - 【請求項15】前記凹部領域は前記空洞領域の近傍に設
けられている請求項14に記載の圧力検出器。 - 【請求項16】前記凹部領域は複数設けられるものであ
る請求項14又は15に記載の圧力検出器。 - 【請求項17】前記空洞領域と前記凹部領域とを内部で
繋ぐ連通路を更に備えることを特徴とする請求項14乃至
16の何れかに記載の圧力検出器。 - 【請求項18】前記受圧ダイヤフラムは前記単結晶層に
おける他の領域に対して分離溝によって絶縁分離されて
いる請求項14乃至17の何れかに記載の圧力検出器。 - 【請求項19】更に前記単結晶層には半導体回路素子が
形成されている請求項14乃至18の何れかに記載の圧力検
出器。 - 【請求項20】前記半導体回路素子は前記受圧ダイヤフ
ラムと分離溝によって絶縁分離されている請求項19に記
載の圧力検出器。 - 【請求項21】前記分離溝には絶縁膜が埋め込まれてい
る請求項18又は20に記載の圧力検出器。 - 【請求項22】前記半導体回路素子は絶縁膜によって前
記基板から絶縁分離されている請求項19又は20に記載の
圧力検出器。 - 【請求項23】前記基板と前記単結晶層との間に絶縁膜
を有して少なくとも前記受圧ダイヤフラムを前記基板か
ら絶縁分離する請求項14乃至22の何れかに記載の圧力検
出器。 - 【請求項24】前記基準圧力室は真空状態である請求項
14乃至23の何れかに記載の圧力検出器。 - 【請求項25】前記絶縁膜は全て酸化膜である請求項21
乃至23の何れかに記載の圧力検出器。 - 【請求項26】前記歪み検出素子は単結晶で形成されて
いる請求項14乃至25の何れかに記載の圧力検出器。 - 【請求項27】絶縁膜を介して接合された単結晶からな
る第1基板と第2基板間に基準圧力室が設けられ、この
基準圧力室上に前記第1基板を薄肉化してなる受圧ダイ
ヤフラムと、 前記受圧ダイヤフラムを前記第1基板における他の領域
に対して絶縁分離する分離溝と を備えることを特徴とする圧力検出器。 - 【請求項28】前記第1基板の前記受圧ダイヤフラム形
成領域と別の領域には半導体回路素子が形成されている
請求項27に記載の圧力検出器。 - 【請求項29】前記半導体回路素子は前記受圧ダイヤフ
ラムと前記分離溝によって絶縁分離されている請求項28
に記載の圧力検出器。 - 【請求項30】前記半導体回路素子は前記絶縁膜によっ
て前記第2基板から絶縁分離されている請求項28又は29
に記載の圧力検出器。 - 【請求項31】前記分離溝には絶縁膜が埋め込まれてい
る請求項27乃至29の何れかに記載の圧力検出器。 - 【請求項32】前記基準圧力室は真空状態である請求項
27乃至31の何れかに記載の圧力検出器。 - 【請求項33】前記絶縁膜は全て酸化膜である請求項27
乃至32の何れかに記載の圧力検出器。 - 【請求項34】前記受圧ダイヤフラムには歪み検出素子
が形成されている請求項27乃至33の何れかに記載の圧力
検出器。 - 【請求項35】前記歪み検出素子は単結晶からなる請求
項34に記載の圧力検出器。 - 【請求項36】基板上に絶縁膜を介して単結晶層が設け
られ、この単結晶の一部が薄肉化されて形成された受圧
ダイヤフラム及び当該受圧ダイヤフラムを前記単結晶層
における他の領域に対して絶縁分離する分離溝を備えて
なることを特徴とする圧力検出器。 - 【請求項37】前記単結晶層の前記受圧ダイヤフラム形
成領域と別の領域には半導体回路素子が形成されている
請求項36に記載の圧力検出器。 - 【請求項38】前記半導体回路素子は前記受圧ダイヤフ
ラムと前記分離溝によって絶縁分離されている請求項37
に記載の圧力検出器。 - 【請求項39】前記半導体回路素子は前記絶縁膜によっ
て前記基板から絶縁分離されている請求項37又は38に記
載の圧力検出器。 - 【請求項40】前記分離溝には絶縁膜が埋め込まれてい
る請求項36乃至39の何れかに記載の圧力検出器。 - 【請求項41】前記単結晶層内の前記受圧ダイヤフラム
下には基準圧力室が設けられている請求項36乃至40の何
れかに記載の圧力検出器。 - 【請求項42】前記基準圧力室は真空状態である請求項
41に記載の圧力検出器。 - 【請求項43】前記絶縁膜は全て酸化膜である請求項36
乃至42の何れかに記載の圧力検出器。 - 【請求項44】前記受圧ダイヤフラムには歪み検出素子
が形成されている請求項36乃至43の何れかに記載の圧力
検出器。 - 【請求項45】前記歪み検出素子は単結晶からなる請求
項44に記載の圧力検出器。 - 【請求項46】単結晶からなる第1基板と第2基板とを
貼り合わせることにより両第1基板と第2基板間に基準
圧力室及び当該基準圧力室より深い補助室を形成する工
程と、 前記第1基板を前記補助室に達するまで薄肉化して前記
基準圧力室上に受圧ダイヤフラムを画定する工程と を有することを特徴とする圧力検出器の製造方法。 - 【請求項47】単結晶で形成された第1基板の主面に少
なくとも受圧ダイヤフラム用の第1凹部と当該第1凹部
よりも深い第2凹部とを含む凹部領域を形成する凹部領
域形成工程と、 前記主面が第2基板面に対向するように前記第1基板と
第2基板とを貼り合わせる貼り合わせ工程と、 前記第2凹部に達するまで前記第1基板を薄肉化するこ
とにより前記第1凹部との関係で受圧ダイヤフラムを画
定する薄肉化工程と を有することを特徴とする圧力検出器の製造方法。 - 【請求項48】前記第1基板と前記第2基板との間に絶
縁膜を介して両記第1基板と第2基板を貼り合わせるこ
とを特徴とする請求項46又は47に記載の圧力検出器の製
造方法。 - 【請求項49】単結晶層内にその表面から所定深さの凹
部を形成し、基板上に絶縁膜を介して前記表面を向けて
前記単結晶層を貼り合わせ、しかる後前記凹部に達する
まで前記単結晶の裏面を薄肉化することで前記単結晶層
に受圧ダイヤフラムを形成することを特徴とする圧力検
出器の製造方法。 - 【請求項50】更に、前記ダイヤフラムに単結晶からな
る歪み検出素子を設ける工程を含むことを特徴とする請
求項46乃至49の何れかに記載の圧力検出器の製造方法。 - 【請求項51】単結晶で形成された第1基板表面に受圧
ダイヤフラム用の空洞領域とこの空洞領域よりも深い前
記受圧ダイヤフラムの膜厚を規定する凹部とを形成する
工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基板
と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出す
るまで薄肉化する工程とを有することを特徴とする圧力
検出器の製造方法。 - 【請求項52】単結晶で形成された第1基板表面に受圧
ダイヤフラム用の空洞領域とこの空洞領域よりも深い前
記受圧ダイヤフラムの膜厚を規定する凹部とを形成する
工程と、 前記空洞領域と前記凹部とを連通する連通路を形成する
工程と、 少なくとも前記凹部に絶縁膜を形成する工程と、 前記空洞領域が前記第2基板に向くように前記第1基板
と第2基板とを貼り合わせる工程と、 前記第1基板裏面を前記凹部に形成した絶縁膜が露出す
るまで薄肉化する工程とを有することを特徴とする圧力
検出器の製造方法。 - 【請求項53】前記第1基板裏面を薄肉化する工程の後
に、前記形成した空洞領域上の前記第1基板の表面に単
結晶からなる歪み検出素子を設ける工程を有することを
特徴とする請求項51又は52に記載の圧力検出器の製造方
法。 - 【請求項54】単結晶で形成された第1基板表面に、受
圧ダイヤフラム用の空洞領域とこの空洞領域よりも深い
前記受圧ダイヤフラムの膜厚を規定する凹部とを形成す
る凹部形成工程と、 前記空洞領域と前記凹部を連通する連通路を形成する連
通路形成工程と、 前記空洞領域及び前記凹部及び前記連通路の表面に絶縁
膜を形成する絶縁膜形成工程と、 前記空洞領域及び前記凹部及び前記連通路に充填物を充
填する充填工程と、 前記第1基板の前記充填物が形成された側と第2基板と
を貼り合わせる貼り合わせ工程と、 前記第1基板裏面より、前記凹部に形成された絶縁膜が
露出するまで前記第1基板裏面を薄肉化する薄肉化工程
と、 前記凹部に形成された前記絶縁膜の露出部分を除去しエ
ッチング孔を露出するエッチング孔露出工程と、 このエッチング孔より前記充填物をエッチング除去する
除去工程と、 前記エッチング孔を封止する封止工程と を含むことを特徴とする圧力検出器の製造方法。 - 【請求項55】前記薄肉化工程とエッチング孔露出工程
の間に、前記形成した空洞領域上の前記第1基板の表面
に単結晶からなる歪み検出素子を設ける工程を有するこ
とを特徴とする請求項54に記載の圧力検出器の製造方
法。 - 【請求項56】前記封止工程において前記エッチング孔
はパッシベーション膜又はCVD膜で封止される請求項54
又は55に記載の圧力検出器の製造方法。 - 【請求項57】前記封止工程は前記貼り合わせ工程後の
空洞領域が基準圧となる状態で行なわれる請求項54乃至
56の何れかに記載の圧力検出器の製造方法。 - 【請求項58】前記基準圧は真空である請求項57に記載
の圧力検出器の製造方法。 - 【請求項59】前記第1基板と前記第2基板の間に絶縁
膜を介して前記第1基板と前記第2基板を貼り合わせる
請求項51乃至58の何れかに記載の圧力検出器の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31009290A JP2864723B2 (ja) | 1990-11-14 | 1990-11-14 | 圧力検出器およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31009290A JP2864723B2 (ja) | 1990-11-14 | 1990-11-14 | 圧力検出器およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9312215A Division JP3055508B2 (ja) | 1997-11-13 | 1997-11-13 | 圧力検出器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04181136A JPH04181136A (ja) | 1992-06-29 |
JP2864723B2 true JP2864723B2 (ja) | 1999-03-08 |
Family
ID=18001087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31009290A Expired - Lifetime JP2864723B2 (ja) | 1990-11-14 | 1990-11-14 | 圧力検出器およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2864723B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2625279B2 (ja) * | 1991-05-28 | 1997-07-02 | 富士写真フイルム株式会社 | 画像コマサイズの判別方法及び写真焼付方法 |
US6388279B1 (en) | 1997-06-11 | 2002-05-14 | Denso Corporation | Semiconductor substrate manufacturing method, semiconductor pressure sensor and manufacturing method thereof |
US20050095814A1 (en) * | 2003-11-05 | 2005-05-05 | Xu Zhu | Ultrathin form factor MEMS microphones and microspeakers |
-
1990
- 1990-11-14 JP JP31009290A patent/JP2864723B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04181136A (ja) | 1992-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106257254B (zh) | 生成具有降低的环境温度依赖性的换能信号的压力传感器及其制造方法 | |
JP3367113B2 (ja) | 加速度センサ | |
US6346742B1 (en) | Chip-scale packaged pressure sensor | |
JP3444639B2 (ja) | 一体型圧力変換器の製造方法および装置 | |
US6619133B1 (en) | Semiconductor pressure sensor and its manufacturing method | |
JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
US6518084B1 (en) | Method of producing a micromechanical structure for a micro-electromechanical element | |
JPH07128169A (ja) | ピエゾ抵抗圧力センサを有する半導体装置 | |
US5946549A (en) | Method for manufacturing sensor using semiconductor | |
JP2864723B2 (ja) | 圧力検出器およびその製造方法 | |
EP2725334B1 (en) | A pressure sensor having a membrane and a method for fabricating the same | |
JP2000124465A (ja) | 半導体力学量センサの製造方法 | |
EP0780675A1 (en) | Sensor and method of fabrication | |
JP3055508B2 (ja) | 圧力検出器の製造方法 | |
JP4250788B2 (ja) | 半導体圧力センサの製造方法 | |
JPH0797643B2 (ja) | 圧力変換装置の製造方法 | |
JP3744218B2 (ja) | 半導体圧力センサの製造方法 | |
JP2997962B2 (ja) | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ | |
JP4134367B2 (ja) | 半導体圧力センサの製造方法 | |
JP5139759B2 (ja) | 半導体圧力センサ | |
JP3580285B2 (ja) | 半導体力学量センサの製造方法 | |
JP2570712B2 (ja) | 半導体圧力センサ | |
JP3309827B2 (ja) | 可動部を有する基板の製造方法及び力学量センサの製造方法 | |
JP3638469B2 (ja) | 半導体加速度センサ | |
JPH07169978A (ja) | ウエハ接合型半導体センサおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |