JP2854748B2 - Method of forming resist pattern - Google Patents

Method of forming resist pattern

Info

Publication number
JP2854748B2
JP2854748B2 JP4002007A JP200792A JP2854748B2 JP 2854748 B2 JP2854748 B2 JP 2854748B2 JP 4002007 A JP4002007 A JP 4002007A JP 200792 A JP200792 A JP 200792A JP 2854748 B2 JP2854748 B2 JP 2854748B2
Authority
JP
Japan
Prior art keywords
resist
silylation
film
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4002007A
Other languages
Japanese (ja)
Other versions
JPH05190445A (en
Inventor
伸之 竹中
和浩 広浜
博之 米田
裕行 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4002007A priority Critical patent/JP2854748B2/en
Publication of JPH05190445A publication Critical patent/JPH05190445A/en
Application granted granted Critical
Publication of JP2854748B2 publication Critical patent/JP2854748B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、レジストシリル化プロ
セスを用いたレジストパターン形成方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern using a resist silylation process.

【0002】[0002]

【従来の技術】レジストを使用して被加工膜又は基板を
パターニングする場合、レジストと被加工膜又は基板と
のエッチングの選択比の問題から、複雑なパターニング
にはレジストシリル化プロセスが用いられている。
2. Description of the Related Art When a film or a substrate to be processed is patterned by using a resist, a resist silylation process is used for complicated patterning due to a problem of an etching selectivity between the resist and the film or the substrate to be processed. I have.

【0003】図3に従来のレジストシリル化プロセスを
有するレジストパターン形成工程を示す。
FIG. 3 shows a resist pattern forming step having a conventional resist silylation process.

【0004】まず、基板1上に形成された被加工膜2上
にシリル化用レジスト5を塗布し(図3(a))、所定
パターンの紫外線を照射し(図3(b))、HMDS
(ヘキサメチルジシラザン)等のシリル化剤をシリル化
用レジスト5に拡散させ、紫外線照射部分をシリル化
し、レジストシリル化層6を形成する(図3(c))。
First, a silylation resist 5 is applied to a film 2 to be processed formed on a substrate 1 (FIG. 3 (a)), and a predetermined pattern of ultraviolet rays is irradiated (FIG. 3 (b)).
A silylating agent such as (hexamethyldisilazane) is diffused into the silylation resist 5 to silylate the UV-irradiated portion to form a resist silylation layer 6 (FIG. 3C).

【0005】次に、ドライエッチングによって、シリル
化された部分以外をエッチングし、O2ドライ現像を行
う(図3(d))。
Next, portions other than the silylated portion are etched by dry etching, and O 2 dry development is performed (FIG. 3D).

【0006】上記レジストシリル化プロセスでは、レジ
ストシリル化層6が可視できないため、ドライ現像(レ
ジストパターン形成)後のレジスト形状から線幅検査,
アライメント精度の検査を実施していた。
In the resist silylation process, since the resist silylation layer 6 cannot be seen, a line width inspection and a line width inspection are performed based on the resist shape after dry development (resist pattern formation).
An inspection of alignment accuracy was being performed.

【0007】[0007]

【発明が解決しようとする課題】上記の方法において
は、現像検査において、パターン不良を発見した場合、
パターン不良のレジストを除去し、同じウェハー等の被
加工膜2又は基板1を使用して、再度レジストシリル化
を行うことがコストの低減化からも好ましい。
In the above method, when a pattern defect is found in the development inspection,
It is also preferable from the viewpoint of cost reduction that the resist having the pattern defect is removed and the resist silylation is performed again using the film 2 to be processed or the substrate 1 such as the same wafer.

【0008】しかし、シリル化によってSi−O結合が
形成されるため、レジストシリル化層6のみを剥離する
ことは困難である。前記Si−O結合を切るにはイオン
性の強いエッチングが必要となり、下地までエッチング
されてしまうため、判定で不適となった場合には、下地
の表面を傷めることなく、リワークすることはできな
い。
However, since the Si—O bond is formed by the silylation, it is difficult to remove only the resist silylated layer 6. In order to cut off the Si—O bond, highly ionic etching is required, and the underlying layer is etched. Therefore, if the determination becomes inappropriate, rework cannot be performed without damaging the surface of the underlying layer.

【0009】そこで、本発明は、エッチングの途中で検
査を行うことにより、下地の表面を傷めることなくリワ
ークする手段を提供することを目的とする。
Accordingly, an object of the present invention is to provide a means for performing rework without damaging the surface of a base by performing an inspection during etching.

【0010】[0010]

【課題を解決するための手段】本発明のレジストパター
ン形成方法は、レジストシリル化プロセスにより、被加
工膜又は基板上にレジストパターンを形成するレジスト
パターン形成方法において、前記被加工膜又は基板上に
直接又はレジストを介してエッチングストッパーを設け
る第1工程と、前記エッチングストッパー上にシリル化
用レジストを膜厚が、上記被加工膜又は基板の表面から
上記シリル化用レジスト表面までの総膜厚の10%以上
になるように塗布し、所定のパターンで露光した後、露
光領域をシリル化する第2工程と、ドライエッチングに
より、前記エッチングストッパー表面を露出させた後、
前記第2工程において形成されたレジストシリル化層の
形状検査を行う第3工程と、前記検査に不合格のものに
ついて、前記レジストシリル化層及び未反応の前記シリ
ル化用レジストを除去し、前記第2工程及び第3工程を
繰り返し、は、前記レジストシリル化層、未反応の前
記シリル化用レジスト、前記エッチングストッパー及び
前記レジストを除去した後、前記第1工程、第2工程及
び第3工程をり返し、検査に合格したものについて、
前記エッチングストッパーを除去する又は前記エッチン
グストッパーを除去した後、前記レジストをドライエッ
チングする第4工程とを有することを特徴とする
According to the present invention, there is provided a resist pattern forming method for forming a resist pattern on a film or a substrate by a resist silylation process. A first step of providing an etching stopper directly or via a resist, and a step of forming a resist for silylation on the etching stopper from the surface of the film to be processed or the substrate.
After applying the coating so as to be 10% or more of the total film thickness up to the surface of the resist for silylation and exposing it in a predetermined pattern, the second step of silylating the exposed region, and dry etching the surface of the etching stopper After exposing,
A third step of performing a shape inspection of the resist silylation layer formed in the second step, and removing the resist silylation layer and the unreacted resist for silylation for those failing the inspection; Repeat second and third steps, or the resist silylation layer, the silylated resist unreacted, after removing the etching stopper and said resist, said first step, second step and third the third step, repeatedly, for those that have passed the inspection,
Removing the etching stopper or dry-etching the resist after removing the etching stopper.

【0011】[0011]

【作用】上記形成方法を用いると、現像検査によって不
良とされた場合でも、被加工膜又は基板の再生が可能と
なり、レジストシリル化プロセスがくり返し使用できる
ようになる。
By using the above-mentioned forming method, even if a defect is found by the development inspection, the film to be processed or the substrate can be regenerated, and the resist silylation process can be used repeatedly.

【0012】[0012]

【実施例】以下に一実施例に基づいて本発明を詳細に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail based on an embodiment.

【0013】図1は、本発明の一実施例の被加工膜上に
レジスト層3,エッチングストッパ4及びシリル化用レ
ジスト層5の3層構造を形成した場合の、レジストパタ
ーン形成工程を示し、図2は本発明の一実施例の被加工
膜2上にエッチングストッパー4及びシリル化用レジス
ト層5の2層構造を形成した場合の露光前の断面図を示
す。本発明において、レジスト層3として通常用いられ
るレジストの他にシリル化用レジストを用いても実施可
能である。
FIG. 1 shows a resist pattern forming step when a three-layer structure of a resist layer 3, an etching stopper 4 and a silylation resist layer 5 is formed on a film to be processed according to one embodiment of the present invention. FIG. 2 is a sectional view before exposure when a two-layer structure of an etching stopper 4 and a silylation resist layer 5 is formed on a film 2 to be processed according to one embodiment of the present invention. In the present invention, a silylation resist may be used in addition to a resist generally used as the resist layer 3.

【0014】まず、基板1上に形成された被加工膜2上
に、通常用いられるレジストとして、例えば[RG30
0B(日立化成製)]等を塗布し、ベーキングすること
により、レジスト層3を形成し、その上に、エッチング
ストッパー4として、例えば、SOG膜や、低温CVD
法によるシリコン酸化膜やシリコン窒化膜を膜厚100
〜1000Å堆積する。エッチングストッパーとして、
レジストに堆積することのできるシリコン酸化膜又はシ
リコン窒化膜であれば適用可能である。
First, on a film to be processed 2 formed on a substrate 1, a resist generally used, for example, [RG30
0B (manufactured by Hitachi Chemical Co., Ltd.)] and baked to form a resist layer 3 on which an etching stopper 4 such as a SOG film or low-temperature CVD is formed.
A silicon oxide film or silicon nitride film with a thickness of 100
Deposit up to 1000 °. As an etching stopper,
Any silicon oxide film or silicon nitride film that can be deposited on a resist is applicable.

【0015】その後、シリル化用レジスト5として、
例えば、[PLASMASK200G−C(日本合成ゴ
ム製)]を塗布し、ベーキングすることにより、シリル
化用レジスト層5を膜厚の総和(レジスト層3、エッチ
ングストッパー4及びシリル化用レジスト層5の3層構
造の場合は、これら3層の合計膜厚、エッチングストッ
パー4及びシリル化用レジスト層5の2層構造の場合
は、これら2層の合計膜厚をいう)の10%以上となる
ようにする(図1(a))。ここで、10%以上として
いるのは、これ以下では、現像検査の精度がでないため
である。また、膜厚の総和は、通常15000〜200
00Å程度である。また、図2に示す様に、レジスト層
3を介さず直接被加工膜2上にエッチングストッパー4
を形成してもよい。
Then, as a silylation resist layer 5,
For example, [PLASMASK200G-C (manufactured by Nippon Synthetic Rubber)] is applied and baked, so that the total thickness of the resist layer 5 for silylation (the resist layer 3 and the etch
Three-layer structure of a stopping stopper 4 and a silylation resist layer 5
In the case of fabrication, the total film thickness of these three layers, etching stock
In the case of a two-layer structure of par 4 and silylation resist layer 5
Is 10% or more of the total thickness of these two layers) (FIG. 1A). Here, the reason why it is set to 10% or more is that below this, the accuracy of the development inspection is not high. Further, the total of the film thicknesses is usually 15000 to 200
It is about 00 °. As shown in FIG. 2, an etching stopper 4 is formed directly on the film 2 to be processed without the intervention of the resist layer 3.
May be formed.

【0016】次に、シリル化用レジスト層5にCrマス
ク(図示せず)を用い、紫外線を照射する(図1
(b))。この工程は、通常のネガレジストと同様でよ
い。
Next, ultraviolet rays are applied to the silylation resist layer 5 using a Cr mask (not shown) (FIG. 1).
(B)). This step may be the same as for a normal negative resist.

【0017】次に、この基板をヘキサメチルジシラザン
雰囲気に、ホットプレートで約160℃,3〜4分保持
し、上記の露光領域をレジストシリル化層6に形成した
(図1(c))。
Next, the substrate was kept in a hexamethyldisilazane atmosphere on a hot plate at about 160 ° C. for 3 to 4 minutes to form the above-mentioned exposed area on the resist silylated layer 6 (FIG. 1C). .

【0018】次に、上記工程により得られたレジストシ
リル化層6をマスクとして、未反応シリル化用レジスト
層5をO2ガスをエッチングガスとして用い、プラズマ
発生出力200W,圧力20mTorrでドライエッチ
ングし、エッチングストッパー4の表面を露光させる
(図1(d))。この段階で、現像検査として光学顕微
鏡を用いてアライメント検査,SEMを用いた線幅検出
等を行う。
Next, using the resist silylation layer 6 obtained in the above process as a mask, the unreacted silylation resist layer 5 is dry-etched using O 2 gas as an etching gas at a plasma generation output of 200 W and a pressure of 20 mTorr. Then, the surface of the etching stopper 4 is exposed (FIG. 1D). At this stage, an alignment inspection using an optical microscope and a line width detection using an SEM are performed as a development inspection.

【0019】現像検査の結果、合格のものは、フッ酸の
水溶液で20℃,数秒間ウェットエッチングを行い、エ
ッチングストッパー4を除去した後、ドライエッチング
によりレジスト層3をエッチングし、レジストマスクを
完成し(図1(e))、これに続いて、通常の被加工膜
2のエッチングを行う。
As a result of the development inspection, those which passed the test were subjected to wet etching with an aqueous solution of hydrofluoric acid at 20 ° C. for several seconds to remove the etching stopper 4 and then to dry-etch the resist layer 3 to complete the resist mask. Then, as shown in FIG. 1E, the normal etching of the film to be processed 2 is performed.

【0020】現像結果で不合格となった場合には、Cl
2ガスをエッチングガスとして用い、プラズマ発生出力
70W,圧力8mTorrでリアクティブイオンエッチ
ングを行い、レジストシリル化層6を除去し(図1
(f))、次に、未反応シリル化用レジスト層5を除去
し、再びシリル化用レジスト層を形成し、露光,シリル
化及びエッチング工程をくり返す。また、エッチングス
トッパー4及びレジスト膜3も除去した後、上記工程を
くり返してもよい(図1(a)乃至(d))。
If the result of development is rejected, Cl
Using the two gases as an etching gas, reactive ion etching was performed at a plasma generation output of 70 W and a pressure of 8 mTorr to remove the resist silylated layer 6 (FIG. 1).
(F)) Next, the unreacted silylation resist layer 5 is removed, a silylation resist layer is formed again, and the exposure, silylation and etching steps are repeated. After the etching stopper 4 and the resist film 3 are also removed, the above steps may be repeated (FIGS. 1A to 1D).

【0021】上記実施例において、被加工膜2のエッチ
ングのためのレジストパターン形成工程を説明したが、
基板1のエッチングのためのレジストパターン形成にも
適用可能である。
In the above embodiment, the step of forming a resist pattern for etching the film to be processed 2 has been described.
The present invention is also applicable to the formation of a resist pattern for etching the substrate 1.

【0022】[0022]

【発明の効果】以上詳細に説明した様に、本発明を用い
ることにより、エッチングストッパーにより途中パター
ニングを止め、現像検査を行い、合格を確認した上でレ
ジストのパターニングを完了させるため、現像検査が不
合格の場合、リアクティブエッチングでレジストシリル
化層を除去する時に被エッチング膜又は基板表面を傷め
ることなくシリル化層が除去できることにより、レジス
トシリル化プロセスがリワーク可能なプロセスとなる。
As described in detail above, by using the present invention, the patterning of the resist is completed by stopping the patterning in the middle by the etching stopper, performing the development inspection, and confirming the pass, and completing the patterning of the resist. In the case of rejection, the resist silylation process can be reworked because the silylated layer can be removed without damaging the film to be etched or the substrate surface when the resist silylated layer is removed by reactive etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の製造工程図である。FIG. 1 is a manufacturing process diagram of one embodiment of the present invention.

【図2】本発明の他の実施例の露光前の断面図である。FIG. 2 is a sectional view of another embodiment of the present invention before exposure.

【図3】従来のレジストシリル化プロセスを示す図であ
る。
FIG. 3 is a diagram showing a conventional resist silylation process.

【符号の説明】[Explanation of symbols]

1 基板 2 被加工膜 3 レジスト層 4 エッチングストッパー 5 シリル化用レジスト層 6 レジストシリル化層 Reference Signs List 1 substrate 2 film to be processed 3 resist layer 4 etching stopper 5 resist layer for silylation 6 resist silylation layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川野 裕行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特許2716293(JP,B2) (58)調査した分野(Int.Cl.6,DB名) H01L 21/027 H01L 21/3065──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Hiroyuki Kawano 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References Patent 2716293 (JP, B2) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/027 H01L 21/3065

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 レジストシリル化プロセスにより、被加
工膜又は基板上にレジストパターンを形成するレジスト
パターン形成方法において、 前記被加工膜又は基板上に直接又はレジストを介してエ
ッチングストッパーを設ける第1工程と、 前記エッチングストッパー上にシリル化用レジストを膜
厚が、上記被加工膜又は基板の表面から上記シリル化用
レジスト表面までの総膜厚の10%以上になるように塗
布し、所定のパターンで露光した後、露光領域をシリル
化する第2工程と、 ドライエッチングにより、前記エッチングストッパー表
面を露出させた後、前記第2工程において形成されたレ
ジストシリル化層の形状検査を行う第3工程と、 前記検査に不合格のものについて、前記レジストシリル
化層及び未反応の前記シリル化用レジストを除去し、前
記第2工程及び第3工程を繰り返し、又は、前記レジス
トシリル化層、未反応の前記シリル化用レジスト、前記
エッチングストッパー及び前記レジストを除去した後、
前記第1工程、第2工程及び第3工程を繰り返し、検査
に合格したものについて、前記エッチングストッパーを
除去する又は前記エッチングストッパーを除去した後、
前記レジストをドライエッチングする第4工程とを有す
ることを特徴とするレジストパターン形成方法。
1. A resist pattern forming method for forming a resist pattern on a film or substrate to be processed by a resist silylation process, wherein a first step of providing an etching stopper directly or via a resist on the film or substrate to be processed. And a thickness of the silylation resist on the etching stopper, the thickness of the silylation resist from the surface of the film to be processed or the surface of the substrate.
A second step of applying the coating so as to be 10% or more of the total film thickness up to the resist surface , exposing it in a predetermined pattern, and then silylating the exposed area; and exposing the etching stopper surface by dry etching. A third step of performing a shape inspection of the resist silylation layer formed in the second step; and removing the resist silylation layer and the unreacted resist for silylation for those failing the inspection; Repeating the second step and the third step, or after removing the resist silylation layer, unreacted resist for silylation, the etching stopper and the resist,
The first step, the second step, and the third step are repeated, and for those that pass the inspection, after removing the etching stopper or removing the etching stopper,
A fourth step of dry-etching the resist.
JP4002007A 1992-01-09 1992-01-09 Method of forming resist pattern Expired - Fee Related JP2854748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4002007A JP2854748B2 (en) 1992-01-09 1992-01-09 Method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4002007A JP2854748B2 (en) 1992-01-09 1992-01-09 Method of forming resist pattern

Publications (2)

Publication Number Publication Date
JPH05190445A JPH05190445A (en) 1993-07-30
JP2854748B2 true JP2854748B2 (en) 1999-02-03

Family

ID=11517336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4002007A Expired - Fee Related JP2854748B2 (en) 1992-01-09 1992-01-09 Method of forming resist pattern

Country Status (1)

Country Link
JP (1) JP2854748B2 (en)

Also Published As

Publication number Publication date
JPH05190445A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JP4004014B2 (en) Method for forming resist pattern
US5922516A (en) Bi-layer silylation process
JP2854748B2 (en) Method of forming resist pattern
JPH0466345B2 (en)
US5866302A (en) Pattern formation method
JPH0458167B2 (en)
KR100327771B1 (en) Chemically treated photoresist for withstanding ion bombarded processing
JPH0620943A (en) Forming method for resist pattern
US20020028394A1 (en) Method for manufacturing a membrane mask
JP2716293B2 (en) Method of forming resist pattern
JPH09160218A (en) Production of levinson type phase shift mask
JPH0467333B2 (en)
JPH10178018A (en) Manufacture of semiconductor device
JP3079608B2 (en) Method for manufacturing semiconductor device
JPH08297358A (en) Production of phase shift photomask
JP2000347422A (en) Fine pattern forming method
JPH0562976A (en) Forming method of integrated circuit
KR0156121B1 (en) Removing method of mask pattern
JPH0373526A (en) Formation of pattern
JPS60110124A (en) Processing method of fine pattern
JPS60106132A (en) Formation of pattern
JPH0335525A (en) Method of processing both sides of silicon wafer
JPH06104170A (en) Pattern formation by multilayer resist method
JPH10513013A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees