JP3079608B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3079608B2 JP3079608B2 JP03064212A JP6421291A JP3079608B2 JP 3079608 B2 JP3079608 B2 JP 3079608B2 JP 03064212 A JP03064212 A JP 03064212A JP 6421291 A JP6421291 A JP 6421291A JP 3079608 B2 JP3079608 B2 JP 3079608B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- metal film
- opening
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体装置の金属配線の形成方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a metal wiring of a semiconductor device.
【0002】[0002]
【従来の技術】従来技術による金属配線の形成方法につ
いて、図2(a)〜(f)を参照して説明する。2. Description of the Related Art A conventional method for forming a metal wiring will be described with reference to FIGS.
【0003】はじめに図2(a)に示すように、拡散工
程が完了した半導体基板1に酸化シリコン膜からなる絶
縁膜2を成長する。[0005] First, as shown in FIG. 2A, an insulating film 2 made of a silicon oxide film is grown on a semiconductor substrate 1 having undergone a diffusion step.
【0004】つぎに図2(b)に示すように、レジスト
4を塗布してパターニングする。このとき正規のコンタ
クト開口5と同時に、半導体基板1上のゴミやパターニ
ング工程におけるマスク欠陥によって、欠陥開口6が形
成されることがある。Next, as shown in FIG. 2B, a resist 4 is applied and patterned. At this time, a defect opening 6 may be formed simultaneously with the regular contact opening 5 due to dust on the semiconductor substrate 1 or a mask defect in the patterning step.
【0005】つぎに図2(c)に示すように、絶縁膜2
を選択エッチングしてからレジスト4を除去する。[0005] Next, as shown in FIG.
Is selectively etched, and then the resist 4 is removed.
【0006】つぎに図2(d)に示すように、アルミな
どからなる金属膜3を堆積する。Next, as shown in FIG. 2D, a metal film 3 made of aluminum or the like is deposited.
【0007】つぎに図2(e)に示すように、再びレジ
スト7を塗布してからパターニングして開口10を形成
する。Next, as shown in FIG. 2E, an opening 10 is formed by applying a resist 7 again and then patterning.
【0008】つぎに図2(f)に示すように、金属膜3
を選択エッチングしてからレジスト7を除去して、金属
膜3からなる金属配線が完成する。Next, as shown in FIG.
Is selectively etched, and then the resist 7 is removed to complete a metal wiring made of the metal film 3.
【0009】[0009]
【発明が解決しようとする課題】従来技術による金属配
線の形成方法においては、図2(b)に示す欠陥開口6
により絶縁膜2にも開口が形成される。そこに金属配線
との短絡部が形成されて、開口が大きいときは初期不良
となり、小さいときは初期特性が合格しても製品となっ
て動作中に劣化する恐れがあるという問題があった。In the conventional method for forming a metal wiring, the defect opening 6 shown in FIG.
As a result, an opening is also formed in the insulating film 2. There is a problem in that a short-circuit portion with the metal wiring is formed, and when the opening is large, an initial failure occurs.
【0010】短絡不良対策としては、材質の異なる2層
の絶縁膜を用いて2回リソグラフィを繰返す方法があ
る。このときは絶縁膜が異常に厚く、コンタクト開口に
おける段差が大きくなる。そのため配線金属のステップ
カバレッジが悪くなり、断線によるオープン不良などの
原因になる。As a countermeasure against short-circuit failure, there is a method in which lithography is repeated twice using two layers of insulating films made of different materials. At this time, the insulating film is abnormally thick, and the step in the contact opening becomes large. As a result, the step coverage of the wiring metal is degraded, which causes open failure due to disconnection.
【0011】[0011]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面に絶縁膜を形成してか
ら、第1の金属膜を堆積する工程と、第1のレジストを
マスクとして前記第1の金属膜を選択エッチングして第
1の開口を形成する工程と、前記第1のレジストを除去
してから第2のレジストをマスクとして前記絶縁膜を選
択エッチングして前記第1の開口の内側に第2の開口を
形成する工程と、前記第2のレジストを除去し、全面に
第2の金属膜を堆積してから、第3のレジストをマスク
として前記第2の金属膜および前記第1の金属膜を選択
エッチングする工程とを含むものである。According to a method of manufacturing a semiconductor device of the present invention, a step of forming an insulating film on one main surface of a semiconductor substrate and then depositing a first metal film, and a step of depositing a first resist. Selectively etching the first metal film as a mask to form a first opening; and removing the first resist and then selectively etching the insulating film using a second resist as a mask. Forming a second opening inside the first opening, removing the second resist, depositing a second metal film on the entire surface, and then using the third resist as a mask to form the second metal Selectively etching the film and the first metal film.
【0012】[0012]
【実施例】本発明の一実施例について、図1(a)〜
(f)を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.
【0013】はじめに図1(a)に示すように、拡散工
程が完了した半導体基板1に酸化シリコン膜からなる絶
縁膜2を成長したのち、第1の金属膜3を堆積する。そ
のあとレジスト4を塗布してから、パターニングする。
このとき正規のコンタクト開口5のほかに、欠陥開口6
が形成されることがある。First, as shown in FIG. 1A, after an insulating film 2 made of a silicon oxide film is grown on a semiconductor substrate 1 in which a diffusion process has been completed, a first metal film 3 is deposited. After that, a resist 4 is applied and then patterned.
At this time, in addition to the regular contact opening 5, the defect opening 6
May be formed.
【0014】つぎに図1(b)に示すように、レジスト
4をマスクとして燐酸系の溶液を用いて第1の金属膜3
を選択エッチングする(酸化シリコン膜はエッチングさ
れない)。つぎにレジスト4を除去する。Next, as shown in FIG. 1B, the first metal film 3 is formed using a phosphoric acid-based solution with the resist 4 as a mask.
Is selectively etched (the silicon oxide film is not etched). Next, the resist 4 is removed.
【0015】このときコンタクト開口5は最終のコンタ
クトよりも大きく拡げておく。At this time, the contact opening 5 is made larger than the final contact.
【0016】つぎに図1(c)に示すように、レジスト
7を塗布してからパターニングしてコンタクト開口8を
形成する。Next, as shown in FIG. 1C, a resist 7 is applied and then patterned to form a contact opening 8.
【0017】つぎに図1(d)に示すように、レジスト
7をマスクとして弗酸系の溶液を用いて絶縁膜2を選択
エッチングする。このときレジスト7に欠陥開口があっ
てもエッチング速度が遅いので第1の金属膜3が少しエ
ッチングされるが、絶縁膜2までエッチングされること
はない。Next, as shown in FIG. 1D, the insulating film 2 is selectively etched using a resist 7 as a mask and a hydrofluoric acid-based solution. At this time, even if the resist 7 has a defect opening, the first metal film 3 is slightly etched because the etching rate is low, but the insulating film 2 is not etched.
【0018】つぎに図1(e)に示すように、全面に第
2の金属膜9を堆積する。このとき欠陥開口6の下の絶
縁膜2は無傷であり、第2の金属膜9によって修復され
ている。Next, as shown in FIG. 1E, a second metal film 9 is deposited on the entire surface. At this time, the insulating film 2 below the defect opening 6 is intact and has been repaired by the second metal film 9.
【0019】つぎに図1(f)に示すように、レジスト
(図示せず)をマスクとして第2の金属膜9および第1
の金属膜3を選択エッチングして第1の金属膜3および
第2の金属膜9からなる金属配線が完成する。Next, as shown in FIG. 1F, the second metal film 9 and the first metal film 9 are formed using a resist (not shown) as a mask.
Is selectively etched to complete a metal wiring composed of the first metal film 3 and the second metal film 9.
【0020】[0020]
【発明の効果】本発明の2層金属膜を用いることによ
り、ゴミやマスク欠陥で生じる欠陥開口によるショート
不良をほぼ100%解消することができた。By using the two-layer metal film of the present invention, almost 100% of short-circuit defects due to defect openings caused by dust or mask defects could be eliminated.
【0021】また絶縁膜を異常に厚くする必要がないの
で、ステップカバレッジの不足によるオープン不良の心
配もない。Further, since it is not necessary to make the insulating film abnormally thick, there is no fear of open failure due to insufficient step coverage.
【図1】本発明の一実施例を工程順に示す断面図であ
る。FIG. 1 is a sectional view showing an embodiment of the present invention in the order of steps.
【図2】従来技術による金属配線の形成方法を工程順に
示す断面図である。FIG. 2 is a cross-sectional view showing a method of forming a metal wiring according to a conventional technique in the order of steps.
1 半導体基板 2 絶縁膜 3 第1の金属膜 4 レジスト 5 コンタクト開口 6 欠陥開口 7 レジスト 8 コンタント開口 9 第2の金属膜 10 金属膜の開口 Reference Signs List 1 semiconductor substrate 2 insulating film 3 first metal film 4 resist 5 contact opening 6 defect opening 7 resist 8 constant opening 9 second metal film 10 opening of metal film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/44-21/445 H01L 29/40-29/51 H01L 29 / 872 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (1)
から、第1の金属膜を堆積する工程と、第1のレジスト
をマスクとして前記第1の金属膜を選択エッチングして
第1の開口を形成する工程と、前記第1のレジストを除
去してから第2のレジストをマスクとして前記絶縁膜を
選択エッチングして前記第1の開口の内側に第2の開口
を形成する工程と、前記第2のレジストを除去し、全面
に第2の金属膜を堆積してから、第3のレジストをマス
クとして前記第2の金属膜および前記第1の金属膜を選
択エッチングする工程とを含む半導体装置の製造方法。Forming an insulating film on one main surface of a semiconductor substrate, depositing a first metal film, and selectively etching the first metal film using a first resist as a mask; Forming a first opening; and forming a second opening inside the first opening by removing the first resist and then selectively etching the insulating film using the second resist as a mask. Removing the second resist, depositing a second metal film on the entire surface, and then selectively etching the second metal film and the first metal film using the third resist as a mask; A method for manufacturing a semiconductor device including:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03064212A JP3079608B2 (en) | 1991-03-28 | 1991-03-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03064212A JP3079608B2 (en) | 1991-03-28 | 1991-03-28 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04299528A JPH04299528A (en) | 1992-10-22 |
JP3079608B2 true JP3079608B2 (en) | 2000-08-21 |
Family
ID=13251556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03064212A Expired - Fee Related JP3079608B2 (en) | 1991-03-28 | 1991-03-28 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3079608B2 (en) |
-
1991
- 1991-03-28 JP JP03064212A patent/JP3079608B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04299528A (en) | 1992-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3065829B2 (en) | Semiconductor device | |
JP3079608B2 (en) | Method for manufacturing semiconductor device | |
JPH05326385A (en) | Manufacture of semiconductor device | |
US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
JP3348564B2 (en) | Method for manufacturing dielectric capacitor | |
JPH02262338A (en) | Manufacture of semiconductor device | |
JP3104425B2 (en) | Method for manufacturing semiconductor device | |
KR950000850B1 (en) | Fabricating method of semiconductor device | |
JP2830148B2 (en) | Pattern formation method | |
KR0156121B1 (en) | Removing method of mask pattern | |
JP2597424B2 (en) | Method for manufacturing semiconductor device | |
JP2770398B2 (en) | Method of forming contact hole | |
JP2854748B2 (en) | Method of forming resist pattern | |
JP3651645B2 (en) | Manufacturing method of semiconductor device | |
JP2872298B2 (en) | Method for manufacturing semiconductor device | |
JPH0587973B2 (en) | ||
JPS62243341A (en) | Manufacture of semiconductor device | |
JPH0373526A (en) | Formation of pattern | |
JPH09102496A (en) | Wiring forming method and manufacturing method for semiconductor device using this method | |
JPH03239332A (en) | Manufacture of semiconductor device | |
JPH11135478A (en) | Manufacture of semiconductor device | |
JPH01209726A (en) | Method for forming electrode of semiconductor device | |
JPH0417335A (en) | Semiconductor device and manufacture thereof | |
JPH0562976A (en) | Forming method of integrated circuit | |
JPH07201858A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
LAPS | Cancellation because of no payment of annual fees |