JPH0620943A - Forming method for resist pattern - Google Patents

Forming method for resist pattern

Info

Publication number
JPH0620943A
JPH0620943A JP17510992A JP17510992A JPH0620943A JP H0620943 A JPH0620943 A JP H0620943A JP 17510992 A JP17510992 A JP 17510992A JP 17510992 A JP17510992 A JP 17510992A JP H0620943 A JPH0620943 A JP H0620943A
Authority
JP
Japan
Prior art keywords
resist
resist pattern
film
antireflection film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17510992A
Other languages
Japanese (ja)
Inventor
Kunihiko Kasama
邦彦 笠間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17510992A priority Critical patent/JPH0620943A/en
Publication of JPH0620943A publication Critical patent/JPH0620943A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To obtain high resolution, a wide range of depth of focus and to prevent a multiple interference effect, a halation due to reflection of a step of a substrate in the case of forming a resist pattern. CONSTITUTION:The method for forming a resist pattern comprises the steps of providing a thin reflection preventive film 105 on a lower layer of a positive resist, forming a patterned positive resist 106, exposing the resist 106 to form a positive resist 107, and forming a silylated region 108 on a front surface of the resist 107 exposed by the silylation. With the resist 107 having the silylated region 108 on the front surface as a mask the film 105 is patterned, and a reflection preventive film 105a is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
おけるリソグラフィ工程のレジストパターンの形成方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a resist pattern in a lithography process in a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】近年、LSIの高集積化に伴ない、微細
パターン形成に対する要求が高まっている。現在、この
微細パターン形成技術(リソグラフィ技術)の主力は光
露光技術であり、光露光装置の性能向上と合わせてレジ
ストプロセスの高集積化がはかられている。特に、解像
力向上のために露光装置のNA(レンズ開口数)を増大
させると、逆に、焦点深度が狭くなることが指摘されて
いる。最近のデバイスの多層配線化に伴ない、高段差化
とあわせて焦点深度の確保が重要なテーマとなってきて
いる。
2. Description of the Related Art In recent years, the demand for fine pattern formation has increased with the high integration of LSIs. At present, the main force of this fine pattern forming technique (lithography technique) is an optical exposure technique, and high integration of the resist process is being attempted along with improvement of the performance of the optical exposure apparatus. In particular, it has been pointed out that when the NA (lens numerical aperture) of the exposure apparatus is increased to improve the resolution, the depth of focus is narrowed. With the recent multi-layered wiring of devices, securing a depth of focus is becoming an important theme along with higher step height.

【0003】また、最近の微細化動向に伴ない、寸法精
度に対する要求も厳しくなっている。例えば0.35μ
mルールの場合、±10%以内の精度を考えると、寸法
精度は±0.04μm以内となる。しかしながら、段差
を有する半導体基板上に反射膜が形成されると、レジス
ト膜厚変動に起因する多重干渉効果,あるいは段差側面
からの光反射によるレジストのくびれ(ハレーション)
が生じやすくなる。これらの反射の影響を低減するため
の種々の手法が提案せれている。1989年発行のプロ
シーディング・オブ・ソサイティー・オブ・フォト−オ
プティカル・インストラメンテイション・エンジニアー
ス第1086巻242頁(Proceeding of
Society of Photo−Optical
Engineers,vol.1086,p.24
2,(1989))には、ダイ入レジストと反射防止膜
とを用いた方法が提示されている。この方法では、反射
基板上に露光光を吸収する反射防止膜を形成した後、レ
ジストの塗布を行なっている。また、1979年発行の
ジャーナル・オブ・バキューム・サイエンス・テクノロ
ジー第16巻1620頁(Journal of Va
cuum Science Technology,v
ol.16,p.1620,(1979))には多層レ
ジストを用いたドライ現像法が報告され、1988年発
行のプロシーディング・オブ・ソサイティー・オブ・フ
ォト−オプティカル・インストラメンテイション・エン
ジニアース第920巻260頁(Proceeding
ofSociety of Photo−Optic
al Engineers,vol.920,p.26
0,(1988))にはシリル化法が報告されている。
Further, with the recent trend of miniaturization, the demand for dimensional accuracy has become strict. For example, 0.35μ
In the case of the m rule, considering the accuracy within ± 10%, the dimensional accuracy is within ± 0.04 μm. However, when a reflective film is formed on a semiconductor substrate having a step, multiple interference effects caused by variations in the resist film thickness or resist constriction (halation) due to light reflection from the side surface of the step
Is likely to occur. Various techniques have been proposed for reducing the influence of these reflections. Proceeding of Society of Photo-Optical Instruction Engineers 1086, 242 (Proceeding of)
Society of Photo-Optical
Engineers, vol. 1086, p. 24
2, (1989)), a method using a die-containing resist and an antireflection film is presented. In this method, a resist is applied after forming an antireflection film that absorbs exposure light on a reflective substrate. Also, Journal of Vacuum Science Technology, Vol. 16, page 1620 (Journal of Va).
cum Science Technology, v
ol. 16, p. 1620, (1979), a dry development method using a multi-layer resist is reported. Proceeding of Society of Photo-Optical Instruction Engineers Vol. 920, p. 260 (Proceeding).
ofSociety of Photo-Optic
al Engineers, vol. 920, p. 26
0, (1988)) a silylation method is reported.

【0004】[0004]

【発明が解決しようとする課題】以上の従来の反射の影
響の低減手法の中で、ダイ入レジスト法は、図2に示す
ように、光退色しない材料をレジスト中に添加したもの
で、ダイ無しの通常のレジストに較べて多重干渉効果に
は効果があるものの、バルク効果(図2に示した寸法−
レジスト膜厚の関係において全体の傾きを示す)は通常
の方法と大差なく、かつレジスト形状がテーパー状にな
りやすい。また、ダイ入レジストは、一般的に露光時の
焦点深度が急激に低下するという重大な欠点がある。
Among the above conventional methods for reducing the influence of reflection, the die-filled resist method is one in which a material that does not undergo photobleaching is added to the resist as shown in FIG. Although the multiple interference effect is more effective than the normal resist without the bulk resist, the bulk effect (dimensions shown in FIG.
The relationship between the resist film thickness and the overall slope) is not much different from the usual method, and the resist shape tends to be tapered. In addition, the die-filled resist generally has a serious drawback that the depth of focus during exposure sharply decreases.

【0005】反射防止膜法は、図2からも明らかなよう
に、通常の光透過性の高いレジスト材料を使用できるた
め、多重干渉効果,バルク効果がともに小さく、良好な
レジスト形状,寸法均一性が達成できる。
As is clear from FIG. 2, the antireflection film method can use a normal resist material having a high light transmission property, so that both the multiple interference effect and the bulk effect are small, and good resist shape and dimensional uniformity are obtained. Can be achieved.

【0006】しかしながらこの方法は、レジストパター
ン形成後の反射防止膜の除去の際に、問題を生ずる。レ
ジストパターンの形成方法を説明するための断面図であ
る図3を参照すると、上記の問題は以下のような点であ
る。まず、シリコン基板201表面にゲート酸化膜20
2等を形成した後、全面にポリシリコン膜204を堆積
し、このポリシリコン膜204上に反射防止膜を形成
し、全面にポジ型レジストを塗布形成する。次に、露
光,現像によるポジ型レジスト206aのパターンを得
る。続いて、ウェット処理によりポジ型レジスト206
a直下以外の領域の反射防止膜を除去すると、アンダー
カットされた姿態を有する反射防止膜205aが形成さ
れるか,もしくはテーパー状のスカム(scum)の発
生が起り、寸法精度が著しく劣化することになる〔図3
(a)〕。
However, this method causes a problem in removing the antireflection film after forming the resist pattern. Referring to FIG. 3, which is a cross-sectional view illustrating a method of forming a resist pattern, the above problem is as follows. First, the gate oxide film 20 is formed on the surface of the silicon substrate 201.
After forming 2 and the like, a polysilicon film 204 is deposited on the entire surface, an antireflection film is formed on the polysilicon film 204, and a positive resist is applied and formed on the entire surface. Next, a pattern of the positive resist 206a is obtained by exposure and development. Subsequently, the positive resist 206 is subjected to wet processing.
If the antireflection film in a region other than just under a is removed, an antireflection film 205a having an undercut state may be formed, or a tapered scum may occur, resulting in a significant deterioration in dimensional accuracy. Becomes [Fig. 3
(A)].

【0007】逆に、寸法精度向上のため、上述の不用領
域の反射防止膜の除去をドライ(プラズマ)処理で行な
うと、残留形成される反射防止膜205bにはアンダー
カットは持たないが、ポジ型レジスト206aがポジ型
レジスト206bに変形する〔図3(b)〕。これは、
上記ドライ処理が酸素を主体とする異方性プラズマエッ
チングであるため、レジスト206aの上部もエッチン
グされ、特にレジスト206aの上部の角落ちが起る。
このような形状のレジスト206bでは、後の下地のポ
リシリコン膜204のドライエッチングの際に寸法が変
動する恐れがある。特に、解像力,焦点深度向上のため
にレジストを薄膜化した場合、この現象は深刻な問題と
なる。
On the contrary, when the antireflection film in the above-mentioned unnecessary region is removed by dry (plasma) treatment in order to improve the dimensional accuracy, the antireflection film 205b formed as a residual has no undercut, but is positive. The mold resist 206a is transformed into a positive resist 206b [FIG. 3 (b)]. this is,
Since the dry treatment is anisotropic plasma etching mainly containing oxygen, the upper portion of the resist 206a is also etched, and in particular, the corner drop of the upper portion of the resist 206a occurs.
With the resist 206b having such a shape, there is a possibility that the dimensions of the resist 206b may change during the subsequent dry etching of the underlying polysilicon film 204. In particular, this phenomenon becomes a serious problem when the resist is thinned to improve the resolution and the depth of focus.

【0008】多層レジスト法の場合には、リソグラフィ
の工程数が増加して生産性が大幅に低下する。さらに厚
い下層レジストのドライ現像時にエッチング条件によっ
てはパターン変動(ボーイング形状,サイドエッチ等)
を生じやすいという問題がある。
In the case of the multi-layer resist method, the number of lithography steps is increased and the productivity is significantly reduced. Pattern changes (bowing shape, side etch, etc.) depending on etching conditions during dry development of thicker lower layer resist
There is a problem that is likely to occur.

【0009】シリル化法においては、厚いレジスト膜を
ドライ現像するためにレジスト中へのシリコン拡散を充
分に行なう必要があるが、高温,長時間のシリル化処理
が必要となり、レジスト材料の変質等を受けやすい。ま
た、本質的にパターン界面でのシリコンは濃度勾配を持
つため、ドライ現像中に寸法が徐々に細くなるという欠
点がある。さらに重要な問題点として基板段差のため焦
点位置が多少ずれた場合、本来、遮光される部分にも光
がわずかに到達し、その結果、シリル化処理中にシリコ
ンがその領域にも拡散され、ドライ現像時にスカムが発
生するという現象が観測されている。
In the silylation method, it is necessary to sufficiently diffuse silicon into the resist in order to dry develop a thick resist film, but silylation treatment at a high temperature for a long time is required, and the quality of the resist material is deteriorated. Easy to receive. Further, since the silicon at the pattern interface essentially has a concentration gradient, there is a drawback that the dimensions gradually become smaller during dry development. More importantly, when the focus position is slightly shifted due to the substrate step, light slightly reaches the originally light-shielded portion, and as a result, silicon is diffused into that region during the silylation process. It has been observed that scum is generated during dry development.

【0010】[0010]

【課題を解決するための手段】上記課題に対し、本発明
のレジストパターンの形成方法は、薄い反射防止膜上に
ポジ型レジストを塗布して露光,現像処理してレジスト
パターンを形成し、さらにレジストパターンに露光した
後、このレジストパターンにのみシリコンを拡散(シリ
ル化)する。次に、酸素を主体としたプラズマで下地の
反射防止膜をドライエッチングするものである。
In order to solve the above-mentioned problems, the method of forming a resist pattern of the present invention is to form a resist pattern by applying a positive resist on a thin antireflection film, exposing it to light and developing it. After exposing the resist pattern, silicon is diffused (silylated) only in this resist pattern. Next, the underlying antireflection film is dry-etched with oxygen-based plasma.

【0011】[0011]

【作用】次に、本発明の原理について述べる。Next, the principle of the present invention will be described.

【0012】図2に示したように、充分な露光光の吸収
能を有する反射防止膜があれば、多重干渉効果,バルク
効果はともに大幅に低減できる。さらに下地の反射の心
配がないと、垂直な形状のレジストパターンを実現する
ために上部のレジストの光透過性はできるだけ増大させ
ることができる。一般に、光透過性の増大は解像力向
上,および許容焦点深度の拡大をもたらす。また、反射
の生じやすい基板上ではレジスト膜厚が減少するほど多
重干渉効果が増大するが、本発明の場合には反射の影響
が無いためレジストを薄膜化することができる。この薄
膜化により、さらに焦点深度,解像力が大幅に向上す
る。
As shown in FIG. 2, if there is an antireflection film having a sufficient ability to absorb exposure light, both the multiple interference effect and the bulk effect can be greatly reduced. Furthermore, if there is no concern about the reflection of the underlying layer, the light transmittance of the upper resist can be increased as much as possible in order to realize a resist pattern having a vertical shape. In general, an increase in light transmittance leads to an improvement in resolution and an increase in allowable depth of focus. Further, on a substrate where reflection is likely to occur, the multiple interference effect increases as the resist film thickness decreases, but in the case of the present invention, the resist can be thinned because there is no influence of reflection. This thinning further improves the depth of focus and the resolution.

【0013】次に、レジスト現像後、全面露光してレジ
スト中へのシリコンの拡散,樹脂との反応を起しやすく
する。ここで、反射防止膜としてハードベークノボラッ
ク樹脂,ポリイミド樹脂を用いると、これらの膜にはシ
リル化反応は起らない。g,i線露光に用いられるノボ
ラックレジストの場合、感光剤であるナフトキノンジア
ジドを露光により光反応させインデンカルボン酸に変え
るとシリル化剤(代表的なものはヘキサメチルジシラザ
ン,以下HMDSと略す)が容易にレジスト中に拡散し
てノボラック樹脂と反応し、水酸基の酸素とトリメチル
シリル基とが結合する。また、化学増幅系ポジ型レジス
トでは光酸発生剤が光を吸収して小量の酸を発生し、次
にベーク処理(100〜150℃て数分程度)を行なう
と、樹脂として主に用いられるポリビニルフェノールの
水酸基がシリル化剤と反応しやすくなる(これには第3
の物質として添加されているシリコン拡散抑制剤がその
酸によりその働きを失なう場合と、ポリビニルフェノー
ルの水酸基が現像液に不溶の他の基,例えばtert−
ブトキシカルボニル基によって修飾されていたのが酸に
より解離される場合などが考えられる)。
Next, after resist development, the entire surface is exposed to facilitate diffusion of silicon into the resist and reaction with the resin. Here, when a hard bake novolac resin or a polyimide resin is used as the antireflection film, the silylation reaction does not occur in these films. In the case of a novolak resist used for g, i-line exposure, a silylating agent is obtained by converting a photosensitizer, naphthoquinonediazide, into an indenecarboxylic acid by photoreacting by exposure (typically hexamethyldisilazane, hereinafter abbreviated as HMDS). Easily diffuses in the resist and reacts with the novolak resin, and oxygen of the hydroxyl group and the trimethylsilyl group are bonded. In a chemically amplified positive resist, a photo-acid generator absorbs light to generate a small amount of acid, and is then baked (100 to 150 ° C. for about several minutes) to be mainly used as a resin. Hydroxyl groups of polyvinylphenol are easily reacted with silylating agents (this is
When the silicon diffusion inhibitor added as a substance loses its function due to the acid, and when the hydroxyl group of polyvinylphenol is insoluble in the developer, for example, tert-
It may be dissociated by an acid that had been modified by a butoxycarbonyl group).

【0014】以上のようにレジスト表面にシリコンが拡
散すると、次に酸素を主体とするプラズマによって下地
反射防止膜を異方性エッチングする際に、上部レジスト
の表層にはシリコン酸化膜が生成するため、レジストの
膜減り,角落ちが生じない。また、下地反射防止膜の膜
厚は薄いため、シリル化の度合は軽度で充分であり、し
たがって短時間のシリル化処理ですみ、レジストのだれ
や変質も生じない。さらに従来のドライ現像法に較べ、
ドライエッチングする膜厚が薄いため、寸法精度が格段
に向上する。
When silicon is diffused on the resist surface as described above, a silicon oxide film is formed on the surface layer of the upper resist when the underlying antireflection film is anisotropically etched by plasma mainly containing oxygen. Also, the film thickness of the resist does not decrease and the corner does not drop. In addition, since the thickness of the underlayer antireflection film is thin, the degree of silylation is sufficient. Therefore, the silylation treatment for a short time is sufficient and the resist does not drip or deteriorate. Furthermore, compared to the conventional dry development method,
Since the film thickness to be dry-etched is thin, the dimensional accuracy is remarkably improved.

【0015】以上本発明を適用することにより、高い現
像力,焦点深度を確保すると同時に、段差のある反射基
板に起因する寸法変動も大幅に低減できるため、高い寸
法精度が実現できる。
By applying the present invention as described above, it is possible to secure a high developing power and a depth of focus, and at the same time, it is possible to greatly reduce the dimensional variation caused by the stepped reflective substrate, so that high dimensional accuracy can be realized.

【0016】[0016]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0017】使用するポジ型レジストとして、通常のノ
ボラック系のi線レジストの場合について述べる。MO
Sトランジスタの微細ポリシリコンゲートパターンの形
成を説明するための工程順の断面図である図1を参照す
ると、本発明の第1の実施例は、まず、シリコン基板1
01上にゲート酸化膜102とフィールド酸化膜103
とを熱酸化により形成し、さらにその上に0.2〜0.
4μm厚のポリシリコン膜104をCVD法により堆積
する。次に、上記のような膜厚の下地ポリシリコン膜1
04からの反射をほぼ完全に吸収する程度の色素を添加
した膜厚0.2μm前後の反射防止膜105を塗布す
る。この反射防止膜105としては、ハードベークノボ
ラック樹脂,あるいはポリイミド樹脂が適当である。ま
た、この反射防止膜105自体は解像性が問題にされな
いので、下地基板の反射率を考慮せずに任意の色素を添
加することができる。次に、透過性を上げたポジ型レジ
ストを0.5〜1.0μm厚塗布し、露光,露光後ベー
ク処理を行ない、アルカリ現像液で現像し、ポジ型レジ
スト106のパターンを得る〔図1(a)〕。この際、
レジストの膜厚を通常の1.0μm程度から0.5μm
まで薄膜化すると、解像力,焦点深度は大幅に拡大す
る。
As a positive resist to be used, a case of a normal novolac type i-line resist will be described. MO
Referring to FIG. 1, which is a cross-sectional view of a process sequence for explaining formation of a fine polysilicon gate pattern of an S-transistor, a first embodiment of the present invention will first describe a silicon substrate 1
01 and gate oxide film 102 and field oxide film 103
And are formed by thermal oxidation, and 0.2 to 0.
A 4 μm thick polysilicon film 104 is deposited by the CVD method. Next, the underlying polysilicon film 1 having the above thickness
An antireflection film 105 having a film thickness of about 0.2 μm, to which a dye is added so as to almost completely absorb the reflection from 04, is applied. As the antireflection film 105, a hard bake novolac resin or a polyimide resin is suitable. Further, since resolution is not a problem for the antireflection film 105 itself, an arbitrary dye can be added without considering the reflectance of the underlying substrate. Next, a positive resist having an increased transparency is applied to a thickness of 0.5 to 1.0 μm, exposed and baked after exposure, and developed with an alkali developing solution to obtain a pattern of the positive resist 106 [FIG. (A)]. On this occasion,
The resist film thickness is usually 1.0 μm to 0.5 μm
The resolution and depth of focus will be greatly increased when the film is made thin.

【0018】次に、全面露光を行ない、ポジ型レジスト
106を感光させて露光されたポジ型レジスト107に
変換する。その際の露光光はi線,あるいはdeep
UVのいずれでもよい。さらにこの露光されたポジ型レ
ジスト107をシリル化処理し、ポジ型レジスト107
の表面にシリル化された領域108を形成する〔図1
(b)〕。シリル化剤としては、前述のHMDS,ある
いはジクロルジメチルシラン等を用いる。反応室を10
-4torr程度に排気し、そこに窒素ガスをキャリアガ
スとしてHMDS等のシリル化剤を導入する(反応ガス
圧は例えば〜100torr前後)。また、反応温度は
120〜150℃に調整する。シリル化された領域10
8の膜厚は薄膜である反射防止膜105をエッチングす
るのに必要な厚さであればよいので、この領域108を
形成するための反応時間は30秒〜3分程度でよい。ま
た、シリル化を促進するために紫外光を照射してもよ
い。
Next, the entire surface is exposed, and the positive resist 106 is exposed to light to convert it into the exposed positive resist 107. The exposure light at that time is i-ray or deep.
Either UV may be used. Further, the exposed positive type resist 107 is subjected to silylation treatment to obtain a positive type resist 107.
A silylated region 108 is formed on the surface of the substrate [Fig. 1
(B)]. As the silylating agent, the above-mentioned HMDS, dichlorodimethylsilane or the like is used. 10 reaction chambers
The gas is evacuated to about -4 torr, and a silylating agent such as HMDS is introduced therein using nitrogen gas as a carrier gas (reaction gas pressure is, for example, about 100 torr). The reaction temperature is adjusted to 120 to 150 ° C. Silylated region 10
Since the film thickness of 8 may be a thickness necessary for etching the thin antireflection film 105, the reaction time for forming this region 108 may be about 30 seconds to 3 minutes. Moreover, you may irradiate with an ultraviolet light in order to accelerate | stimulate silylation.

【0019】次に、異方性ドライエッチングにより反射
防止膜105をエッチングして反射防止膜105aを残
留形成する。反射防止膜105は膜厚が0.2μm前後
と薄いため、この反射防止膜105aの形成に際して異
方性を保つこのは比較的容易である。このエッチングに
は平行平板型,ECR(電子サイクロトロン共鳴)型,
マグネトロン型等のRIE(リアクティブ・イオン・エ
ッチング)装置が適用できる。エッチング条件はエッチ
ング装置により異なるが、数m〜50mtorr程度の
ガス圧で、主に酸素,あるいは酸素に塩素,臭素等のガ
スを添加し、1分以内,通常20秒程度で終了する。次
に、表面にシリル化された領域108を有する露光され
たポジ型レジスト107と残留形成された反射防止膜1
05aとからなる2層構造のパターンをマスクとして、
ポリシリコン膜104を異方性エッチングし、MOSト
ランジスタの微細ポリシリコンゲートパターンとなるポ
リシリコン膜104aを残留形成する〔図1(c)〕。
このエッチングは、フロロカーボン系,あるいはそれに
塩素,臭素系ガスを混合して行なう。
Next, the antireflection film 105 is etched by anisotropic dry etching to leave an antireflection film 105a. Since the antireflection film 105 has a thin film thickness of about 0.2 μm, it is relatively easy to maintain anisotropy when forming the antireflection film 105a. Parallel plate type, ECR (electron cyclotron resonance) type,
A RIE (reactive ion etching) device such as a magnetron type can be applied. Although the etching conditions vary depending on the etching apparatus, oxygen or a gas such as chlorine or bromine is mainly added to oxygen at a gas pressure of several m to 50 mtorr, and the process is completed within 1 minute, usually about 20 seconds. Next, the exposed positive resist 107 having the silylated region 108 on the surface and the remaining antireflection film 1 are formed.
Using the pattern of the two-layer structure consisting of
The polysilicon film 104 is anisotropically etched to form a polysilicon film 104a, which will be a fine polysilicon gate pattern of the MOS transistor, as shown in FIG. 1 (c).
This etching is performed by mixing a fluorocarbon type gas or a chlorine or bromine type gas.

【0020】次に、化学増幅系ポジ型レジストに本発明
を適用した本発明の第2の実施例について述べる。本実
施例は、基本的には上記第1の実施例(ノボラック系レ
ジストの場合)と同様である。唯一の相違点は、レジス
トパターンを残留形成した後とシリル化処理との間に実
施する全面露光の後に、ベーク処理を追加することであ
る。これは、全面露光によって小量発生した酸の酸触媒
反応を促進するためであり、この処理によりシリコンの
拡散を抑制し、樹脂(主にポリビニルフェノール)の水
酸基とシリル化剤との反応を阻害する要因を除くためで
ある。酸発生剤と溶解抑制剤と樹脂とからなる3成分系
の場合は、露光後ベーク処理によって溶解抑制機能(こ
れはシリル化剤の拡散も抑制する)を失なわせる。一
方、溶解を阻止する基が水酸基に付加された樹脂と酸発
生剤との2成分系の場合は、上記ベーク処理によって溶
解阻止剤を樹脂から取り除き、シリル化剤と反応する水
酸基を自由な状態にする。
Next, a second embodiment of the present invention in which the present invention is applied to a chemically amplified positive type resist will be described. This embodiment is basically the same as the first embodiment (in the case of a novolac resist). The only difference is that the bake treatment is added after the whole surface exposure performed after the residual formation of the resist pattern and the silylation treatment. This is because it promotes the acid-catalyzed reaction of a small amount of acid generated by exposure on the entire surface, which suppresses the diffusion of silicon and inhibits the reaction between the hydroxyl group of the resin (mainly polyvinylphenol) and the silylating agent. This is to remove the factors that cause In the case of a three-component system consisting of an acid generator, a dissolution inhibitor and a resin, the post-exposure bake treatment loses the dissolution inhibiting function (which also inhibits the diffusion of the silylating agent). On the other hand, in the case of a two-component system of a resin in which a group that prevents dissolution is added to the hydroxyl group and an acid generator, the dissolution inhibitor is removed from the resin by the above-mentioned baking treatment, and the hydroxyl group that reacts with the silylating agent is free. To

【0021】[0021]

【発明の効果】以上説明したように本発明は、ポジ型レ
ジストの下面に薄い反射防止膜を設け、露光,現像する
ためレジストパターンの寸法の均一性や解像力,焦点深
度の向上がはかれる。さらにこのレジストパターンに全
面露光した後、この表面をシリル化処理し、下層の反射
防止膜のパターンを形成するため、レジストパターンの
膜減り,角落ち等が無くなり、寸法均一性をより一層向
上させることが可能となる。
As described above, according to the present invention, a thin antireflection film is provided on the lower surface of a positive type resist, and since exposure and development are performed, it is possible to improve the dimensional uniformity of the resist pattern, the resolution and the depth of focus. Further, after the entire surface of the resist pattern is exposed, this surface is subjected to silylation treatment to form a pattern of the lower antireflection film, so that the resist pattern is not thinned, corners are not removed, and the dimensional uniformity is further improved. It becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明するための工程順
の断面図である。
1A to 1D are cross-sectional views in order of processes for explaining a first embodiment of the present invention.

【図2】従来の技術の問題点を説明するための図であ
り、多重干渉効果を説明するためのグラフである。
FIG. 2 is a diagram for explaining a problem of the conventional technique and a graph for explaining a multiple interference effect.

【図3】従来の技術の問題点を説明するための断面図で
ある。
FIG. 3 is a cross-sectional view for explaining the problems of the conventional technique.

【符号の説明】[Explanation of symbols]

101,201 シリコン基板 102,202 ゲート酸化膜 103 フィールド酸化膜 104,104a,204 ポリシリコン膜 105,105a,205a,205b 反射防止膜 106,206a,206b ポジ型レジスト 107 露光されたポジ型レジスト 108 シリル化された領域 101, 201 Silicon substrate 102, 202 Gate oxide film 103 Field oxide film 104, 104a, 204 Polysilicon film 105, 105a, 205a, 205b Antireflection film 106, 206a, 206b Positive resist 107 Exposed positive resist 108 Silyl Area

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 表面に加工される膜が設けられた半導体
基板上に、あらかじめ、露光光を吸収する反射防止膜を
塗布し、 前記反射防止膜上に、ポジ型レジストを塗布し、 露光,現像処理により、前記ポジ型レジストからなるレ
ジストパターンを形成し、 前記レジストパターンを全面露光し、 前記レジストパターンの表面のみにシリコンを拡散し、 前記レジストパターンをマスクとして酸素を含むプラズ
マにより前記反射防止膜を異方性エッチングすることに
より、前記レジストパターンの直下に前記レジストパタ
ーンと同形の反射防止膜パターンを形成することを特徴
とするレジストパターンの形成方法。
1. A semiconductor substrate having a film to be processed on its surface is coated with an antireflection film that absorbs exposure light in advance, and a positive resist is coated on the antireflection film. A resist pattern made of the positive resist is formed by a development process, the resist pattern is entirely exposed, silicon is diffused only on the surface of the resist pattern, and the antireflection is performed by plasma containing oxygen using the resist pattern as a mask. A method of forming a resist pattern, characterized in that an antireflection film pattern having the same shape as the resist pattern is formed immediately below the resist pattern by anisotropically etching the film.
【請求項2】 前記ポジ型レジストがノボラック系レジ
スト,あるいは化学増幅系レジストであることを特徴と
する請求項1記載のレジストパターンの形成方法。
2. The method of forming a resist pattern according to claim 1, wherein the positive resist is a novolac resist or a chemically amplified resist.
【請求項3】 前記反射防止膜がダイを添加したハード
ベークノボラック樹脂,もしくはポリイミド樹脂である
ことを特徴とする請求項1,あるいは請求項2記載のレ
ジストパターンの形成方法。
3. The method for forming a resist pattern according to claim 1, wherein the antireflection film is a hard-baked novolac resin added with a die or a polyimide resin.
JP17510992A 1992-07-02 1992-07-02 Forming method for resist pattern Pending JPH0620943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17510992A JPH0620943A (en) 1992-07-02 1992-07-02 Forming method for resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17510992A JPH0620943A (en) 1992-07-02 1992-07-02 Forming method for resist pattern

Publications (1)

Publication Number Publication Date
JPH0620943A true JPH0620943A (en) 1994-01-28

Family

ID=15990427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17510992A Pending JPH0620943A (en) 1992-07-02 1992-07-02 Forming method for resist pattern

Country Status (1)

Country Link
JP (1) JPH0620943A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144029A (en) * 1998-11-13 2001-05-25 Seiko Epson Corp Producing method for semiconductor device
US6417083B1 (en) 1998-11-13 2002-07-09 Seiko Epson Corporation Methods for manufacturing semiconductor devices
US6537906B1 (en) 1998-11-13 2003-03-25 Seiko Epson Corporation Methods for fabricating semiconductor devices
KR100480611B1 (en) * 2002-08-14 2005-03-31 삼성전자주식회사 Method for forming fine patterns of semiconductor device using vapor phase silylation
JP2010199442A (en) * 2009-02-26 2010-09-09 Sharp Corp Method of forming resist pattern, method of manufacturing semiconductor device, method of manufacturing solid-state imaging element, solid-state imaging element, and electronic information equipment
JP2020088177A (en) * 2018-11-26 2020-06-04 株式会社ディスコ Wafer processing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144029A (en) * 1998-11-13 2001-05-25 Seiko Epson Corp Producing method for semiconductor device
US6417083B1 (en) 1998-11-13 2002-07-09 Seiko Epson Corporation Methods for manufacturing semiconductor devices
US6537906B1 (en) 1998-11-13 2003-03-25 Seiko Epson Corporation Methods for fabricating semiconductor devices
KR100480611B1 (en) * 2002-08-14 2005-03-31 삼성전자주식회사 Method for forming fine patterns of semiconductor device using vapor phase silylation
US7297466B2 (en) 2002-08-14 2007-11-20 Samsung Electronics Co., Ltd. Method of forming a photoresist pattern and method for patterning a layer using a photoresist
JP2010199442A (en) * 2009-02-26 2010-09-09 Sharp Corp Method of forming resist pattern, method of manufacturing semiconductor device, method of manufacturing solid-state imaging element, solid-state imaging element, and electronic information equipment
JP2020088177A (en) * 2018-11-26 2020-06-04 株式会社ディスコ Wafer processing method

Similar Documents

Publication Publication Date Title
US5427649A (en) Method for forming a pattern by silylation
US5700628A (en) Dry microlithography process
JP4004014B2 (en) Method for forming resist pattern
US5922516A (en) Bi-layer silylation process
JPH0620943A (en) Forming method for resist pattern
JPH10150027A (en) Formation of minute resist pattern of semiconductor device
JP2674589B2 (en) Method of forming resist pattern
JP3118887B2 (en) Pattern formation method
JPH1032190A (en) Manufacture of semiconductor device
JP2005114973A (en) Method for forming fine resist pattern
KR920005782B1 (en) Process of photoresist
JP2647011B2 (en) Method of forming resist pattern
JP3363679B2 (en) Pattern formation method
JP2716293B2 (en) Method of forming resist pattern
KR100265588B1 (en) Manufacture of semiconductor device
KR960000180B1 (en) Resist pattern forming method by silylation response
JP2854748B2 (en) Method of forming resist pattern
JP2930971B2 (en) Pattern formation method
JP2930604B2 (en) Method of forming resist pattern
JPH0620937A (en) Forming method for resist pattern
KR100424186B1 (en) Method for fabricating semiconductor device
JPH05102184A (en) Formation method of ldd sidewall by resist
JPH11251215A (en) Method for forming resist pattern
KR960002764B1 (en) Fine patterning method of semiconductor fabricating process
JPH0943855A (en) Formation of resist pattern

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981104