JP2850482B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JP2850482B2 JP2850482B2 JP11153590A JP11153590A JP2850482B2 JP 2850482 B2 JP2850482 B2 JP 2850482B2 JP 11153590 A JP11153590 A JP 11153590A JP 11153590 A JP11153590 A JP 11153590A JP 2850482 B2 JP2850482 B2 JP 2850482B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron mobility
- high electron
- mobility transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は,p−ｎジャンクションを有するFETに関し，
超高速，高性能化をはかった高電子移動度トランジスタ
（以下,HEMTという）に関する。
超高速，高性能化をはかった高電子移動度トランジスタ
（以下,HEMTという）に関する。
＜従来の技術＞ 従来HEMTとしては第４図に示すものが知られている。
（ａ）は断面図，（ｂ）はエネルギーバンド図である。
図において20は半絶縁性GaAs基板であり，この基板の上
に高純度GaAs層21及びｎ型AlGaAsが形成されている。こ
の境界面でバンドが曲りその谷部に電子が２次元状にた
まる。23,24はゲート電極８を挟んで一定の距離を隔て
て形成されたn+層であり，これらn+層上にソース電極９
及びドレイン電極10形成される。25はアイソレーション
層である。上記構成によればゲートに加える電圧を制御
することにより，ソースからドレインに流れる電流を制
御することができる。
（ａ）は断面図，（ｂ）はエネルギーバンド図である。
図において20は半絶縁性GaAs基板であり，この基板の上
に高純度GaAs層21及びｎ型AlGaAsが形成されている。こ
の境界面でバンドが曲りその谷部に電子が２次元状にた
まる。23,24はゲート電極８を挟んで一定の距離を隔て
て形成されたn+層であり，これらn+層上にソース電極９
及びドレイン電極10形成される。25はアイソレーション
層である。上記構成によればゲートに加える電圧を制御
することにより，ソースからドレインに流れる電流を制
御することができる。
＜発明が解決しようとする課題＞ 上記従来のGaAsを用いたFETでは良質の酸化物がない
のでMOSFETを作ることができず主としてMESFETが作られ
てきた。しかしながら,MESFET構造においては，ゲート
耐圧やピンチオフ電圧（逆バイアス電圧を次第に増加さ
せていくと，両電極からチャンネルに空乏層が張出して
きてチャンネルが閉塞されドレイン電流がカットオフさ
れて流れなくなる電圧）の制御等に問題があった。
のでMOSFETを作ることができず主としてMESFETが作られ
てきた。しかしながら,MESFET構造においては，ゲート
耐圧やピンチオフ電圧（逆バイアス電圧を次第に増加さ
せていくと，両電極からチャンネルに空乏層が張出して
きてチャンネルが閉塞されドレイン電流がカットオフさ
れて流れなくなる電圧）の制御等に問題があった。
本発明は上記従来技術の問題を解決するために成され
たもので，基板としてInPを用いこの基板の上にInAlAs
系とｎ型InGaAsを含む薄膜を形成し,n型薄膜の表面にZn
Si,WSi,Auを順次積層して表面のｎ層にアニールを施す
ことにより超高速／高耐圧のゲートを有するFETを実現
することを目的とする。
たもので，基板としてInPを用いこの基板の上にInAlAs
系とｎ型InGaAsを含む薄膜を形成し,n型薄膜の表面にZn
Si,WSi,Auを順次積層して表面のｎ層にアニールを施す
ことにより超高速／高耐圧のゲートを有するFETを実現
することを目的とする。
＜課題を解決するための手段＞ 上記従来技術の問題を解決する為の本発明の構成はIn
P基板上にInAlAsおよびｎ形を含むInGaAs系の薄膜を複
数層形成し，前記ｎ形InGaAsの表面にZnSi,WSiを順次積
層してアニールを施し，前記ｎ層の表面にｐ領域を形成
したことを特徴とするものである。
P基板上にInAlAsおよびｎ形を含むInGaAs系の薄膜を複
数層形成し，前記ｎ形InGaAsの表面にZnSi,WSiを順次積
層してアニールを施し，前記ｎ層の表面にｐ領域を形成
したことを特徴とするものである。
＜作用＞ InP基板上に形成したInAlAs,InGaAs系の薄膜は格子歪
みのないものが作製でき，逆構造HEMTであるためソー
ス，ドレインのオーミック抵抗が極めて小さくなる。ま
た，ゲートのアニールによりピンチオフ電圧が制御で
き，ゲートがｐ−ｎ接合であるためショットキーを用い
たMESFETよりゲート耐圧が向上する。
みのないものが作製でき，逆構造HEMTであるためソー
ス，ドレインのオーミック抵抗が極めて小さくなる。ま
た，ゲートのアニールによりピンチオフ電圧が制御で
き，ゲートがｐ−ｎ接合であるためショットキーを用い
たMESFETよりゲート耐圧が向上する。
＜実施例＞ 第１図は本発明の一実施例を示す積層膜構造を示す断
面図である。図において１はInP基板,2は5000Å程度の
厚さに形成されたバッファとしてのアンドープInAlAs
層,3は厚さ500Å，不純物濃度５×1017cm-3程度に形成
されたｎ形InAlAs層,4は厚さ100Å程度のアンドープInG
aAs層,5は厚さ2000Å，不純物濃度が２×1017cm-3程度
のｎ形InGaAs層,6はコンタクト層で厚さ2000Å，不純物
濃度１×1019cm-3程度以上のn+InGaAsである。なお，こ
れらの層厚および不純物濃度はMBE装置を用いて正確に
積層可能である。また，この様にInP基板上にInAlAsやI
nGaAsを積層したものは格子が整合しているので全構造
に歪みのないものとなる。さらに従来のAlGaAs/GaAsの
逆HEMTではAlGaAs面の膜質（モホロジー）が悪く，その
ため，移動度の低下やピンチオフ電圧の分布などをまね
くという問題があったが，本発明では膜をInAlAsとして
いるので膜質の問題はない。このため2DEGの散乱が押え
られ高速動作が可能となる。
面図である。図において１はInP基板,2は5000Å程度の
厚さに形成されたバッファとしてのアンドープInAlAs
層,3は厚さ500Å，不純物濃度５×1017cm-3程度に形成
されたｎ形InAlAs層,4は厚さ100Å程度のアンドープInG
aAs層,5は厚さ2000Å，不純物濃度が２×1017cm-3程度
のｎ形InGaAs層,6はコンタクト層で厚さ2000Å，不純物
濃度１×1019cm-3程度以上のn+InGaAsである。なお，こ
れらの層厚および不純物濃度はMBE装置を用いて正確に
積層可能である。また，この様にInP基板上にInAlAsやI
nGaAsを積層したものは格子が整合しているので全構造
に歪みのないものとなる。さらに従来のAlGaAs/GaAsの
逆HEMTではAlGaAs面の膜質（モホロジー）が悪く，その
ため，移動度の低下やピンチオフ電圧の分布などをまね
くという問題があったが，本発明では膜をInAlAsとして
いるので膜質の問題はない。このため2DEGの散乱が押え
られ高速動作が可能となる。
第２図は第１図の積層体にゲート電極を形成した状態
を示す構成断面図である。はじめにコンタクト層６の一
部を除去し,n層５を露出させて凹部７を形成する。次に
この凹部７にZnSiを300Å程度の厚さに形成し，この上
にWSiおよびAu（他の導電体でもよい）を任意の厚さに
順次積層しゲート電極を形成する。次のコンタクト層６
上にソース電極9,ドレイン電極10となる金属をスパッタ
等により形成してオーミック接合する。この接合は逆構
造HEMT構造になっているのでオーミックコンタクト抵抗
が極めて小さなものとなる。次にこの積層体を400℃で
１分程度熱処理することによりZnSi膜中のZnが拡散して
合金化が起こりｐ層が形成される。このｐ層の深さはア
ニール時間を制御することにより制御可能である。ま
た，ゲートはpn接合となるので従来のショットキー接合
を用いたMESFETに比較してゲート耐圧が向上する。
を示す構成断面図である。はじめにコンタクト層６の一
部を除去し,n層５を露出させて凹部７を形成する。次に
この凹部７にZnSiを300Å程度の厚さに形成し，この上
にWSiおよびAu（他の導電体でもよい）を任意の厚さに
順次積層しゲート電極を形成する。次のコンタクト層６
上にソース電極9,ドレイン電極10となる金属をスパッタ
等により形成してオーミック接合する。この接合は逆構
造HEMT構造になっているのでオーミックコンタクト抵抗
が極めて小さなものとなる。次にこの積層体を400℃で
１分程度熱処理することによりZnSi膜中のZnが拡散して
合金化が起こりｐ層が形成される。このｐ層の深さはア
ニール時間を制御することにより制御可能である。ま
た，ゲートはpn接合となるので従来のショットキー接合
を用いたMESFETに比較してゲート耐圧が向上する。
第３図はこの様な素子のバンド構造を示すものであ
り，ゲートに印加するバイアスを変化させることにより
pn接合の空乏層領域を変化させてチャンネルをオンオフ
する。
り，ゲートに印加するバイアスを変化させることにより
pn接合の空乏層領域を変化させてチャンネルをオンオフ
する。
＜発明の効果＞ 以上実施例とともに具体的に説明した様に本発明によ
れば,InP基板上にInAlAsおよびｎ形を含むInGaAs系の薄
膜を複数層形成し，前記ｎ形InGaAsの表面にZnSi,WSi,A
uを順次積層してアニールを施し，前記ｎ層の表面にｐ
領域を形成したので超高速でゲートの耐圧の高い高電子
移動度トランジスタを実現することができる。
れば,InP基板上にInAlAsおよびｎ形を含むInGaAs系の薄
膜を複数層形成し，前記ｎ形InGaAsの表面にZnSi,WSi,A
uを順次積層してアニールを施し，前記ｎ層の表面にｐ
領域を形成したので超高速でゲートの耐圧の高い高電子
移動度トランジスタを実現することができる。
第１図は本発明の一実施例を示す構成断面図，第２図は
第１図の積層体にゲート電極を形成した状態を示す構成
断面図，第３図はバンド構造を示す図，第４図は従来例
を示す断面図である。 １……基板,2……アンドープInAlAs層,3……ｎ形InAlAs
層,4……アンドープInGaAs層,5……ｎ形InGaAs層,6……
n+InGaAs層,8……ゲート電極,9……ソース,10……ドレ
イン。
第１図の積層体にゲート電極を形成した状態を示す構成
断面図，第３図はバンド構造を示す図，第４図は従来例
を示す断面図である。 １……基板,2……アンドープInAlAs層,3……ｎ形InAlAs
層,4……アンドープInGaAs層,5……ｎ形InGaAs層,6……
n+InGaAs層,8……ゲート電極,9……ソース,10……ドレ
イン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 浩実 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 岡 貞治 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 三浦 明 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 昭60−15977（ＪＰ，Ａ) 特開 昭62−144366（ＪＰ，Ａ)
Claims (1)
- 【請求項１】InP基板上にInAlAsおよびｎ形を含むInGaA
s系の薄膜を複数層形成し，前記ｎ形InGaAsの表面にZnS
i,WSiを順次積層してアニールを施し，前記ｎ層の表面
にｐ領域を形成したことを特徴とする高電子移動度トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11153590A JP2850482B2 (ja) | 1990-04-26 | 1990-04-26 | 高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11153590A JP2850482B2 (ja) | 1990-04-26 | 1990-04-26 | 高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410440A JPH0410440A (ja) | 1992-01-14 |
| JP2850482B2 true JP2850482B2 (ja) | 1999-01-27 |
Family
ID=14563814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11153590A Expired - Fee Related JP2850482B2 (ja) | 1990-04-26 | 1990-04-26 | 高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850482B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3127874B2 (ja) | 1998-02-12 | 2001-01-29 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
-
1990
- 1990-04-26 JP JP11153590A patent/JP2850482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410440A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114962B1 (en) | Double heterojunction field effect transistors | |
| US8378389B2 (en) | Semiconductor device and method for manufacturing same | |
| WO2004010488A1 (ja) | 半導体装置 | |
| US4605945A (en) | Semiconductor device | |
| JPH024140B2 (ja) | ||
| JP2850482B2 (ja) | 高電子移動度トランジスタ | |
| JP3601649B2 (ja) | 電界効果トランジスタ | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH0770735B2 (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| US11894454B2 (en) | Silicon carbide field-effect transistors | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JPS59222966A (ja) | 半導体装置 | |
| JP2773782B2 (ja) | 化合物半導体ヘテロ接合構造 | |
| JPH0261149B2 (ja) | ||
| JP2677808B2 (ja) | 電界効果型トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6390173A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JPH0622248B2 (ja) | 電界効果トランジスタ | |
| EP0278110A1 (en) | Heterojunction field effect transistor | |
| JPH05259191A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01268070A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0729917A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH036030A (ja) | 電界効果型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |