JP2849598B2 - トライポート無停電電源装置の並列運転装置 - Google Patents
トライポート無停電電源装置の並列運転装置Info
- Publication number
- JP2849598B2 JP2849598B2 JP63269227A JP26922788A JP2849598B2 JP 2849598 B2 JP2849598 B2 JP 2849598B2 JP 63269227 A JP63269227 A JP 63269227A JP 26922788 A JP26922788 A JP 26922788A JP 2849598 B2 JP2849598 B2 JP 2849598B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- uninterruptible power
- inverter
- output
- triport
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using bucking or boosting DC sources
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数のトライポート式無停電電源装置を並
列接続して負荷に電力を供給するための、トライポート
無停電電源装置の並列運転装置に関する。
列接続して負荷に電力を供給するための、トライポート
無停電電源装置の並列運転装置に関する。
(従来の技術) コンピュータやマイクロプロセッサなどの普及に伴っ
て、その動作電源としての無停電電源装置の重要性が高
まっている。その場合、負荷の要求電力が1組の無停電
電源装置では不足するほどに大きくなると、複数の電源
装置を並列運転して負荷に給電することが必要となる。
て、その動作電源としての無停電電源装置の重要性が高
まっている。その場合、負荷の要求電力が1組の無停電
電源装置では不足するほどに大きくなると、複数の電源
装置を並列運転して負荷に給電することが必要となる。
このように並列運転するための無停電電源装置として
は、多くの場合、蓄電池で駆動されるインバータ装置と
商用電源とを並列接続してなる、通常の無停電電源装置
であって、前記インバータ装置を複数個さらに並列接続
したものが用いられている[例えば、1986年のインテレ
ック(INTERNATIONAL TELECOMMUNICATIONS ENERGY CONF
ERENCE)で発表されたクレメント・フォンテーン(Clem
ent Fontaine)の「UPS並列運転について」(ON THE PA
RALLELING OF UPS SYSTEMS)と題する論文など参照]。
は、多くの場合、蓄電池で駆動されるインバータ装置と
商用電源とを並列接続してなる、通常の無停電電源装置
であって、前記インバータ装置を複数個さらに並列接続
したものが用いられている[例えば、1986年のインテレ
ック(INTERNATIONAL TELECOMMUNICATIONS ENERGY CONF
ERENCE)で発表されたクレメント・フォンテーン(Clem
ent Fontaine)の「UPS並列運転について」(ON THE PA
RALLELING OF UPS SYSTEMS)と題する論文など参照]。
前記した従来技術のように、通常の無停電電源装置
(以下、UPSと略する)を用いる場合には次のような問
題がある。
(以下、UPSと略する)を用いる場合には次のような問
題がある。
(発明が解決しようとする課題) 第1に、UPSの並列運転に当っては、各UPSの負荷分担
を、それぞれのUPSのインバータ容量に比例させること
が望ましいが、このための制御が簡単でない。すなわ
ち、通常のUPSでは、その出力/負荷電流はインバータ
駆動パルスの位相に依存し、位相が進んでいるほど出力
/負荷電流は大きくなる。
を、それぞれのUPSのインバータ容量に比例させること
が望ましいが、このための制御が簡単でない。すなわ
ち、通常のUPSでは、その出力/負荷電流はインバータ
駆動パルスの位相に依存し、位相が進んでいるほど出力
/負荷電流は大きくなる。
それ故に、前記目的のためには、並列運転されている
各インバータの出力/負荷電流を検出し、インバータ駆
動パルスの位相をそのインバータ容量と前記検出電流と
に応じて制御しなければならず、このための制御回路や
手法が極めて複雑となり、高信頼性を得ることが難しく
なる。
各インバータの出力/負荷電流を検出し、インバータ駆
動パルスの位相をそのインバータ容量と前記検出電流と
に応じて制御しなければならず、このための制御回路や
手法が極めて複雑となり、高信頼性を得ることが難しく
なる。
第2に、並列運転する各UPSのインバータの出力電圧
間に位相差があるときに、インバータ間に発生する循環
電流を抑制することが困難である。
間に位相差があるときに、インバータ間に発生する循環
電流を抑制することが困難である。
前記循環電流の抑制のためには、各インバータ回路に
リアクトルなどの電流制限素子を挿入したり、または循
環電流を検出してインバータの駆動タイミングを調整し
たりすることが考えられる。この場合は、必要な回路素
子数が増えたり、またタイミング調整用の回路が複雑化
するなどの問題がある。
リアクトルなどの電流制限素子を挿入したり、または循
環電流を検出してインバータの駆動タイミングを調整し
たりすることが考えられる。この場合は、必要な回路素
子数が増えたり、またタイミング調整用の回路が複雑化
するなどの問題がある。
第3に、並列運転する各UPSのインバータは同期運転
されなければならないが、通常のUPSはその内部インダ
クタンスが小さいので、制御の応答性が高くなる反面、
複数のインバータ間の同期がずれると極めて大きい循環
電流が流れるという問題がある。
されなければならないが、通常のUPSはその内部インダ
クタンスが小さいので、制御の応答性が高くなる反面、
複数のインバータ間の同期がずれると極めて大きい循環
電流が流れるという問題がある。
この問題に対処するためには、各インバータ間の同期
を極めて精密に、かつ高速に制御して一致させることが
必要であるが、この要求を満足するような同期制御を実
現するには制御回路の高度な設計と複雑な構成を必要と
し、コスト高と信頼性低下を招来しがちである。
を極めて精密に、かつ高速に制御して一致させることが
必要であるが、この要求を満足するような同期制御を実
現するには制御回路の高度な設計と複雑な構成を必要と
し、コスト高と信頼性低下を招来しがちである。
第4に、並列運転しているUPSのいずれかが故障した
ときは、これを切離して解列することが必要である。前
述のように、通常のUPSはその内部インダクタンスが小
さいので、例えば短絡事故の場合には、短絡電流の増加
速度が過大になり易い。
ときは、これを切離して解列することが必要である。前
述のように、通常のUPSはその内部インダクタンスが小
さいので、例えば短絡事故の場合には、短絡電流の増加
速度が過大になり易い。
この対策としては、短絡電流の検出を早期に行ない、
故障UPSの切離しを高速で行なわなければならないが、
この為の回路装置は複雑化し、コスト高および信頼性低
下の原因となり易い。
故障UPSの切離しを高速で行なわなければならないが、
この為の回路装置は複雑化し、コスト高および信頼性低
下の原因となり易い。
本発明の目的は、前述の問題点を全て改善し、装置の
複雑化や信頼性の低下を伴うことなしに、負荷分担を各
UPSの容量(インバータおよびUPSトランスの容量)に比
例させることが容易にでき、インバータ間の循環電流の
抑制や同期運転も容易に可能であり、さらに故障したUP
Sの切離しも事実上の支障なしに行なうことのできる、
無停電電源の並列運転装置を提供することにある。
複雑化や信頼性の低下を伴うことなしに、負荷分担を各
UPSの容量(インバータおよびUPSトランスの容量)に比
例させることが容易にでき、インバータ間の循環電流の
抑制や同期運転も容易に可能であり、さらに故障したUP
Sの切離しも事実上の支障なしに行なうことのできる、
無停電電源の並列運転装置を提供することにある。
(課題を解決するための手段) 前記の目的を達成するために、本発明は、単位のUPS
として、商用電源とインバータとをそれぞれインダクタ
ンスを介してトライポートトランスに並列接続したトラ
イポートUPSを用い、この単位UPSをさらに複数個並列接
続して負荷に給電するように構成した点に特徴がある。
として、商用電源とインバータとをそれぞれインダクタ
ンスを介してトライポートトランスに並列接続したトラ
イポートUPSを用い、この単位UPSをさらに複数個並列接
続して負荷に給電するように構成した点に特徴がある。
また、本発明の特徴は、AC入力電源と出力端子との間
に互いに並列に接続された複数の単位トライポートUPS
よりなり、それぞれの単位トライポートUPSが、3巻線
トランスと、前記トランスの第1の巻線に第1のインダ
クタンスを介して接続されたAC入力と、前記トランスの
第2の巻線に第2のインダクタンスを介して接続された
インバータと、前記トランスの第3の巻線に解列スイッ
チを介して接続された出力端子と、AC入力周波数に同期
して前記インバータを駆動するインバータ駆動手段と、
AC入力の正常・異常を検出するAC入力監視回路と、前記
AC入力監視回路の検出出力に応じて前記インバータを、
それが出力電流を発生しない待機モードと出力電流を発
生するインバータモードとの間で切換制御するモード制
御手段とを具備したトライポートUPSの並列運転装置で
あって、各トライポートUPSのAC入力監視回路の検出出
力の論理演算を実行し、この論理演算結果を、各トライ
ポートUPSのモード制御手段にモード制御信号として供
給する動作モード監視手段、各トライポートUPSのイン
バータドライブ用発振回路の発振出力の論理演算を実行
し、前記AC入力監視回路がAC入力の異常を検出したとき
は、この論理演算結果を、前記発振回路のトリガパルス
として供給する並列同期信号発生手段、および各トライ
ポートUPSの前記インバータドライブ用発振回路の発振
出力の論理演算を実行し、1つのトライポートUPSの発
振回路の発振出力の位相と、並列運転されている他のト
ライポートUPSのインバータドライブ用発振回路の発振
出力の位相との位相差が予定値以上であるときは、前記
1つのトライポート無停電電源装置の解列スイッチを開
放する解列信号を発生する同期監視手段の中の少なくと
も1つを具備した点にある。
に互いに並列に接続された複数の単位トライポートUPS
よりなり、それぞれの単位トライポートUPSが、3巻線
トランスと、前記トランスの第1の巻線に第1のインダ
クタンスを介して接続されたAC入力と、前記トランスの
第2の巻線に第2のインダクタンスを介して接続された
インバータと、前記トランスの第3の巻線に解列スイッ
チを介して接続された出力端子と、AC入力周波数に同期
して前記インバータを駆動するインバータ駆動手段と、
AC入力の正常・異常を検出するAC入力監視回路と、前記
AC入力監視回路の検出出力に応じて前記インバータを、
それが出力電流を発生しない待機モードと出力電流を発
生するインバータモードとの間で切換制御するモード制
御手段とを具備したトライポートUPSの並列運転装置で
あって、各トライポートUPSのAC入力監視回路の検出出
力の論理演算を実行し、この論理演算結果を、各トライ
ポートUPSのモード制御手段にモード制御信号として供
給する動作モード監視手段、各トライポートUPSのイン
バータドライブ用発振回路の発振出力の論理演算を実行
し、前記AC入力監視回路がAC入力の異常を検出したとき
は、この論理演算結果を、前記発振回路のトリガパルス
として供給する並列同期信号発生手段、および各トライ
ポートUPSの前記インバータドライブ用発振回路の発振
出力の論理演算を実行し、1つのトライポートUPSの発
振回路の発振出力の位相と、並列運転されている他のト
ライポートUPSのインバータドライブ用発振回路の発振
出力の位相との位相差が予定値以上であるときは、前記
1つのトライポート無停電電源装置の解列スイッチを開
放する解列信号を発生する同期監視手段の中の少なくと
も1つを具備した点にある。
(作用) トライポートUPSは、その構造上、3巻線トランスの
磁気シャントによって生ずる直列漏れインダクタンスま
たは直列接続された外付けの直列リアクトルを有してい
るので、これを複数個並列接続すると、後で具体的に説
明するように、各トライポートUPSが負担する負荷電流
はトライポートUPSのそれぞれの直列(漏れ)インダク
タンスに反比例することになる。
磁気シャントによって生ずる直列漏れインダクタンスま
たは直列接続された外付けの直列リアクトルを有してい
るので、これを複数個並列接続すると、後で具体的に説
明するように、各トライポートUPSが負担する負荷電流
はトライポートUPSのそれぞれの直列(漏れ)インダク
タンスに反比例することになる。
それ故に、前記直列漏れインダクタンスまたは外付け
のリアクトルの値を各トライポートUPSの出力容量に反
比例させておけば、その本来の性質上、他になんらの手
段を講じなくても、負荷電流の分担は並列運転されてい
る各トライポートUPSの出力容量に比例するようにな
る。
のリアクトルの値を各トライポートUPSの出力容量に反
比例させておけば、その本来の性質上、他になんらの手
段を講じなくても、負荷電流の分担は並列運転されてい
る各トライポートUPSの出力容量に比例するようにな
る。
並列運転される複数のトライポートUPSの各インバー
タの出力電圧間に電圧差があると、インバータ間に循環
電流が流れるが、前記の直列接続インダクタンスがこの
循環電流に対しても抑制作用をするので、循環電流が過
大になることが効果的に防止される。
タの出力電圧間に電圧差があると、インバータ間に循環
電流が流れるが、前記の直列接続インダクタンスがこの
循環電流に対しても抑制作用をするので、循環電流が過
大になることが効果的に防止される。
また各インバータ間のトランジスタのスイッチングの
タイミングがずれた場合の循環電流も比較的小さい値に
制限されるので、それほど高精度の同期制御や出力一定
制御は要求されなくなり、制御回路を簡略化することが
できる。
タイミングがずれた場合の循環電流も比較的小さい値に
制限されるので、それほど高精度の同期制御や出力一定
制御は要求されなくなり、制御回路を簡略化することが
できる。
さらに、故障したトライポートUPSを並列運転から解
列する場合も、前記の直列漏れインダクタンスによっ
て、例えば短絡故障時の短絡電流の増加速度が抑えられ
るので、短絡検出や故障UPSの切離しに許容される時間
が長くなり、低コストかつ高信頼性の切離し保護装置を
容易に実現できるようになる。
列する場合も、前記の直列漏れインダクタンスによっ
て、例えば短絡故障時の短絡電流の増加速度が抑えられ
るので、短絡検出や故障UPSの切離しに許容される時間
が長くなり、低コストかつ高信頼性の切離し保護装置を
容易に実現できるようになる。
各トライポートUPSのAC入力監視回路の検出出力の論
理演算を実行し、この論理演算結果を、各トライポート
UPSのモード制御手段にモード制御信号として供給する
と共に、1つのUPSの動作モードが他の並列運転UPSの動
作モードと異なっていることを検知した時には、前記1
つのUPSを並列運転から切離すための解列信号を発生す
る動作モード監視手段を設けたことにより、インバータ
モードからノーマルモードへ、またはその逆へのモード
切換えを、すべての並列トライポートUPSについて同一
タイミングで行なうことが可能となり、モード切換えタ
イミングのずれに起因する不都合(内部循環電流や並列
運転動作不安定など)を改善できる。
理演算を実行し、この論理演算結果を、各トライポート
UPSのモード制御手段にモード制御信号として供給する
と共に、1つのUPSの動作モードが他の並列運転UPSの動
作モードと異なっていることを検知した時には、前記1
つのUPSを並列運転から切離すための解列信号を発生す
る動作モード監視手段を設けたことにより、インバータ
モードからノーマルモードへ、またはその逆へのモード
切換えを、すべての並列トライポートUPSについて同一
タイミングで行なうことが可能となり、モード切換えタ
イミングのずれに起因する不都合(内部循環電流や並列
運転動作不安定など)を改善できる。
各トライポートUPSのインバータドライブ用発振回路
の発振出力の論理演算を実行し、前記AC入力監視回路が
AC入力の異常を検出したときは、この論理演算結果を、
前記発振回路のトリガパルスとして供給する並列同期信
号発生手段を設けたことにより、各トライポートUPSの
インバータ出力の位相差を事実上なくし、各インバータ
間の循環電流を抑制して損失を減らすことができる。
の発振出力の論理演算を実行し、前記AC入力監視回路が
AC入力の異常を検出したときは、この論理演算結果を、
前記発振回路のトリガパルスとして供給する並列同期信
号発生手段を設けたことにより、各トライポートUPSの
インバータ出力の位相差を事実上なくし、各インバータ
間の循環電流を抑制して損失を減らすことができる。
各トライポートUPSの前記インバータドライブ用発振
回路の発振出力の論理演算を実行し、1つのトライポー
トUPSの発振回路の発振出力の位相と、並列運転されて
いる他のトライポートUPSのインバータドライブ用発振
回路の発振出力の位相との位相差が予定値以上であると
きは、前記1つのトライポート無停電電源装置の解列ス
イッチを開放する解列信号を発生する同期監視手段を設
けたことにより、異常を生じて同期ずれとなったトライ
ポートUPSをいち早く解列し、異常がシステム全体に波
及するのを防止することができる。
回路の発振出力の論理演算を実行し、1つのトライポー
トUPSの発振回路の発振出力の位相と、並列運転されて
いる他のトライポートUPSのインバータドライブ用発振
回路の発振出力の位相との位相差が予定値以上であると
きは、前記1つのトライポート無停電電源装置の解列ス
イッチを開放する解列信号を発生する同期監視手段を設
けたことにより、異常を生じて同期ずれとなったトライ
ポートUPSをいち早く解列し、異常がシステム全体に波
及するのを防止することができる。
(実施例) 第1図は本発明の1実施例を示す概略ブロック図であ
る。ここでは、3個のトライポートUPSが並列接続され
た例を示しているが、並列接続個数を任意に変更できる
ことは明らかである。
る。ここでは、3個のトライポートUPSが並列接続され
た例を示しているが、並列接続個数を任意に変更できる
ことは明らかである。
トライポートUPS1〜3は交流入力バス5、交流出力バ
ス6、および直流入力バス7によって互いに並列に接続
されている。交流入力バス5は交流商用電源9に接続さ
れる。直流入力バス7は蓄電池10(一般には、直流電
源)に接続され、蓄電池10は充電器12を介して商用電源
9から充電される。
ス6、および直流入力バス7によって互いに並列に接続
されている。交流入力バス5は交流商用電源9に接続さ
れる。直流入力バス7は蓄電池10(一般には、直流電
源)に接続され、蓄電池10は充電器12を介して商用電源
9から充電される。
交流出力バス6は出力ブレーカ14を介して出力端子15
に接続される。また商用電源9は、バイパスライン17お
よびバイパスブレーカ18を介して出力端子15に接続され
る。3個のトライポートUPS1〜3は制御信号バス20を介
して相互に接続され、後で詳述するような同期制御およ
びモード制御が行なわれる。
に接続される。また商用電源9は、バイパスライン17お
よびバイパスブレーカ18を介して出力端子15に接続され
る。3個のトライポートUPS1〜3は制御信号バス20を介
して相互に接続され、後で詳述するような同期制御およ
びモード制御が行なわれる。
第1図に示したそれぞれのトライポートUPS1〜3はす
べて同一の構成であり、第2図は、その1つの具体的構
成を示すブロック図である。
べて同一の構成であり、第2図は、その1つの具体的構
成を示すブロック図である。
トライポートトランス22の鉄芯22aは2つの磁気シャ
ント22d,22eによって3区画に分割され、AC入力巻線22
b,インバータ入力巻線22f、および出力巻線22cがそれぞ
れの区画に巻回される。
ント22d,22eによって3区画に分割され、AC入力巻線22
b,インバータ入力巻線22f、および出力巻線22cがそれぞ
れの区画に巻回される。
AC入力巻線22bはラインスイッチ23を介して交流入力バ
ス5に、一方、インバータ入力巻線22fはインバータス
イッチ24を介してインバータ26の出力に接続される。出
力巻線22cは解列スイッチ25を介して交流出力バス6に
接続される。
ス5に、一方、インバータ入力巻線22fはインバータス
イッチ24を介してインバータ26の出力に接続される。出
力巻線22cは解列スイッチ25を介して交流出力バス6に
接続される。
なお、前記のスイッチ23〜25は、逆並列接続された1
対のサイリスタなどで構成することができる。トランス
22の出力側には、既知の適宜の定電圧装置35が接続され
る。インバータ26の入力側は直流入力バス7に接続され
る。
対のサイリスタなどで構成することができる。トランス
22の出力側には、既知の適宜の定電圧装置35が接続され
る。インバータ26の入力側は直流入力バス7に接続され
る。
AC入力同期信号発生回路27は商用電源(のゼロクロス
点)に同期したトリガパルス(リセット信号)を発生す
る。この同期トリガパルスは切換スイッチ28を介して発
振回路29に入力されてこれをトリガ制御する。
点)に同期したトリガパルス(リセット信号)を発生す
る。この同期トリガパルスは切換スイッチ28を介して発
振回路29に入力されてこれをトリガ制御する。
発振回路29は矩形波(通常は、デューティ50%の)を
発生し、この矩形波は移相器30を介してインバータドラ
イバ31に供給され、インバータ26を駆動するのに用いら
れる。
発生し、この矩形波は移相器30を介してインバータドラ
イバ31に供給され、インバータ26を駆動するのに用いら
れる。
インバータ監視回路32は、インバータ駆動用の矩形波
とインバータ出力波形との位相やパルス幅を比較し、両
者が予定値以上相違するときは、インバータ26が異常で
あると判定し、故障信号を発生する。
とインバータ出力波形との位相やパルス幅を比較し、両
者が予定値以上相違するときは、インバータ26が異常で
あると判定し、故障信号を発生する。
故障信号は、インバータの異常を表示・警報したり、
インバータスイッチ24を開制御したり、またはインバー
タの駆動を停止したりするのに使用されると共に、解列
スイッチを開いて当該トライポートUPSを並列運転から
引き外すのに使用される。
インバータスイッチ24を開制御したり、またはインバー
タの駆動を停止したりするのに使用されると共に、解列
スイッチを開いて当該トライポートUPSを並列運転から
引き外すのに使用される。
AC入力監視回路34は商用電源9が正常であるかどうか
を、従来より既知の適宜の方法で(例えば、電圧レベ
ル、周波数=ゼロクロス点の周期、電圧波形などの基準
値からのずれ量に基づいて)監視し、異常を検知したと
きは切換スイッチ28を図示とは反対の位置へ切換える。
を、従来より既知の適宜の方法で(例えば、電圧レベ
ル、周波数=ゼロクロス点の周期、電圧波形などの基準
値からのずれ量に基づいて)監視し、異常を検知したと
きは切換スイッチ28を図示とは反対の位置へ切換える。
AC入力監視回路34の出力はまた同時に、動作モード監
視回路38、および並列運転されている他のトライポート
UPSの動作モード監視回路にも供給される。
視回路38、および並列運転されている他のトライポート
UPSの動作モード監視回路にも供給される。
動作モード監視回路38は、当該トライポートUPSおよ
び並列運転されている他のトライポートUPSのAC入力監
視回路34の検出出力を供給され、これら検出出力の論理
演算(これについては後述の第3図参照)に基づいてモ
ード制御信号および解列信号を発生する。
び並列運転されている他のトライポートUPSのAC入力監
視回路34の検出出力を供給され、これら検出出力の論理
演算(これについては後述の第3図参照)に基づいてモ
ード制御信号および解列信号を発生する。
モード制御回路39はモード制御信号を供給されて移相
器30を制御し、商用電源すなわちAC入力の正常時には、
インバータ26の入力電流(電流検出器37によって検出さ
れる)が事実上0になるようにインバータ駆動用矩形波
(発振回路29の出力)の位相を遅らせ、またAC入力の異
常時には、インバータ駆動用矩形波の位相を進めて正常
時のAC入力の位相に等しくなるようにすると共に、ライ
ンスイッチ23を開いて商用電源をトランス22から切離
す。
器30を制御し、商用電源すなわちAC入力の正常時には、
インバータ26の入力電流(電流検出器37によって検出さ
れる)が事実上0になるようにインバータ駆動用矩形波
(発振回路29の出力)の位相を遅らせ、またAC入力の異
常時には、インバータ駆動用矩形波の位相を進めて正常
時のAC入力の位相に等しくなるようにすると共に、ライ
ンスイッチ23を開いて商用電源をトランス22から切離
す。
並列同期信号発生回路41は、当該トライポートUPSお
よび並列運転されている他のトライポートUPSの発振回
路29の矩形波出力を供給され、これら矩形波出力信号の
論理演算(これについては後述の第4図参照)に基づい
て切換スイッチ28のIN端子に同期トリガパルスを供給す
る。
よび並列運転されている他のトライポートUPSの発振回
路29の矩形波出力を供給され、これら矩形波出力信号の
論理演算(これについては後述の第4図参照)に基づい
て切換スイッチ28のIN端子に同期トリガパルスを供給す
る。
第3図は動作モード監視回路38の具体的構成を示すブ
ロック図である。
ロック図である。
AC入力監視回路34からの検知出力信号および並列運転
されている他のトライポートUPSのAC入力監視回路から
の検知出力信号が、論理積回路51〜53に対をなして供給
される。
されている他のトライポートUPSのAC入力監視回路から
の検知出力信号が、論理積回路51〜53に対をなして供給
される。
したがって、この実施例においては、3つの中の任意
の2つのトライポートUPSからの検知出力信号が共に
“1"であれば(2つのトライポートUPSでAC入力正常と
判定されておれば:一般的には、多数決論理により、ま
たはn組の中の予定数m組のトライポートUPSにおいてA
C入力正常と判定されておれば)、論理積回路51〜53の
いずれかが出力“1"を発生する。
の2つのトライポートUPSからの検知出力信号が共に
“1"であれば(2つのトライポートUPSでAC入力正常と
判定されておれば:一般的には、多数決論理により、ま
たはn組の中の予定数m組のトライポートUPSにおいてA
C入力正常と判定されておれば)、論理積回路51〜53の
いずれかが出力“1"を発生する。
一方、任意の2つのトライポートUPSからの検知出力
信号が共に“0"であれば(一般的には、多数決論理によ
り、またはn組の中の予定数p組のトライポートUPSに
おいてAC入力異常と判定されておれば)、すべての論理
積回路51〜53の出力は“0"となる。
信号が共に“0"であれば(一般的には、多数決論理によ
り、またはn組の中の予定数p組のトライポートUPSに
おいてAC入力異常と判定されておれば)、すべての論理
積回路51〜53の出力は“0"となる。
論理積回路51〜53の出力は論理和回路54を介してモー
ド制御回路39に印加される。すなわち、この一致動作モ
ードが並列運転システムの全トライポートUPSの動作モ
ードとして使用される。
ド制御回路39に印加される。すなわち、この一致動作モ
ードが並列運転システムの全トライポートUPSの動作モ
ードとして使用される。
また一方、当該トライポートUPSのAC入力監視回路34
からの検知出力信号は、他のトライポートUPSのAC入力
監視回路からの検知出力信号と組合わされて2入力排他
的論理和回路55,56に供給される。
からの検知出力信号は、他のトライポートUPSのAC入力
監視回路からの検知出力信号と組合わされて2入力排他
的論理和回路55,56に供給される。
当該トライポートUPSの検知出力信号が他のトライポ
ートUPSの検知出力信号と一致しておれば、排他的論理
和回路55,56は出力を発生しないが、他の2つのトライ
ポートUPSの検知出力信号が一致している状態で、当該
トライポートUPSの検知出力信号が他のものと相違して
くると、2つの排他的論理和回路55,56が出力を生ずる
ので、論理積回路57が出力を発生する。
ートUPSの検知出力信号と一致しておれば、排他的論理
和回路55,56は出力を発生しないが、他の2つのトライ
ポートUPSの検知出力信号が一致している状態で、当該
トライポートUPSの検知出力信号が他のものと相違して
くると、2つの排他的論理和回路55,56が出力を生ずる
ので、論理積回路57が出力を発生する。
論理積回路57の出力と、タイマ回路(または遅延回
路)58の出力とが論理積回路59に供給されるので、当該
トライポートUPSの異常状態が予定時間以上継続する
と、論理積回路59が出力を生ずる。この出力は解列スイ
ッチ25を開操作するための解列信号Fとなる。
路)58の出力とが論理積回路59に供給されるので、当該
トライポートUPSの異常状態が予定時間以上継続する
と、論理積回路59が出力を生ずる。この出力は解列スイ
ッチ25を開操作するための解列信号Fとなる。
第4図は並列同期信号発生回路42の具体的構成を示す
ブロック図である。
ブロック図である。
パルス発生回路(ワンショット・マルチバイブレー
タ)61は発振回路29からの矩形波出力を供給され、対応
する矩形波の立上りのタイミングに同期したトリガパル
スを発生する。パルス発生回路62,63も、他の2つのト
ライポートUPSの発振回路(図示せず)からの矩形波出
力をそれぞれ供給され、対応する各矩形波の立上りのタ
イミングに同期したトリガパルスを発生する。
タ)61は発振回路29からの矩形波出力を供給され、対応
する矩形波の立上りのタイミングに同期したトリガパル
スを発生する。パルス発生回路62,63も、他の2つのト
ライポートUPSの発振回路(図示せず)からの矩形波出
力をそれぞれ供給され、対応する各矩形波の立上りのタ
イミングに同期したトリガパルスを発生する。
各トリガパルスは2つずつ組合わされて論理積回路65
〜67に入力される。したがって、この実施例において
は、3つの中の任意の2つのトライポートUPSの発振回
路の出力矩形波の位相が一致しておれば、いずれかの論
理積回路が出力を発生する。
〜67に入力される。したがって、この実施例において
は、3つの中の任意の2つのトライポートUPSの発振回
路の出力矩形波の位相が一致しておれば、いずれかの論
理積回路が出力を発生する。
前記論理積回路65〜67の出力パルスは論理和回路68を
介して切換スイッチ28のIN(インバータ)端子に加えら
れ、インバータモードで動作する場合の、並列運転され
るすべてのトライポートUPSに共通の発振回路用トリガ
パルスとなる。
介して切換スイッチ28のIN(インバータ)端子に加えら
れ、インバータモードで動作する場合の、並列運転され
るすべてのトライポートUPSに共通の発振回路用トリガ
パルスとなる。
このようにして、並列運転される各トライポートUPS
のインバータ間の同期が確保される。
のインバータ間の同期が確保される。
なお第4図において、パルス発生回路61〜63の出力で
あるトリガパルスのパルス幅が狭過ぎる(例えば、6〜
10μS程度以下)と、前記位相ずれのために完全な論理
積演算ができないことがある。
あるトリガパルスのパルス幅が狭過ぎる(例えば、6〜
10μS程度以下)と、前記位相ずれのために完全な論理
積演算ができないことがある。
その対策としては、このパルス幅を適当に広く(例え
ば200μS)設定しておき、論理和回路68の出力で狭い
幅のトリガパルスを発生するパルス発生回路を駆動し、
その出力を切換スイッチ28のIN端子に供給するのが望ま
しい。
ば200μS)設定しておき、論理和回路68の出力で狭い
幅のトリガパルスを発生するパルス発生回路を駆動し、
その出力を切換スイッチ28のIN端子に供給するのが望ま
しい。
第5図は同期監視回路43の具体的構成を示すブロック
図である。
図である。
当該トライポートUPSの発振回路29からの矩形波出力
が、他の並列運転トライポートUPSの発振回路の矩形波
出力と組合わされて、2入力の排他的論理和回路71,72
に供給される。
が、他の並列運転トライポートUPSの発振回路の矩形波
出力と組合わされて、2入力の排他的論理和回路71,72
に供給される。
当該トライポートUPSの発振回路29の出力の位相が他
の2つのトライポートUPSのそれと一致している間は、
排他的論理和回路71,72は出力を生ぜず、したがって同
期監視回路も出力を生じない。
の2つのトライポートUPSのそれと一致している間は、
排他的論理和回路71,72は出力を生ぜず、したがって同
期監視回路も出力を生じない。
しかし、発振回路29の出力の位相が他の2つのトライ
ポートUPSのそれからずれると、1対の排他的論理和回
路71,72の出力が“1"となるので、論理積回路73が出力
“1"を発生する。
ポートUPSのそれからずれると、1対の排他的論理和回
路71,72の出力が“1"となるので、論理積回路73が出力
“1"を発生する。
論理積回路73の“1"出力が、第3図の動作モード監視
回路の場合と同様に、タイマ回路(または遅延回路)74
に加えられると共に、論理積回路73およびタイマ回路74
の出力が論理積回路75に供給される。
回路の場合と同様に、タイマ回路(または遅延回路)74
に加えられると共に、論理積回路73およびタイマ回路74
の出力が論理積回路75に供給される。
その結果、発振回路29の出力の位相が他のトライポー
トUPSのそれからずれた状態が予定時間以上継続する
と、論理積回路75が出力を生じ、この出力が解列スイッ
チ25の開操作をするための解列信号Fとして用いられ
る。
トUPSのそれからずれた状態が予定時間以上継続する
と、論理積回路75が出力を生じ、この出力が解列スイッ
チ25の開操作をするための解列信号Fとして用いられ
る。
なお一般的に、n組のトライポートUPSを並列運転す
る場合の同期監視の排他的論理演算は、前述の思想にし
たがって適当に設定することができるが、同時に複数の
トライポートUPSが位相ずれになる確率は極めて低いの
で、監視対象である1つのトライポートUPSと残りの各
トライポートUPSとの同期を監視するようにすれば、実
用上は十分である。
る場合の同期監視の排他的論理演算は、前述の思想にし
たがって適当に設定することができるが、同時に複数の
トライポートUPSが位相ずれになる確率は極めて低いの
で、監視対象である1つのトライポートUPSと残りの各
トライポートUPSとの同期を監視するようにすれば、実
用上は十分である。
前述した本発明の実施例の動作を以下に説明する。
本発明の並列運転システムを構成する各トライポート
UPSの立上げは、次に述べるように、従来より知られて
いる通常の立上げ用シーケンス制御によって行なわれ
る。
UPSの立上げは、次に述べるように、従来より知られて
いる通常の立上げ用シーケンス制御によって行なわれ
る。
すなわち、各トライポートUPS入力側の商用および直
流電源のブレーカ(図示せず)がオフ、ラインスイッチ
23、インバータスイッチ24、および解列スイッチ25がす
べてオフで、インバータ26が停止の状態から、各トライ
ポートUPS1〜3の制御回路の電源をオンにすると、発振
回路29は内部リセット信号によってトリガされ、ほぼ商
用電源周波数に等しい周波数で発振を始める。
流電源のブレーカ(図示せず)がオフ、ラインスイッチ
23、インバータスイッチ24、および解列スイッチ25がす
べてオフで、インバータ26が停止の状態から、各トライ
ポートUPS1〜3の制御回路の電源をオンにすると、発振
回路29は内部リセット信号によってトリガされ、ほぼ商
用電源周波数に等しい周波数で発振を始める。
各USP入力側の直流電源のブレーカを投入し、インバ
ータをスタートさせると、インバータ26が起動される。
同時にインバータスイッチ24もオン状態になるので、ト
ライポートトランス22が励磁される。
ータをスタートさせると、インバータ26が起動される。
同時にインバータスイッチ24もオン状態になるので、ト
ライポートトランス22が励磁される。
各UPS入力側の商用電源のブレーカを投入すると、発
振回路29の発振周波数が商用電源の定格周波数より僅か
に低い値に下げられ、その出力矩形波の位相がAC入力の
それに一致したとき、前記発振回路29はAC入力同期信号
発生回路27からのゼロクロス信号によって制御されるよ
うになり、AC入力に完全に同期した矩形波出力を発生す
るようになる。
振回路29の発振周波数が商用電源の定格周波数より僅か
に低い値に下げられ、その出力矩形波の位相がAC入力の
それに一致したとき、前記発振回路29はAC入力同期信号
発生回路27からのゼロクロス信号によって制御されるよ
うになり、AC入力に完全に同期した矩形波出力を発生す
るようになる。
このようにして、インバータ26と入力商用電源との同
期が確認された後、インバータ監視回路32がインバータ
26の正常動作を検知していることを条件に、ラインスイ
ッチ23をオンにする。
期が確認された後、インバータ監視回路32がインバータ
26の正常動作を検知していることを条件に、ラインスイ
ッチ23をオンにする。
同時に、モード制御回路39が移相器30を制御し、イン
バータ電流検出器37の検出電流が0になるように、換言
すれば、インバータ26が負荷電流を負担しないように、
発振回路29の出力矩形波の位相を遅らせる。これによっ
て、トライポートUPSはノーマルモードになる。
バータ電流検出器37の検出電流が0になるように、換言
すれば、インバータ26が負荷電流を負担しないように、
発振回路29の出力矩形波の位相を遅らせる。これによっ
て、トライポートUPSはノーマルモードになる。
このようにして各トライポートUPS1〜3が起動され、
ノーマルモードに立あげられるが、各トライポートUPS
の立上げに要する時間は一様ではないので、これらを並
列運転するためには、さらに次のような、特有の起動制
御が必要である。
ノーマルモードに立あげられるが、各トライポートUPS
の立上げに要する時間は一様ではないので、これらを並
列運転するためには、さらに次のような、特有の起動制
御が必要である。
例えば、第1図のような構成において、最初にUPS1と
2とがノーマルモードになったことが検知されたとする
と、対応する解列スイッチ25が同時に投入され、2台の
トライポートUPSの並列運転が開始される。
2とがノーマルモードになったことが検知されたとする
と、対応する解列スイッチ25が同時に投入され、2台の
トライポートUPSの並列運転が開始される。
つづいてトライポートUPS3がノーマルモードになる
と、このUPSに対応する解列スイッチ25が投入されて3
台のトライポートUPSのノーマルモード並列運転が完了
する。
と、このUPSに対応する解列スイッチ25が投入されて3
台のトライポートUPSのノーマルモード並列運転が完了
する。
この時、各トライポートUPS1〜3の発振回路29は共通
のAC入力である商用電源のゼロクロス信号に同期したト
リガパルスによって駆動されているから、すべてのトラ
イポートUPSは完全に同期している。
のAC入力である商用電源のゼロクロス信号に同期したト
リガパルスによって駆動されているから、すべてのトラ
イポートUPSは完全に同期している。
前述のようにしてノーマルモード並列運転されている
3組のトライポートUPSインバータ1〜3の全てが正常
であり、かつAC入力となる商用電源9も正常である場合
は、第2図に示したAC入力監視回路34がAC正常の信号
“1"を発生し、切換スイッチ28は、図示のようにAC端子
側に接続される。
3組のトライポートUPSインバータ1〜3の全てが正常
であり、かつAC入力となる商用電源9も正常である場合
は、第2図に示したAC入力監視回路34がAC正常の信号
“1"を発生し、切換スイッチ28は、図示のようにAC端子
側に接続される。
AC入力同期信号発生回路27は商用電源電圧のゼロクロ
スに同期したトリガパルスを生じ、これによって発振回
路29は商用電源電圧のゼロクロスと同位相の矩形波を発
生する。
スに同期したトリガパルスを生じ、これによって発振回
路29は商用電源電圧のゼロクロスと同位相の矩形波を発
生する。
並列運転されている他の2つのトライポートUPSの発
振回路も、同じ商用電源電圧のゼロクロスと同位相の矩
形波を発生しているので、全てのトライポートUPS1〜3
の発振回路の出力矩形波は同位相である。
振回路も、同じ商用電源電圧のゼロクロスと同位相の矩
形波を発生しているので、全てのトライポートUPS1〜3
の発振回路の出力矩形波は同位相である。
このため、並列同期信号発生回路41の各パルス発生回
路61〜63も同位相のトリガパルスを発生し、これが切換
スイッチ28のIN端子に供給される。
路61〜63も同位相のトリガパルスを発生し、これが切換
スイッチ28のIN端子に供給される。
以上の説明から明らかなように、AC入力同期信号発生
回路27および並列同期信号発生回路41から出力される2
つのトリガパルスは完全に同期し、同位相となってい
る。
回路27および並列同期信号発生回路41から出力される2
つのトリガパルスは完全に同期し、同位相となってい
る。
並列運転されているすべてのトライポートUPSのAC入
力監視回路34の出力、すなわち動作モード監視回路38の
3入力がすべて等しいから、論理積回路51〜53の出力は
全て“1"となる。
力監視回路34の出力、すなわち動作モード監視回路38の
3入力がすべて等しいから、論理積回路51〜53の出力は
全て“1"となる。
これにより、論理和回路54の出力であるモード制御信
号は“1"となり、モード制御回路39はラインスイッチ23
を閉状態にすると共に、インバータ26が待機状態となる
ように、移相器30を制御する。
号は“1"となり、モード制御回路39はラインスイッチ23
を閉状態にすると共に、インバータ26が待機状態となる
ように、移相器30を制御する。
さらに具体的に言えば、インバータ26の入力電流が0
になり、インバータ26が負荷電流を負担しないように、
発振回路29の出力矩形波の位相を遅らせる。このような
制御は、当業者には周知である。この時、インバータス
イッチ24はオン状態に保持される。
になり、インバータ26が負荷電流を負担しないように、
発振回路29の出力矩形波の位相を遅らせる。このような
制御は、当業者には周知である。この時、インバータス
イッチ24はオン状態に保持される。
一方この時、2つの排他的論理和回路55,56の出力は
“0"であり、また同期監視回路43の出力も“0"である。
したがって、動作モード監視回路38および同期監視回路
43の出力である解列信号Fも“0"となり、解列スイッチ
25は閉状態に保持される。
“0"であり、また同期監視回路43の出力も“0"である。
したがって、動作モード監視回路38および同期監視回路
43の出力である解列信号Fも“0"となり、解列スイッチ
25は閉状態に保持される。
このようにして、各トライポートUPS1〜3のノーマル
モード並列運転が行なわれるが、AC入力が正常な状態で
はインバータは待機状態(その入力電流が0の状態)に
なっているから、ほぼすべての負荷電流は商用電源9か
らラインスイッチ23およびトライポートトランス22を介
して供給される。
モード並列運転が行なわれるが、AC入力が正常な状態で
はインバータは待機状態(その入力電流が0の状態)に
なっているから、ほぼすべての負荷電流は商用電源9か
らラインスイッチ23およびトライポートトランス22を介
して供給される。
またこの時、蓄電池10は充電器12を介して商用電源9
から充電される。もちろん蓄電池10は他の適当な直流電
源であってもよい。
から充電される。もちろん蓄電池10は他の適当な直流電
源であってもよい。
このようなノーマルモード並列運転状態から、商用電
源9の正常状態で、AC入力監視回路34が異常になると、
動作モード監視回路38の排他的論理和回路55,56が出力
“1"を発生し、これが予定時間継続すると解列信号Fが
出力される。これにより、解列スイッチ25が開操作され
て当該トライポートUPSは並列運転から外される。
源9の正常状態で、AC入力監視回路34が異常になると、
動作モード監視回路38の排他的論理和回路55,56が出力
“1"を発生し、これが予定時間継続すると解列信号Fが
出力される。これにより、解列スイッチ25が開操作され
て当該トライポートUPSは並列運転から外される。
またインバータ26が異常になると、そのドライブ信号
と出力信号とを比較しているインバータ監視回路32が異
常信号を発生する。これによってインバータスイッチ24
および解列スイッチ25が開放され、このトライポートUP
Sが並列運転から切り離される。
と出力信号とを比較しているインバータ監視回路32が異
常信号を発生する。これによってインバータスイッチ24
および解列スイッチ25が開放され、このトライポートUP
Sが並列運転から切り離される。
ここで、トライポートUPSの有効電力Pは、つぎの
(1)式で表わされる。
(1)式で表わされる。
P=V0・VI Sinθ/ωL ……(1) ただし、V0は出力電圧、VIは入力電圧、θは入出力電
圧間の位相差、Lはトライポートトランスの漏れインダ
クタンス、ωは角周波数である。
圧間の位相差、Lはトライポートトランスの漏れインダ
クタンス、ωは角周波数である。
すなわち、トライポートUPSの有効電力はその漏れイ
ンダクタンスに反比例する。それ故に、並列運転される
各トライポートUPSの漏れインダクタンスをその出力容
量に反比例させておけば、特別な負荷制御手段を設けな
くても、並列運転の場合の負荷分担を各トライポートUP
Sのインバータ容量に比例させることができる。
ンダクタンスに反比例する。それ故に、並列運転される
各トライポートUPSの漏れインダクタンスをその出力容
量に反比例させておけば、特別な負荷制御手段を設けな
くても、並列運転の場合の負荷分担を各トライポートUP
Sのインバータ容量に比例させることができる。
したがって、このように設定しておけば、複数のトラ
イポートUPSを並列運転している場合に、その中の1台
が異常になっても、単にこれを検知して解列するだけ
で、他になんらの制御手段を(例えば、負荷分担を設定
し直すような手段を)講ずることなしに、適正な負荷分
担での並列運転を継続することができる。
イポートUPSを並列運転している場合に、その中の1台
が異常になっても、単にこれを検知して解列するだけ
で、他になんらの制御手段を(例えば、負荷分担を設定
し直すような手段を)講ずることなしに、適正な負荷分
担での並列運転を継続することができる。
ノーマルモード並列運転の状態から商用電源9が停電
すると、各トライポートUPSのAC入力監視回路34がすべ
てAC異常信号“0"を出すので、切換スイッチ28はAC側か
らIN側へ切換えられ、発振器29は並列同期信号発生回路
41からのトリガパルスによって駆動されるようになる。
すると、各トライポートUPSのAC入力監視回路34がすべ
てAC異常信号“0"を出すので、切換スイッチ28はAC側か
らIN側へ切換えられ、発振器29は並列同期信号発生回路
41からのトリガパルスによって駆動されるようになる。
しかし前述のように、AC側およびIN側のトリガパルス
は完全に同位相になるように制御されているので、発振
回路29の出力矩形波の位相は変化せず、連続性が維持さ
れる。
は完全に同位相になるように制御されているので、発振
回路29の出力矩形波の位相は変化せず、連続性が維持さ
れる。
AC異常信号“0"が発生すると、動作モード監視回路38
では、論理積回路51〜53の出力が“0"になり、モード制
御回路39はラインスイッチ23を開くと共に、インバータ
26を待機モードから動作モードすなわちインバータモー
ドへ切換える。
では、論理積回路51〜53の出力が“0"になり、モード制
御回路39はラインスイッチ23を開くと共に、インバータ
26を待機モードから動作モードすなわちインバータモー
ドへ切換える。
具体的には、移相器30を制御して発振回路29の出力矩
形波の移相遅れをゼロにし(換言すれば、異常発生前の
商用電源9の位相と同位相にし)、異常発生前のAC入力
商用電源が負担していたのと同等の負荷電流をインバー
タ26から供給するようにする。このような制御も当業者
には周知である。
形波の移相遅れをゼロにし(換言すれば、異常発生前の
商用電源9の位相と同位相にし)、異常発生前のAC入力
商用電源が負担していたのと同等の負荷電流をインバー
タ26から供給するようにする。このような制御も当業者
には周知である。
一方、前述のように、各UPS1〜3のAC入力監視回路34
の出力がすべて0になるために、動作モード監視回路38
の排他的論理和回路55,56および論理積回路57,59の出力
はいずれも変化せず、また同期監視回路43の出力も変化
しないので、解列スイッチ25の開操作は行なわれない。
の出力がすべて0になるために、動作モード監視回路38
の排他的論理和回路55,56および論理積回路57,59の出力
はいずれも変化せず、また同期監視回路43の出力も変化
しないので、解列スイッチ25の開操作は行なわれない。
このようにして、AC入力が異常になると、すべてのト
ライポートUPS1〜3は一斉に待機モードからインバータ
モードへ切換えられ、インバータモード並列運転状態と
なる。
ライポートUPS1〜3は一斉に待機モードからインバータ
モードへ切換えられ、インバータモード並列運転状態と
なる。
AC入力の異常に応答するインバータモード並列運転へ
の移行は、AC入力の異常検知が早期かつ高速に行なわれ
るので、すべてのトライポートUPSにおいてほぼ瞬時に
実現される。したがって、その移行の途中における負荷
分担が問題になることは無い。
の移行は、AC入力の異常検知が早期かつ高速に行なわれ
るので、すべてのトライポートUPSにおいてほぼ瞬時に
実現される。したがって、その移行の途中における負荷
分担が問題になることは無い。
しかし、インバータモード並列運転中にAC入力が復旧
し、ノーマルモード並列運転に移行する場合は、AC入力
の正常復帰判定に比較的長時間を要し、しかも正常復帰
判定時間がトライポートUPS毎に異なる(すなわち、AC
入力監視回路34の出力が商用電源の正常を示す信号“1"
に復旧するタイミングがずれる)ことが多いために、ト
ライポートUPS間の負荷分担がアンバランスになる危険
性がある。
し、ノーマルモード並列運転に移行する場合は、AC入力
の正常復帰判定に比較的長時間を要し、しかも正常復帰
判定時間がトライポートUPS毎に異なる(すなわち、AC
入力監視回路34の出力が商用電源の正常を示す信号“1"
に復旧するタイミングがずれる)ことが多いために、ト
ライポートUPS間の負荷分担がアンバランスになる危険
性がある。
このことを、第6図を参照して以下に説明する。
第6図は、第1図の並列運転電源において、トライポ
ートUPS2,3はノーマルモードに移行し終っている(イン
バータが待機状態になっている)のに、トライポートUP
S1では、ラインスイッチ23がオンにされただけで、イン
バータ26はまだ待機状態になっておらず、その出力の位
相が商用電源のそれと一致している状態にある時の、等
価回路を示している。
ートUPS2,3はノーマルモードに移行し終っている(イン
バータが待機状態になっている)のに、トライポートUP
S1では、ラインスイッチ23がオンにされただけで、イン
バータ26はまだ待機状態になっておらず、その出力の位
相が商用電源のそれと一致している状態にある時の、等
価回路を示している。
ここでは、説明を簡単にするために、すべてのトライ
ポートUPS1〜3の容量は等しく、したがってトライポー
トトランス22の磁気シャント22d,22eによって生成され
る漏れインダクタンスLもすべて等しく設定されている
と仮定する。
ポートUPS1〜3の容量は等しく、したがってトライポー
トトランス22の磁気シャント22d,22eによって生成され
る漏れインダクタンスLもすべて等しく設定されている
と仮定する。
このような仮定の下では、トライポートUPS1の内部イ
ンピーダンスはトライポートUPS2,3のそれの1/2にな
る。
ンピーダンスはトライポートUPS2,3のそれの1/2にな
る。
前に述べたように、各トライポートUPSの負荷分担は
漏れインダクタンスの大きさに反比例するので、トライ
ポートUPS1は他のトライポートUPS2,3の2倍の電力を負
担することになり、負荷分担が容量に比例しなくなると
いう不都合を生ずる。
漏れインダクタンスの大きさに反比例するので、トライ
ポートUPS1は他のトライポートUPS2,3の2倍の電力を負
担することになり、負荷分担が容量に比例しなくなると
いう不都合を生ずる。
のみならず、トライポートUPS1の定電圧装置35の負担
が過大となるので、他のトライポートUPS2,3の定電圧装
置35がこれを補助するように作用し、各トライポートUP
S間に無効電流が流れる。この無効電流は並列電源装置
のロスになるばかりでなく、システムを不安定化する要
因ともなる。
が過大となるので、他のトライポートUPS2,3の定電圧装
置35がこれを補助するように作用し、各トライポートUP
S間に無効電流が流れる。この無効電流は並列電源装置
のロスになるばかりでなく、システムを不安定化する要
因ともなる。
本発明の動作モード監視回路38は、前述のような不都
合な現象を防止するものである。
合な現象を防止するものである。
すなわち、並列運転されている各トライポートUPSのA
C入力監視回路34の中の予定数のものがAC入力の正常復
帰を判定して“1"出力を発生したときに、各トライポー
トUPSに関するすべての動作モード監視回路38の論理積
回路51〜53および論理和回路54が一斉にモード制御信号
を発生するから、並列運転されているすべてのトライポ
ートUPSが同じタイミングで一斉に、ノーマルモードへ
移行することになる。
C入力監視回路34の中の予定数のものがAC入力の正常復
帰を判定して“1"出力を発生したときに、各トライポー
トUPSに関するすべての動作モード監視回路38の論理積
回路51〜53および論理和回路54が一斉にモード制御信号
を発生するから、並列運転されているすべてのトライポ
ートUPSが同じタイミングで一斉に、ノーマルモードへ
移行することになる。
なお上述の実施例においては、トライポートトランス
22を磁気シャント付きのものとし、これによって生成さ
れる漏れインダクタンスを直列インダクタンスとして用
いたが、その代りに外付けのリアクトル素子を用いるこ
ともできる。
22を磁気シャント付きのものとし、これによって生成さ
れる漏れインダクタンスを直列インダクタンスとして用
いたが、その代りに外付けのリアクトル素子を用いるこ
ともできる。
また、動作モード監視回路38や並列同期信号発生回路
41は、それぞれのトライポートUPSに個別に設備するも
のとして説明したが、これらはすべてのトライポートUP
Sに共通にただ1個設けても良い。
41は、それぞれのトライポートUPSに個別に設備するも
のとして説明したが、これらはすべてのトライポートUP
Sに共通にただ1個設けても良い。
第2図の実施例では、トランス22の鉄芯が1対の磁気
シャント22d,22eによって3区画に分割され、その中央
区画に出力巻線22cが形成されているが、例えば、本出
願人の提案に係る特願昭58−479002号(特開昭59−1753
47号公報)に記載したように、出力巻線を端部の区画に
形成すれば、トライポートUPSのノーマルモードとイン
バータモードとの間の移行制御を簡単かつ正確に行なう
ことができる。
シャント22d,22eによって3区画に分割され、その中央
区画に出力巻線22cが形成されているが、例えば、本出
願人の提案に係る特願昭58−479002号(特開昭59−1753
47号公報)に記載したように、出力巻線を端部の区画に
形成すれば、トライポートUPSのノーマルモードとイン
バータモードとの間の移行制御を簡単かつ正確に行なう
ことができる。
以上の実施例では、3相の各相にそれぞれ独立のトラ
ンスを用いているが、その鉄心構造を、例えば本出願人
の提案にかかる特願昭62−177947号に記載したような、
いわば3角柱形(またはΔ形)とすることもできる。
ンスを用いているが、その鉄心構造を、例えば本出願人
の提案にかかる特願昭62−177947号に記載したような、
いわば3角柱形(またはΔ形)とすることもできる。
すなわち、3相の中の隣接する2個のトランスの矩形
状鉄心を、それぞれの脚部が並置されるように対にし
て、ほぼ3角柱状(またはΔ形)に整列配置することに
よって3つの脚部対を構成し、前記脚部対のそれぞれに
共通の巻線を施こす。
状鉄心を、それぞれの脚部が並置されるように対にし
て、ほぼ3角柱状(またはΔ形)に整列配置することに
よって3つの脚部対を構成し、前記脚部対のそれぞれに
共通の巻線を施こす。
このように共通の巻線を施こすことにより、等価的に
は1巻線を2巻線として作用させることができるので、
個々独立に巻線を形成する場合に比べて巻線数を半減
し、また電源や負荷が不平衡になった場合の出力電圧の
位相ずれを小さくすることができる。
は1巻線を2巻線として作用させることができるので、
個々独立に巻線を形成する場合に比べて巻線数を半減
し、また電源や負荷が不平衡になった場合の出力電圧の
位相ずれを小さくすることができる。
(発明の効果) 以上の説明から明らかなように、本発明によれば次の
ような効果が達成される。
ような効果が達成される。
(1)各トライポートUPSの漏れインダクタンス(内部
インダクタンス)を、その出力容量に反比例するように
設定しておくことにより、特別な制御手段を講じなくて
も、負荷電流の分担を、その時に並列運転されているト
ライポートUPSの出力容量に比例させることができる。
インダクタンス)を、その出力容量に反比例するように
設定しておくことにより、特別な制御手段を講じなくて
も、負荷電流の分担を、その時に並列運転されているト
ライポートUPSの出力容量に比例させることができる。
(2)インバータモードで動作する場合、すべてのトラ
イポートUPSの発振回路用トリガパルスの位相が、並列
同期信号発生回路によって一致させられるので、インバ
ータ間の同期のずれや出力電圧間の位相差を事実上なく
し、循環電流を最少に抑制することができる。
イポートUPSの発振回路用トリガパルスの位相が、並列
同期信号発生回路によって一致させられるので、インバ
ータ間の同期のずれや出力電圧間の位相差を事実上なく
し、循環電流を最少に抑制することができる。
(3)ノーマルモードとインバータモードとの間の切換
えを、各トライポートUPSのモード判定信号の適当な所
定の論理演算(例えば、多数決論理や予定数以上の一
致)に基づいて、すべてのトライポートUPSについて同
タイミングで行なうようにしたので、切換タイミングの
ずれによる負荷分担のアンバランスや循環電流の発生、
システムの不安定化などを防止することができる。
えを、各トライポートUPSのモード判定信号の適当な所
定の論理演算(例えば、多数決論理や予定数以上の一
致)に基づいて、すべてのトライポートUPSについて同
タイミングで行なうようにしたので、切換タイミングの
ずれによる負荷分担のアンバランスや循環電流の発生、
システムの不安定化などを防止することができる。
(4)故障したトライポートUPSを並列運転から解列す
る場合、前記漏れインダクタンス(内部インダクタン
ス)によって、例えば短絡故障時の短絡電流の増加速度
が抑えられるので、短絡の検出や故障UPSの切離しに許
容される時間が長くなり、このための検出・保護装置の
構造を簡略化してコスト低減と高信頼性を実現すること
ができる。
る場合、前記漏れインダクタンス(内部インダクタン
ス)によって、例えば短絡故障時の短絡電流の増加速度
が抑えられるので、短絡の検出や故障UPSの切離しに許
容される時間が長くなり、このための検出・保護装置の
構造を簡略化してコスト低減と高信頼性を実現すること
ができる。
第1図は本発明の1実施例を示す概略ブロック図であ
る。第2図は、1つのトライポートUPSの具体的構成を
示すブロック図である。第3図は動作モード監視回路の
具体的構成を示すブロック図である。第4図は並列同期
信号発生回路の具体的構成を示すブロック図である。第
5図は同期監視回路の具体的構成を示すブロック図であ
る。第6図は本発明の並列運転電源をインバータモード
からノーマルモードへ移行させる場合の動作を説明する
ための等価回路図である。 26……インバータ、27……AC入力同期信号発生回路、29
……発振回路、30……移相器、31……インバータドライ
バ、32……インバータ監視回路、34……AC入力監視回
路、35……定電圧装置、38……動作モード監視回路、39
……モード制御回路、41……並列同期信号発生回路、43
……同期監視回路
る。第2図は、1つのトライポートUPSの具体的構成を
示すブロック図である。第3図は動作モード監視回路の
具体的構成を示すブロック図である。第4図は並列同期
信号発生回路の具体的構成を示すブロック図である。第
5図は同期監視回路の具体的構成を示すブロック図であ
る。第6図は本発明の並列運転電源をインバータモード
からノーマルモードへ移行させる場合の動作を説明する
ための等価回路図である。 26……インバータ、27……AC入力同期信号発生回路、29
……発振回路、30……移相器、31……インバータドライ
バ、32……インバータ監視回路、34……AC入力監視回
路、35……定電圧装置、38……動作モード監視回路、39
……モード制御回路、41……並列同期信号発生回路、43
……同期監視回路
フロントページの続き (56)参考文献 特開 昭58−83525(JP,A) 特開 昭62−71440(JP,A) 実開 昭54−21137(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02J 9/00 - 9/06
Claims (19)
- 【請求項1】AC入力電源と出力端子との間に互いに並列
に接続された複数のトライポート無停電電源装置よりな
り、それぞれのトライポート無停電電源装置が、 3巻線トランスと、 前記トランスの第1の巻線に第1のインダクタンスを介
して接続されたAC入力と、 前記トランスの第2の巻線に第2のインダクタンスを介
して接続されたインバータと、 前記トランスの第3の巻線に解列スイッチを介して接続
された出力端子と、 AC入力周波数に同期して前記インバータを駆動するイン
バータ駆動手段と、 AC入力の正常・異常を検出するAC入力監視回路と、 前記AC入力監視回路の検出出力に応じて前記インバータ
を、それが出力電流を発生しない待機モードと出力電流
を発生するインバータモードとの間で切換制御するモー
ド制御手段と、 前記複数のトライポート無停電電源装置のうちの少なく
とも2つの前記AC入力監視回路の検出出力の論理積を、
前記モード制御手段にモード制御信号として供給する動
作モード監視手段とを具備したことを特徴とするトライ
ポート無停電電源装置の並列運転装置。 - 【請求項2】AC入力電源と出力端子との間に互いに並列
に接続された複数のトライポート無停電電源装置よりな
り、それぞれのトライポート無停電電源装置が、 3巻線トランスと、 前記トランスの第1の巻線に第1のインダクタンスを介
して接続されたAC入力と、 前記トランスの第2の巻線に第2のインダクタンスを介
して接続されたインバータと、 前記トランスの第3の巻線に解列スイッチを介して接続
された出力端子と、 AC入力周波数に同期して前記インバータを駆動するイン
バータ駆動手段と、 AC入力の正常・異常を検出するAC入力監視回路と、 前記AC入力監視回路の検出出力に応じて前記インバータ
を、それが出力電流を発生しない待機モードと出力電流
を発生するインバータモードとの間で切換制御するモー
ド制御手段とを具備し、 前記インバータ駆動手段はAC入力電圧波形のゼロクロス
点信号によってトリガされる発振回路と、発振回路の出
力波形を移相する移相器と、移相器の出力でインバータ
を駆動するインバータドライバとよりなり、 前記AC入力監視回路がAC入力の異常を検出したときは、
前記複数のトライポート無停電電源装置の内の少なくと
も2つの発振回路の発振出力の論理積を、前記発振回路
のトリガパルスとして供給する並列同期信号発生手段を
さらに具備したことを特徴とするトライポート無停電電
源装置の並列運転装置。 - 【請求項3】AC入力電源と出力端子との間に互いに並列
に接続された複数のトライポート無停電電源装置よりな
り、それぞれのトライポート無停電電源装置が、 3巻線トランスと、 前記トランスの第1の巻線に第1のインダクタンスを介
して接続されたAC入力と、 前記トランスの第2の巻線に第2のインダクタンスを介
して接続されたインバータと、 前記トランスの第3の巻線に解列スイッチを介して接続
された出力端子と、 AC入力周波数に同期して前記インバータを駆動するイン
バータ駆動手段と、 AC入力の正常・異常を検出するAC入力監視回路と、 前記AC入力監視回路の検出出力に応じて前記インバータ
を、それが出力電流を発生しない待機モードと出力電流
を発生するインバータモードとの間で切換制御するモー
ド制御手段とを具備し、 前記インバータ駆動手段はAC入力電圧波形のゼロクロス
点信号によってトリガされる発振回路と、発振回路の出
力波形を移相する移相器と、移相器の出力でインバータ
を駆動するインバータドライバとよりなり、 1つのトライポート無停電電源装置の発振回路の発振出
力の位相と、並列運転されている他のトライポート無停
電電源の発振回路の発振出力の位相との位相差が予定値
以上であるときは、前記1つのトライポート無停電電源
装置の解列スイッチを開放する解列信号を発生する同期
監視手段をさらに具備したことを特徴とするトライポー
ト無停電電源装置の並列運転装置。 - 【請求項4】前記インバータ駆動手段はAC入力電圧波形
のゼロクロス点信号によってトリガされる発振回路と、
発振回路の出力波形を移相する移相器と、移相器の出力
でインバータを駆動するインバータドライバとよりな
り、 1つのトライポート無停電電源装置の発振回路の発振出
力の位相と、並列運転されている他のトライポート無停
電電源の発振回路の発振出力の位相との位相差が予定値
以上であるときは、前記1つのトライポート無停電電源
装置の解列スイッチを開放する解列信号を発生する同期
監視手段をさらに具備したことを特徴とする請求項1に
記載のトライポート無停電電源装置の並列運転装置。 - 【請求項5】前記インバータ駆動手段はAC入力電圧波形
のゼロクロス点信号によってトリガされる発振回路と、
発振回路の出力波形を移相する移相器と、移相器の出力
でインバータを駆動するインバータドライバとよりな
り、 1つのトライポート無停電電源装置の発振回路の発振出
力の位相と、並列運転されている他のトライポート無停
電電源の発振回路の発振出力の位相との位相差が予定値
以上であるときは、前記1つのトライポート無停電電源
装置の解列スイッチを開放する解列信号を発生する同期
監視手段をさらに具備したことを特徴とする請求項2に
記載のトライポート無停電電源装置の並列運転装置。 - 【請求項6】さらに、前記複数のトライポート無停電電
源装置の内の少なくとも2つの前記AC入力監視回路の検
出出力の論理積を、前記モード制御手段にモード制御信
号として供給する動作モード監視手段を具備したことを
特徴とする請求項2に記載のトライポート無停電電源装
置の並列運転装置。 - 【請求項7】前記インバータ駆動手段はAC入力電圧波形
のゼロクロス点信号によってトリガされる発振回路と、
発振回路の出力波形を移相する移相器と、移相器の出力
でインバータを駆動するインバータドライバとよりな
り、 1つのトライポート無停電電源装置の発振回路の発振出
力の位相と、並列運転されている他のトライポート無停
電電源の発振回路の発振出力の位相との位相差が予定値
以上であるときは、前記1つのトライポート無停電電源
装置の解列スイッチを開放する解列信号を発生する同期
監視手段をさらに具備したことを特徴とする請求項6に
記載のトライポート無停電電源装置の並列運転装置。 - 【請求項8】動作モード監視手段は、それぞれのトライ
ポート無停電電源に個別に設けられたことを特徴とする
請求項1、4、6、7のいずれかに記載のトライポート
無停電電源装置の並列運転装置。 - 【請求項9】動作モード監視手段は、並列接続されたす
べてのトライポート無停電電源に共通に1個だけ設けら
れたことを特徴とする請求項1、4、6、7のいずれか
に記載のトライポート無停電電源装置の並列運転装置。 - 【請求項10】並列同期信号発生手段は、それぞれのト
ライポート無停電電源に個別に設けられたことを特徴と
する請求項2、5、6、7のいずれかに記載のトライポ
ート無停電電源装置の並列運転装置。 - 【請求項11】並列同期信号発生手段は、並列接続され
たすべてのトライポート無停電電源に共通に1個だけ設
けられたことを特徴とする請求項2、5、6、7のいず
れかに記載のトライポート無停電電源装置の並列運転装
置。 - 【請求項12】同期監視手段は、それぞれのトライポー
ト無停電電源に個別に設けられたことを特徴とする請求
項3、4、5、7のいずれかに記載のトライポート無停
電電源装置の並列運転装置。 - 【請求項13】動作モード監視手段は、1つのトライポ
ート無停電電源装置の前記AC入力監視回路の検出出力
が、並列運転されている他の少なくとも2つのトライポ
ート無停電電源装置の前記AC入力監視回路の検出出力と
相違するときは、前記1つのトライポート無停電電源装
置の解列信号を出力することを特徴とする請求項1、
4、6、7のいずれかに記載のトライポート無停電電源
装置の並列運転装置。 - 【請求項14】第1および第2のインダクタンスの少な
くとも一方は、前記3巻線トランスに形成された磁気シ
ャントによって生成される漏れインダクタンスであるこ
とを特徴とする請求項1ないし7のいずれかに記載のト
ライポート無停電電源装置の並列運転装置。 - 【請求項15】第1および第2のインダクタンスの少な
くとも一方は、前記3巻線トランスの該当する入力巻線
に直列接続されたインダクタであることを特徴とする請
求項1ないし7のいずれかに記載のトライポート無停電
電源装置の並列運転装置。 - 【請求項16】各トライポート無停電電源装置の前記第
1および第2のインダクタンスの値が、それぞれの出力
容量に反比例するように設定されたことを特徴とする請
求項1ないし7のいずれかに記載のトライポート無停電
電源装置の並列運転装置。 - 【請求項17】前記3巻線トランスの鉄芯は2つの磁気
シャントによって中央および両端の3区画に区分され、
一方端の区画に第3の巻線が形成され、残りの2区画に
第1および第2の巻線が形成されたことを特徴とする請
求項1ないし7のいずれかに記載のトライポート無停電
電源装置の並列運転装置。 - 【請求項18】前記出力端子には定電圧装置が接続され
たことを特徴とする請求項1ないし7のいずれかに記載
のトライポート無停電電源装置の並列運転装置。 - 【請求項19】トライポート無停電電源装置は3相用で
あり、3相の中の隣接する2個のトランス鉄心は、それ
ぞれの鉄心脚部が並置されるように対にして、ほぼ3角
柱状に整列配置されて3つの脚部対を構成し、前記脚部
対のそれぞれに共通の巻線が施こされたことを特徴とす
る請求項1ないし7のいずれかに記載のトライポート無
停電電源装置の並列運転装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269227A JP2849598B2 (ja) | 1988-10-25 | 1988-10-25 | トライポート無停電電源装置の並列運転装置 |
| CA000613894A CA1319412C (en) | 1988-10-25 | 1989-09-28 | Apparatus for parallel operation of triport uninterruptable power source devices |
| AU42429/89A AU607639B2 (en) | 1988-10-25 | 1989-10-02 | Apparatus for parallel operation of triport uninterruptable power source devices |
| GB8922379A GB2224895B (en) | 1988-10-25 | 1989-10-04 | Apparatus for parallel operation of triport uninterruptable power source devices |
| FR8913943A FR2638299B1 (fr) | 1988-10-25 | 1989-10-24 | Appareil pour le fonctionnement parallele de dispositifs de source d'alimentation electrique sans interruption a trois points d'acces |
| DE3935564A DE3935564A1 (de) | 1988-10-25 | 1989-10-25 | Geraet zum parallelen betreiben von nichtunterbrechbaren dreiport-leistungsversorgungseinrichtungen |
| US07/772,596 US5237208A (en) | 1988-10-25 | 1991-10-07 | Apparatus for parallel operation of triport uninterruptable power source devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269227A JP2849598B2 (ja) | 1988-10-25 | 1988-10-25 | トライポート無停電電源装置の並列運転装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119541A JPH02119541A (ja) | 1990-05-07 |
| JP2849598B2 true JP2849598B2 (ja) | 1999-01-20 |
Family
ID=17469433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269227A Expired - Lifetime JP2849598B2 (ja) | 1988-10-25 | 1988-10-25 | トライポート無停電電源装置の並列運転装置 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2849598B2 (ja) |
| AU (1) | AU607639B2 (ja) |
| CA (1) | CA1319412C (ja) |
| DE (1) | DE3935564A1 (ja) |
| FR (1) | FR2638299B1 (ja) |
| GB (1) | GB2224895B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738139B2 (ja) * | 1990-09-07 | 1998-04-08 | 富士電機株式会社 | 並立商用同期式cvcf電源の同期指令切換装置 |
| CA2454723C (en) * | 2001-07-23 | 2010-07-20 | Northern Power Systems, Inc. | Control system for a power converter and method of controlling operation of a power converter prior application information |
| DE102006027716B3 (de) | 2006-06-15 | 2008-01-24 | Lenze Drive Systems Gmbh | Ansteuerung mit Wechselrichtern bei geringen Schaltverlusten |
| WO2008133733A1 (en) * | 2007-04-27 | 2008-11-06 | Liebert Corporation | Method and apparatus for synchronization of actions in a parallel ups system using a serial communications bus |
| JP5706739B2 (ja) * | 2011-04-01 | 2015-04-22 | 東芝三菱電機産業システム株式会社 | 電力変換システム |
| US11128164B1 (en) | 2020-03-11 | 2021-09-21 | Schneider Electric It Corporation | Fault condition detection system and method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675037A (en) * | 1971-06-01 | 1972-07-04 | Bell Telephone Labor Inc | Technique for synchronous parallel operation of static inverters |
| US4010381A (en) * | 1975-04-24 | 1977-03-01 | Bell Telephone Laboratories, Incorporated | No-break ac power supply |
| DE2539991C2 (de) * | 1975-09-05 | 1982-06-03 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Wechselrichter-Transformator |
| US4099066A (en) * | 1976-08-17 | 1978-07-04 | Beggs William C | Pulse generating system with high energy electrical pulse transformer and method of generating pulses |
| JPS5421137U (ja) * | 1977-07-15 | 1979-02-10 | ||
| DE2904786C2 (de) * | 1979-02-08 | 1981-02-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Regelung von Wechselrichtern im Parallelbetrieb und Schaltungsanordnungen zur Durchführung des Verfahrens |
| JPS5883525A (ja) * | 1981-11-10 | 1983-05-19 | ニシム電子工業株式会社 | 交流無停電電源装置 |
| US4475047A (en) * | 1982-04-29 | 1984-10-02 | At&T Bell Laboratories | Uninterruptible power supplies |
| JPS59175347A (ja) * | 1983-03-24 | 1984-10-04 | ニシム電子工業株式会社 | 交流無停電電源装置 |
| US4673825A (en) * | 1985-02-15 | 1987-06-16 | Exide Electronics Corporation | Uninterruptible power supply with isolated bypass winding |
| FR2581488A1 (fr) * | 1985-05-03 | 1986-11-07 | Travaux Electr Ste Gle | Perfectionnement aux alimentations en courant alternatif non susceptibles d'etre interrompues |
| IT1185262B (it) * | 1985-07-16 | 1987-11-04 | Italtel Spa | Disposizione circuitale per la sincronizzazione di un complesso di unita' di alimentazione |
| JP2909820B2 (ja) * | 1985-09-25 | 1999-06-23 | ニシム電子工業株式会社 | 交流無停電電源装置による負荷起動方法 |
| JPS62268366A (ja) * | 1986-04-29 | 1987-11-20 | モジユラ−・パワ− コ−ポレ−シヨン | 電子的電源装置 |
-
1988
- 1988-10-25 JP JP63269227A patent/JP2849598B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-28 CA CA000613894A patent/CA1319412C/en not_active Expired - Fee Related
- 1989-10-02 AU AU42429/89A patent/AU607639B2/en not_active Ceased
- 1989-10-04 GB GB8922379A patent/GB2224895B/en not_active Expired - Fee Related
- 1989-10-24 FR FR8913943A patent/FR2638299B1/fr not_active Expired - Fee Related
- 1989-10-25 DE DE3935564A patent/DE3935564A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119541A (ja) | 1990-05-07 |
| AU607639B2 (en) | 1991-03-07 |
| DE3935564A1 (de) | 1990-04-26 |
| CA1319412C (en) | 1993-06-22 |
| GB8922379D0 (en) | 1989-11-22 |
| GB2224895B (en) | 1993-05-19 |
| GB2224895A (en) | 1990-05-16 |
| FR2638299B1 (fr) | 1994-03-25 |
| FR2638299A1 (fr) | 1990-04-27 |
| AU4242989A (en) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237208A (en) | Apparatus for parallel operation of triport uninterruptable power source devices | |
| US11081903B2 (en) | Protection methods and switches in uninterruptible power supply systems | |
| EP0273598A2 (en) | DC link variable speed constant frequency parallel power system and control method | |
| JPH082154B2 (ja) | 非同期多相スイツチング回路 | |
| CN111009956A (zh) | 多电源的切换主拓扑电路及多电源切换方法 | |
| JP3255797B2 (ja) | 分散電源の運転制御方法 | |
| JP2849598B2 (ja) | トライポート無停電電源装置の並列運転装置 | |
| CN115864807A (zh) | 一种非故障相连续供电的三相逆变器短路限流方法及系统 | |
| WO2020082860A1 (zh) | 光伏用电设备及其充电控制方法、装置和电路、存储介质 | |
| JP2000245168A (ja) | 電力変換器システム | |
| US4255783A (en) | Selective commutation circuit for an inverter | |
| JPS648531B2 (ja) | ||
| JP4108899B2 (ja) | 無停電電源システム | |
| CN113612197A (zh) | 一种柔性直流配电网直流变压器涌流抑制方法及相关装置 | |
| CN114362333A (zh) | 充电装置和具有其的车辆 | |
| JPH0534201Y2 (ja) | ||
| US20250233449A1 (en) | Method, Apparatus And Controller For Fault Detection Of Uninterruptible Power Supply | |
| JP3127250B2 (ja) | 系統連系インバータの単独運転防止装置 | |
| JPS59201697A (ja) | 同期切換装置 | |
| JP3464346B2 (ja) | 可変速揚水発電システムにおけるサイリスタスイッチのオフ装置 | |
| KR20250123677A (ko) | 인버터, 인버터를 턴오프하기 위한 방법 및 광발전 시스템 | |
| JP3766788B2 (ja) | 無停電電源装置 | |
| CN119401388A (zh) | 适用于源网荷储系统的故障后恢复再运行方法及系统 | |
| CN120546249A (zh) | 一种基于快速机械开关和电压源换流器组合的快速双电源切换系统及方法 | |
| JP3533515B2 (ja) | 直列補償装置とスイッチング素子制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |