JP2845465B2 - 信号分離回路 - Google Patents
信号分離回路Info
- Publication number
- JP2845465B2 JP2845465B2 JP32684988A JP32684988A JP2845465B2 JP 2845465 B2 JP2845465 B2 JP 2845465B2 JP 32684988 A JP32684988 A JP 32684988A JP 32684988 A JP32684988 A JP 32684988A JP 2845465 B2 JP2845465 B2 JP 2845465B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- input terminal
- pnp transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号分離回路に関し、特に直流と音声信号が
重畳されて送られてくる信号を受け、直流成分を増幅回
路の電源に使うために直流と音声信号を分離する回路に
関する。
重畳されて送られてくる信号を受け、直流成分を増幅回
路の電源に使うために直流と音声信号を分離する回路に
関する。
従来、この種の直流・音声信号分離回路は第２図に示
すように正入力端子１と負入力端子２とシュミレーテッ
ド・インダクタ３と増幅回路４とコンデンサ５とを有し
ている。一方、第２図のシュミレーテッド・インダクタ
３の一例は、第３図に示すように、正端子21と負端子22
と抵抗器23,24,25とコンデンサ26とNPNトランジスタ27
とから構成される。
すように正入力端子１と負入力端子２とシュミレーテッ
ド・インダクタ３と増幅回路４とコンデンサ５とを有し
ている。一方、第２図のシュミレーテッド・インダクタ
３の一例は、第３図に示すように、正端子21と負端子22
と抵抗器23,24,25とコンデンサ26とNPNトランジスタ27
とから構成される。
第２図において、シュミレーテッド・インダクタ３は
音声信号成分に対しては十分高いインピーダンスを持つ
ので音声信号に対して負荷とはならない。また、直流成
分だけを通過させる。シュミレーテッド・インダクタ３
を通過した直流は、第１のコンデンサ５で平滑されて増
幅回路４の電源に使用される。
音声信号成分に対しては十分高いインピーダンスを持つ
ので音声信号に対して負荷とはならない。また、直流成
分だけを通過させる。シュミレーテッド・インダクタ３
を通過した直流は、第１のコンデンサ５で平滑されて増
幅回路４の電源に使用される。
上述した従来の直流・音声信号分離回路では、増幅回
路４で消費される電流が瞬時に低下した場合、シュミレ
ーテッドインダクタ３にかかる電圧が減少してしまう。
シュミレーテッド・インダクタ３は、第３図に示す回路
構成であるため充分な電圧が与えられないと、音声信号
に対するインピーダンスが低下する。結果としてシュミ
レーテッド・インダクタ３にかかる電圧が低下するとシ
ュミレーテッドインダクタ３のインピーダンスが低下
し、音声信号に歪を発生させてしまうという問題点があ
る。
路４で消費される電流が瞬時に低下した場合、シュミレ
ーテッドインダクタ３にかかる電圧が減少してしまう。
シュミレーテッド・インダクタ３は、第３図に示す回路
構成であるため充分な電圧が与えられないと、音声信号
に対するインピーダンスが低下する。結果としてシュミ
レーテッド・インダクタ３にかかる電圧が低下するとシ
ュミレーテッドインダクタ３のインピーダンスが低下
し、音声信号に歪を発生させてしまうという問題点があ
る。
本発明の信号分離回路は、正入力端子と、負入力端子
と、シュミレーテッド・インダクタと、増幅回路と、抵
抗器と、第１のコンデンサおよび第２のコンデンサと、
PNPトランジスタとを有し、前記正入力端子に前記シュ
ミレーテッド・インダクタの正端子と前記増幅回路の正
入力端子とを接続し、前記シュミレーテッド・インダク
タの負端子に前記抵抗器の一端とPNPトランジスタのエ
ミッタ端子と前記第２のコンデンサの一端の前記増幅回
路の正電源端子とを接続し、前記抵抗器の他端に前記第
１のコンデンサの一端と前記PNPトランジスタのベース
端子とを接続し、前記負入力端子に前記増幅回路の負入
力端子および負電源端子と前記第１のコンデンサの他端
と前記PNPトランジスタのコレクタ端子と前記第２のコ
ンデンサの他端とを接続したことを特徴とする。
と、シュミレーテッド・インダクタと、増幅回路と、抵
抗器と、第１のコンデンサおよび第２のコンデンサと、
PNPトランジスタとを有し、前記正入力端子に前記シュ
ミレーテッド・インダクタの正端子と前記増幅回路の正
入力端子とを接続し、前記シュミレーテッド・インダク
タの負端子に前記抵抗器の一端とPNPトランジスタのエ
ミッタ端子と前記第２のコンデンサの一端の前記増幅回
路の正電源端子とを接続し、前記抵抗器の他端に前記第
１のコンデンサの一端と前記PNPトランジスタのベース
端子とを接続し、前記負入力端子に前記増幅回路の負入
力端子および負電源端子と前記第１のコンデンサの他端
と前記PNPトランジスタのコレクタ端子と前記第２のコ
ンデンサの他端とを接続したことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
同実施例は、正入力端子１と、負荷入力端子２と、シ
ュミレーテッド・インダクタ３と、増幅回路４と、抵抗
器９と、第１のコンデンサ６および第２のコンデンサ８
と、PNPトランジスタ７とを有し、正入力端子１にシュ
ミレーテッド・インダクタ３の正端子と増幅回路４の正
入力端子とを接続し、シュミレーテッド・インダクタ３
の負端子に抵抗器９の一端とPNPトランジスタ７のエミ
ッタ端子と第２のコンデンサ８の一端と増幅回路４の正
電源端子とを接続し、抵抗器９の他端に第１のコンデン
サ６の一端とPNPトランジスタ７のベース端子とを接続
し、負入力端子２に増幅回路４の負入力端子および負電
源端子と第１のコンデンサ６の他端とPNPトランジスタ
７のコレクタ端子と第２のコンデンサ８の他端とを接続
している。
ュミレーテッド・インダクタ３と、増幅回路４と、抵抗
器９と、第１のコンデンサ６および第２のコンデンサ８
と、PNPトランジスタ７とを有し、正入力端子１にシュ
ミレーテッド・インダクタ３の正端子と増幅回路４の正
入力端子とを接続し、シュミレーテッド・インダクタ３
の負端子に抵抗器９の一端とPNPトランジスタ７のエミ
ッタ端子と第２のコンデンサ８の一端と増幅回路４の正
電源端子とを接続し、抵抗器９の他端に第１のコンデン
サ６の一端とPNPトランジスタ７のベース端子とを接続
し、負入力端子２に増幅回路４の負入力端子および負電
源端子と第１のコンデンサ６の他端とPNPトランジスタ
７のコレクタ端子と第２のコンデンサ８の他端とを接続
している。
増幅回路４の消費電流が変化しない時は、第２のコン
デンサ８の両端の電圧には変化がない。また、第１のコ
ンデンサ６の両端電圧も変化がないので抵抗器９の両端
には電圧が生じない。したがって第１のPNPトランジス
タ７にはベース電流、そしてコレクタ電流が流れない。
デンサ８の両端の電圧には変化がない。また、第１のコ
ンデンサ６の両端電圧も変化がないので抵抗器９の両端
には電圧が生じない。したがって第１のPNPトランジス
タ７にはベース電流、そしてコレクタ電流が流れない。
次に、増幅回路４の消費電流が瞬時に減少した場合、
シュミレーテッド・インダクタ３の働きにより、シュミ
レーテッドインダクタ３を流れる電流は変化しないた
め、第２のコンデンサ８の両端電圧が増加する。このと
き、第１のコンデンサ６には抵抗器９を通して電流が流
れるので、抵抗器９の両端に電圧が生じる。これにより
PNPトランジスタ７にはベース電流が流れ、さらにコレ
クタ電流が流れる。PNPトランジスタ７のコレクタ電流
は、シュミレーテッド・インダクタ３からの電流を吸収
する形で流れるので、第２のコンデンサ８の両端電圧の
増加が抑えられる。したがってシュミレーテッド・イン
ダクタ３の両端電圧が低下することはない。すなわち、
抵抗9,第１のコンデンサ6,PNPトランジスタ７により形
成される回路は、増幅回路４の消費電流が瞬時に低下し
たときに、これに代わって同量の電流を消費しシュミレ
ーテッド・インダクタ３にかかる電圧を低下させないよ
う働く。
シュミレーテッド・インダクタ３の働きにより、シュミ
レーテッドインダクタ３を流れる電流は変化しないた
め、第２のコンデンサ８の両端電圧が増加する。このと
き、第１のコンデンサ６には抵抗器９を通して電流が流
れるので、抵抗器９の両端に電圧が生じる。これにより
PNPトランジスタ７にはベース電流が流れ、さらにコレ
クタ電流が流れる。PNPトランジスタ７のコレクタ電流
は、シュミレーテッド・インダクタ３からの電流を吸収
する形で流れるので、第２のコンデンサ８の両端電圧の
増加が抑えられる。したがってシュミレーテッド・イン
ダクタ３の両端電圧が低下することはない。すなわち、
抵抗9,第１のコンデンサ6,PNPトランジスタ７により形
成される回路は、増幅回路４の消費電流が瞬時に低下し
たときに、これに代わって同量の電流を消費しシュミレ
ーテッド・インダクタ３にかかる電圧を低下させないよ
う働く。
以上説明したように本発明は、簡単な回路を付加する
ことにより、シュミレーテッドインダクタの電圧不足に
よるインピーダンス低下を抑え、音声信号の歪発生を防
ぐ効果がある。
ことにより、シュミレーテッドインダクタの電圧不足に
よるインピーダンス低下を抑え、音声信号の歪発生を防
ぐ効果がある。
第１図は本発明の一実施例の回路図、第２図は従来構成
の回路図、第３図は第１図，第２図に共通なシュミレー
テッド・インダクタの回路図である。 １……正入力端子、２……負入力端子、３……シュミレ
ーテッド・インダクタ、４……増幅回路、９……抵抗
器、６……第１のコンデンサ、７……PNPトランジス
タ、８……第２のコンデンサ。
の回路図、第３図は第１図，第２図に共通なシュミレー
テッド・インダクタの回路図である。 １……正入力端子、２……負入力端子、３……シュミレ
ーテッド・インダクタ、４……増幅回路、９……抵抗
器、６……第１のコンデンサ、７……PNPトランジス
タ、８……第２のコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−256812（ＪＰ，Ａ) 特開 昭51−134013（ＪＰ，Ａ) 実開 昭54−18140（ＪＰ，Ｕ) 実開 昭56−71034（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/76 - 3/44 H04B 3/50 - 3/60 H04B 7/005 - 7/015 H03H 11/00 - 11/54
Claims (1)
- 【請求項１】正入力端子と、負入力端子と、シュミレー
テッド・インダクタと、増幅回路と、抵抗器と、第１の
コンデンサおよび第２のコンデンサと、PNPトランジス
タとを有し、前記正入力端子に前記シュミレーテッド・
インダクタの正端子と前記増幅回路の正入力端子とを接
続し、前記シュミレーテッド・インダクタ負端子に前記
抵抗器の一端とPNPトランジスタのエミッタ端子と前記
第２のコンデンサの一端と前記増幅回路の正電源端子と
を接続し、前記抵抗器の他端に前記第１のコンデンサの
一端と前記PNPトランジスタのベース端子とを接続し、
前記負入力端子に前記増幅回路の負入力端子および負電
源端子と前記第１のコンデンサの他端と前記PNPトラン
ジスタのコレクタ端子と前記第２のコンデンサの他端と
を接続したことを特徴とする信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32684988A JP2845465B2 (ja) | 1988-12-23 | 1988-12-23 | 信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32684988A JP2845465B2 (ja) | 1988-12-23 | 1988-12-23 | 信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02171036A JPH02171036A (ja) | 1990-07-02 |
| JP2845465B2 true JP2845465B2 (ja) | 1999-01-13 |
Family
ID=18192403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32684988A Expired - Fee Related JP2845465B2 (ja) | 1988-12-23 | 1988-12-23 | 信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845465B2 (ja) |
-
1988
- 1988-12-23 JP JP32684988A patent/JP2845465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02171036A (ja) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| JP2845465B2 (ja) | 信号分離回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH02254805A (ja) | 飽和検出器付増幅器装置 | |
| GB2126053A (en) | Audio amplifier arrangement | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPH0360222B2 (ja) | ||
| JPS6017935Y2 (ja) | 増幅器 | |
| JPS58111515U (ja) | 平衡入力回路 | |
| JPH062337Y2 (ja) | Ａｌｃ回路 | |
| JP2593082Y2 (ja) | 利得補正増幅回路 | |
| JP3422910B2 (ja) | 半導体集積回路 | |
| JPH0241923Y2 (ja) | ||
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| JP3322269B2 (ja) | 利得制御回路 | |
| JP3784910B2 (ja) | 出力回路 | |
| JPH0221775Y2 (ja) | ||
| JPS5913410A (ja) | 電力増幅器 | |
| JPH05175876A (ja) | 中間周波増幅装置 | |
| JPH0316644B2 (ja) | ||
| JPS60208104A (ja) | 出力増幅回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH0519325B2 (ja) | ||
| JPS5986722U (ja) | 電子ボリユ−ム回路用ラウドネス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |