JP3322269B2 - 利得制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣ化した利得制御
回路に関する。

【０００２】

【従来の技術】ＡＭラジオ受信機を、１チップＩＣ化す
る場合、その検波回路から出力アンプまでの低周波回路
を、例えば図３に示すように構成して１チップＩＣ化す
ることができる。

【０００３】すなわち、図３において、鎖線で囲った部
分１０が１チップＩＣ化されたＡＭラジオ受信機の低周
波回路を示し、Ｔ11〜Ｔ15はその外部端子ピンで、ピン
Ｔ11は電源端子ピン、Ｔ12は接地端子ピンである。

【０００４】そして、検波回路１１において中間周波信
号がＡＭ検波されてオーディオ信号Ｓs が取り出され、
この信号Ｓs が、プリアンプ１２及びパワーアンプ１３
を通じて端子ピンＴ15に取り出され、さらに、カップリ
ングコンデンサＣ11を通じてスピーカSPに供給される。
この場合、プリアンプ１２は、可変利得アンプとされ、
これに供給される制御電圧ＶCにより利得が変化するも
のである。

【０００５】また、定電圧回路１４において、所定の定
電圧Ｖr が形成され、この電圧ＶrがＩＣ１０の各回路
にそれらの基準電圧として供給されるとともに、端子ピ
ンＴ13に取り出される。そして、この端子ピンＴ13の電
圧Ｖr が、可変抵抗器（ポテンショメータ）VRにより分
圧され、この分圧電圧が端子ピンＴ14を通じてプリアン
プ１２にその利得の制御電圧Ｖc として供給される。

【０００６】したがって、可変抵抗器VRを調整すると、
その調整に対応して電圧Ｖc が変化し、この電圧Ｖc に
対応してアンプ１２の利得が変化するので、アンプ１２
からアンプ１３に供給されるオーディオ信号Ｓs のレベ
ルが変化する。したがって、可変抵抗器VRを調整するこ
とにより、スピーカSPからの再生音の音量を調整するこ
とができる。

【０００７】ところで、図３に示すＩＣ１０において
は、定電圧回路１４からの定電圧Ｖrを可変抵抗器VRに
供給して利得の制御電圧Ｖc を得ているが、これは次の
ような理由による。

【０００８】すなわち、このＩＣ１０はラジオ受信機用
であり、例えば３Ｖの電池を動作電源とするが、一般に
電池は使用するにつれて、端子電圧（出力電圧）が低下
してくる。しかも、端子電圧の低下だけではなく、電池
の内部インピーダンスが増加し、出力電流に対応して端
子電圧が変動するようにもなる。しかし、電池の電圧が
低下しても、あるいは変動しても、ＩＣ１０は安定に動
作することが要求される。

【０００９】このため、ＩＣ１０には定電圧回路１４が
設けられ、この定電圧回路１４からの定電圧Ｖr がＩＣ
１０の各回路にその基準電圧として供給される。また、
その定電圧Ｖr が可変抵抗器VRに供給されてアンプ１２
の利得を制御するための制御電圧Ｖc が形成されてい
る。

【００１０】

【発明が解決しようとする課題】ところが、図３のＩＣ
１０においては、ＩＣ１０の内部で形成した定電圧Ｖr
を利用して制御電圧Ｖc を形成しているので、図３にも
示すように、必ず２本の端子ピンＴ13、Ｔ14が必要とな
ってしまう。

【００１１】しかし、一般に、ＩＣにおいて、その端子
ピンの数が多くなると、ＩＣがコストアップとなってし
まう。また、端子ピンの数が多いときには、そのＩＣが
搭載されるプリント基板の配線パターンのレイアウトが
複雑になり、プリント基板を含む全体のコストが上昇し
てしまう。

【００１２】さらに、端子ピンの数が多いと、ＩＣのパ
ッケージを小型化できず、装置の小型化の妨げとなって
しまう。また、端子ピンの数が多いと、ＩＣの実装時、
ハンダブリッジなどのトラブルも生じやすくなり、やは
りコストアップを招いてしまう。

【００１３】したがって、ＩＣの端子ピンの増加は、Ｉ
Ｃ及びそのＩＣを使用する装置にとって、大きなディメ
リットである。

【００１４】この発明は、以上のような点にかんがみ、
ＩＣにおいて、プリアンプの利得を制御する場合、外部
端子ピンの数を減らそうとするものである。

【００１５】

【課題を解決するための手段】この発明においては、例
えば、可変抵抗器が外付けされる外部端子ピンと、この
外部端子ピンを通じて上記可変抵抗器に一定の電流を供
給する定電流回路と、上記可変抵抗器に上記一定の電流
を供給したときに、上記外部端子ピンに得られる電圧が
供給されるオペアンプと、 このオペアンプの出力がベー
スに供給されるトランジスタと、 このトランジスタのエ
ミッタに接続されたエミッタ抵抗器と、 このエミッタ抵
抗器に得られる電圧を上記オペアンプに負帰還する負帰
還路と、 上記トランジスタのコレクタに、入力側のトラ
ンジスタが接続されたカレントミラー回路と、 このカレ
ントミラー回路の出力側のトランジスタのコレクタに、
１対のトランジスタのエミッタが接続された差動アンプ
とが１チップＩＣにＩＣ化され、上記可変抵抗器の抵抗
値を変更することにより、上記カレントミラー回路の出
力側のトランジスタのコレクタ電流を変化させて上記差
動アンプの利得を制御するようにした利得制御回路とす
るものである。

【００１６】

【作用】可変抵抗器Ｒ10を調整すると、これに対応して
その端子電圧Ｖp が変化し、この電圧Ｖp の変化にした
がって、電流Ｉ41が変化してアンプ１２の利得が変化す
る。

【００１７】

【実施例】図１に示す例においては、プリアンプ１２
は、差動アンプ１２１及びその負荷用のカレントミラー
回路１２２により構成される。すなわち、トランジスタ
Ｑ11、Ｑ12のエミッタが、定電流源用のトランジスタＱ
10のコレクタに接続され、電源端子ピンＴ11を基準電位
点とする差動アンプ１２１が構成される。また、トラン
ジスタＱ11、Ｑ12のコレクタに、トランジスタＱ13、Ｑ
14のコレクタがそれぞれ接続されるとともに、これらト
ランジスタＱ13、Ｑ14により、接地端子ピンＴ12を基準
電位点とするカレントミラー回路１２２が構成される。

【００１８】こうして、差動アンプ１２１及びカレント
ミラー回路１２２によりプリアンプ１２が構成される。

【００１９】そして、検波回路１１からトランジスタＱ
11のベースにオーディオ信号（検波出力）Ｓs 及びバイ
アス電圧Ｖb が供給されるとともに、トランジスタＱ12
のベースにバイアス電圧Ｖb が供給される。また、トラ
ンジスタＱ12、Ｑ14のコレクタがパワーアンプ１３の入
力端に接続される。

【００２０】また、オペアンプ２０が設けられ、その非
反転入力端が端子ピンＴ14に接続されるとともに、その
非反転入力端に定電流回路３０が接続される。さらに、
オペアンプ２０の出力端がトランジスタＱ41のベースに
接続され、このトランジスタＱ41のエミッタが、抵抗器
Ｒ41を通じて端子ピンＴ12に接続されるとともに、オペ
アンプ２０の反転入力端に接続され、トランジスタＱ41
のコレクタがトランジスタＱ42のコレクタに接続され
る。

【００２１】このトランジスタＱ42は、トランジスタＱ
10とともに、端子ピンＴ11を基準電位点とし、かつ、ト
ランジスタＱ42を入力側としたカレントミラー回路４１
を構成しているものである。

【００２２】さらに、端子ピンＴ14と端子ピンＴ12との
間に、アンプ１２の利得を制御するための可変抵抗器Ｒ
10が外付けされる。

【００２３】このような構成によれば、検波回路１１か
らのオーディオ信号Ｓs は、差動アンプ１２１及びカレ
ントミラー回路１２２により増幅され、さらに、パワー
アンプ１３により増幅されて端子ピンＴ15に取り出され
る。

【００２４】そして、この場合、オペアンプ２０には、
トランジスタＱ41を通じて100 ％の負帰還がかかってい
るので、 Ｖp ：オペアンプ２０の非反転入力端の直流電圧 Ｖm ：オペアンプ２０の反転入力端の直流電圧 とすれば、 Ｖp ＝Ｖm ・・・・・ (1) となる。そして、電圧Ｖm は、抵抗器Ｒ41の端子電圧で
もあるから、 Ｉ41：抵抗器Ｒ41を流れる直流電流 とすれば、 Ｉ41＝Ｖm ／Ｒ41 ・・・・・ (2) となる。

【００２５】さらに、 Ｉ30：定電流回路３０の出力電流 とすれば、この電流Ｉ30が可変抵抗器Ｒ10を流れ、この
可変抵抗器Ｒ10の端子電圧が、オペアンプ２１の入力電
圧Ｖp となっているので、 Ｖp ＝Ｉ30・Ｒ10 ・・・・・ (3) である。

【００２６】したがって、(1) 〜(3) 式から、 Ｉ41＝Ｖm ／Ｒ41 ＝Ｖp ／Ｒ41 ＝Ｉ30・Ｒ10／Ｒ41 となる。

【００２７】そして、電流Ｉ41は、トランジスタＱ41を
通じてトランジスタＱ42にも流れているとともに、トラ
ンジスタＱ42、Ｑ10はカレントミラー回路４１を構成し
ているので、 Ｉ10：トランジスタＱ10のコレクタ電流 とすれば、 Ｉ10＝Ｉ41 ＝Ｉ30・Ｒ10／Ｒ41 ∴Ｉ10＝（Ｉ30／Ｒ41）Ｒ10 ・・・・・ (4) となる。すなわち、トランジスタＱ10には、可変抵抗器
Ｒ10の値に比例した大きさのコレクタ電流Ｉ10が流れ
る。

【００２８】そして、差動アンプ１２１の利得は、トラ
ンジスタＱ10のコレクタ電流Ｉ10の大きさによって決ま
る。

【００２９】したがって、可変抵抗器Ｒ10を調整すれ
ば、(4) 式から電流Ｉ10が変化し、これにより、差動ア
ンプ１２１の利得が変化するので、差動アンプ１２１か
らパワーアンプ１３に供給されるオーディオ信号Ｓs の
レベルが変化し、音量調整が行われる。

【００３０】こうして、この発明によれば、可変抵抗器
Ｒ10を調整することによりプリアンプ１２の利得を調整
することができるが、この場合、特にこの発明によれ
ば、可変抵抗器Ｒ10の接続には、端子ピンＴ14を必要と
するだけであり、図３の場合に比べ、外部端子ピンを１
本減らすことができる。

【００３１】図２は、オペアンプ２０などの具体例を示
す。すなわち、トランジスタＱ21、Ｑ22のエミッタが、
定電流源用のトランジスタＱ20のコレクタに接続され、
このトランジスタＱ20のエミッタが端子ピンＴ11に接続
されるとともに、トランジスタＱ21、Ｑ22のコレクタに
抵抗器Ｒ21、Ｒ22が接続されて差動アンプ２１が構成さ
れる。

【００３２】さらに、トランジスタＱ21、Ｑ22のコレク
タが、トランジスタＱ23、Ｑ24のエミッタ・コレクタ間
を通じてトランジスタＱ25、Ｑ26のコレクタに接続され
る。この場合、トランジスタＱ23、Ｑ24はベース接地と
して動作するもので、このため、トランジスタＱ23、Ｑ
24は、トランジスタＱ27及び抵抗器Ｒ23を入力側とし、
かつ、端子ピンＴ12を基準電位点としてカレントミラー
回路２２を構成し、トランジスタＱ27のコレクタは定電
流源用のトランジスタＱ28に接続されている。また、ト
ランジスタＱ25、Ｑ26は、トランジスタＱ25を入力側と
し、かつ、端子ピンＴ11を基準電位点としてカレントミ
ラー回路２３を構成している。

【００３３】こうして、オペアンプ２０が構成される。
そして、トランジスタＱ21のベースが、オペアンプ２０
の非反転入力端となるもので、端子ピンＴ14に接続さ
れ、トランジスタＱ22のベースが、オペアンプ２０の反
転入力端となるもので、トランジスタＱ41のエミッタに
接続される。さらに、トランジスタＱ24、Ｑ26のコレク
タがオペアンプ２０の出力端となるもので、トランジス
タＱ41のベースに接続される。

【００３４】さらに、定電流回路３０が次のように構成
される。すなわち、トランジスタＱ32、Ｑ33により、ト
ランジスタＱ32を入力側とし、かつ、端子ピンＴ11を基
準電位点とカレントミラー回路３１が構成され、トラン
ジスタＱ32に定電流源Ｑ31が接続されてトランジスタＱ
33のコレクタから電流Ｉ30が出力される。そして、この
トランジスタＱ33のコレクタが端子ピンＴ14に接続され
る。

【００３５】また、端子ピンＴ14とＴ12との間に抵抗器
Ｒ31が接続される。さらに、トランジスタＱ20、Ｑ28
が、カレントミラー回路３１にその出力側のトランジス
タとして接続される。

【００３６】さらに、この例においては、アンプ２０の
最大利得を制限するための電流制限回路５０が設けられ
る。すなわち、カレントミラー回路４１にトランジスタ
Ｑ51が出力側トランジスタとして接続されるとともに、
カレントミラー回路２２に、トランジスタＱ52が出力側
トランジスタとして接続される。なお、Ｒ51はエミッタ
抵抗器である。

【００３７】また、トランジスタＱ53、Ｑ54により、ト
ランジスタＱ53を入力側とし、端子ピンＴ12を基準電位
点としてカレントミラー回路５１が構成され、トランジ
スタＱ53のコレクタがトランジスタＱ51、Ｑ52のコレク
タに接続され、トランジスタＱ54のコレクタが端子ピン
Ｔ14に接続される。

【００３８】さらに、この例においては、各トランジス
タは、トランジスタＱ21、Ｑ22、Ｑ28を除いて等しい特
性とされるが、トランジスタＱ21、Ｑ22のベース・エミ
ッタ間の接合面積、あるいはトランジスタＱ21とＱ22と
の数の比が所定の比率とされてトランジスタＱ21、Ｑ22
のコレクタ電流は６対５とされる。また、トランジスタ
Ｑ28のコレクタ電流は他のトランジスタのコレクタ電流
の２倍とされる。

【００３９】このような構成によれば、トランジスタＱ
33のコレクタからの定電流Ｉ30が、可変抵抗器Ｒ10及び
抵抗器Ｒ31を流れるので、トランジスタＱ21のベースに
電圧Ｖp が供給される。また、抵抗器Ｒ41に電流Ｉ41が
流れるので、トランジスタＱ22のベースに電圧Ｖm が供
給される。そして、これら電圧Ｖp とＶm との差電圧
が、トランジスタＱ21、Ｑ22により電流に変換されると
ともに、トランジスタＱ21〜Ｑ26により順次増幅されて
トランジスタＱ41のベースに供給される。

【００４０】したがって、図１において説明したよう
に、トランジスタＱ10には、可変抵抗器Ｒ10の抵抗値Ｒ
10に比例した大きさのコレクタ電流Ｉ10が流れるので、
可変抵抗器Ｒ10を調整すれば、これによりプリアンプ１
２の利得が変化する。

【００４１】さらに、この場合、可変抵抗器Ｒ10の最大
抵抗値がばらついても、電流制限回路５０により、プリ
アンプ１２の最大利得を一定に制限することができる。

【００４２】すなわち、 Ｉ28：トランジスタＱ28のコレクタ電流 とすれば、このトランジスタＱ28は、カレントミラー回
路３１の出力側トランジスタであるとともに、その接合
面積は、入力側のトランジスタＱ32の接合面積の２倍と
されているので、 Ｉ28＝２・Ｉ30 となる。そして、このコレクタ電流Ｉ28はトランジスタ
Ｑ27のコレクタを流れるとともに、このトランジスタＱ
27はトランジスタＱ52とともに、カレントミラー回路２
２を構成しているので、 Ｉ52：トランジスタＱ52のコレクタ電流 とすれば、 Ｉ52＝Ｉ28 ＝２・Ｉ30 ・・・・・ (5) となる。

【００４３】また、トランジスタＱ51は、カレントミラ
ー回路４１の出力側トランジスタでもあるとともに、そ
の入力側のトランジスタＱ10のコレクタに電流Ｉ10が流
れているのであるから、 Ｉ51：トランジスタＱ51のコレクタ電流 とすれば、 Ｉ51＝Ｉ10 ・・・・・ (6) となる。

【００４４】そして、簡単のため、抵抗器Ｒ31が接続さ
れていないとすれば、(4) 式から、 Ｉ10＝（Ｉ30／Ｒ41）Ｒ10 であるから、(6) 式により Ｉ51＝（Ｉ30／Ｒ41）Ｒ10 ＝（Ｒ10／Ｒ41）Ｉ30 ・・・・・ (7) となる。

【００４５】したがって、(5) 、(7) 式から Ｉ52：Ｉ51＝２・Ｉ30：（Ｒ10／Ｒ41）Ｉ30 ＝２：Ｒ10／Ｒ41 ・・・・・ (8) となる。

【００４６】したがって、(8) 式によれば、可変抵抗器
Ｒ10の値が規定値よりも小さく、 ２≧Ｒ10／Ｒ41のときには、Ｉ52≧Ｉ51 となるので、トランジスタＱ51のコレクタ電流Ｉ51は、
すべてトランジスタＱ52のコレクタに流れ込み、トラン
ジスタＱ53はオフとなってトランジスタＱ54もオフであ
る。すなわち、可変抵抗器Ｒ10の値が規定値よりも小さ
いときには、電流制限回路５０は接続されていないのと
等価であり、上述のように可変抵抗器Ｒ10によりプリア
ンプ１２の利得を制御することができる。

【００４７】しかし、可変抵抗器Ｒ10の値が規定値より
も大きく、 ２＜Ｒ10／Ｒ41のときには、Ｉ52＜Ｉ51 となる。そこで、 ΔＩ＝Ｉ51−Ｉ52 とすれば、この差電流ΔＩが、トランジスタＱ51のコレ
クタからトランジスタＱ53に流れることになるととも
に、このとき、トランジスタＱ53、Ｑ54がカレントミラ
ー回路５１を構成しているので、トランジスタＱ33のコ
レクタ電流Ｉ30のうちの電流ΔＩが、トランジスタＱ54
のコレクタに吸い込まれることになる。

【００４８】したがって、可変抵抗器Ｒ10の値が規定値
よりも大きくなっても、この可変抵抗器Ｒ10に流れるは
ずの電流Ｉ30の最大値が制限されるので、この電流Ｉ30
が可変抵抗器Ｒ10を流れることによって生じるベース電
圧Ｖp の最大値も制限され、これによりベース電圧Ｖm
の最大値も制限されて電流Ｉ41の最大値も制限される。
したがって、電流Ｉ10の最大値も制限されるので、可変
抵抗器Ｒ10の最大値が規定値以上にばらついても、プリ
アンプ１２の最大利得は所定値に制限され、ばらつくこ
とがない。

【００４９】さらに、プリアンプ１２の利得は可変抵抗
器Ｒ10の値に比例するが、トランジスタＱ21、Ｑ22の接
合面積が６：５の比率とされているので、可変抵抗器Ｒ
10に多少の残留抵抗があっても、プリアンプ１２の利得
を十分に小さくすることができる。

【００５０】すなわち、トランジスタＱ21、Ｑ22には、
トランジスタＱ41を通じて負帰還がかかっているので、
トランジスタＱ21、Ｑ22のコレクタ電流は互いに等し
い。そして、このようなコレクタ電流を満たしているの
で、このとき、 Ｖp −Ｖm ＝ＶT ・ln（６／５） ＶT ＝ｋＴ／ｑ＝26ｍＶ ln（ｘ）は、変数ｘの自然対数値 である。したがって、 Ｖp −Ｖm ＝26ｍＶ・ln（1.2 ） ＝4.7 ｍＶ ・・・・・ (9) となる。また、 Ｒ10MN：可変抵抗器Ｒ10の残留抵抗値 とすると、可変抵抗器Ｒ10を絞ったとき、 Ｖp ＝Ｉ30・（Ｒ51‖Ｒ10MN） ・・・・・ (10) （‖は、並列値を示す） となるが、 Ｒ51＞＞Ｒ10MN とすれば、(10)式は、 Ｖp ＝Ｉ30・Ｒ10MN ・・・・・ (11) となる。

【００５１】したがって、(11)、(9) 式から、 Ｖm ＝Ｖp −4.7 ｍＶ ＝Ｉ30・Ｒ10MN−4.7 ｍＶ ・・・・・ (12) となる。

【００５２】そして、例えば Ｉ30＝10μＶ、Ｒ10MN＝470 Ω とすれば、(12)式は、 Ｖm ＝10μＶ・470 Ω−4.7 ｍＶ ＝０ となる。そして、このとき、(2) 式から Ｉ41＝Ｖm ／Ｒ41 ・・・・・ (2) であるから、Ｖm ＝０であれば、Ｉ41＝０となる。そし
て、Ｉ41＝０であれば、カレントミラー回路４１により
Ｉ10＝０となり、Ｉ10＝０であれば、プリアンプ１２は
動作せず、その利得は０倍となる。

【００５３】さらに、Ｒ10MN＜470 Ωであれば、(12)式
は、 Ｖm ＜０ となるが、実際には、電圧Ｖm が負になることはなく、
やはり、 Ｖm ＝０ となる。したがって、このときも、Ｉ41＝０となり、プ
リアンプ１２の利得は０倍となる。

【００５４】すなわち、可変抵抗器Ｒ10に残留抵抗Ｒ10
MNがあっても、例えばＩ30＝10μＶの場合、Ｒ10MN≦47
0 Ωであれば、アンプ１２の利得を０倍とすることがで
きる。

【００５５】

【発明の効果】以上のようにして、この発明によれば、
可変抵抗器Ｒ10を調整することによりプリアンプ１２の
利得を調整することができるが、この場合、特にこの発
明によれば、可変抵抗器Ｒ10に電流Ｉ30を流し、この電
流Ｉ30が可変抵抗器Ｒ10を流れることによって生じた電
圧Ｖpにより、プリアンプ１２の利得を制御しているの
で、ＩＣ１０に可変抵抗器Ｒ10を接続する場合、端子ピ
ンＴ14を必要とするだけであり、図３の場合に比べ、外
部端子ピンを１本減らすことができる。

【００５６】また、電流制限回路５０により、可変抵抗
器Ｒ10の値が規定値以上に大きくなっても、電流Ｉ41の
最大値が制限されて電流Ｉ10の最大値も制限されるの
で、可変抵抗器Ｒ10の最大値が規定値以上にばらついて
も、プリアンプ１２の最大利得は所定値に制限され、ば
らつくことがない。

【００５７】さらに、プリアンプ１２の利得は可変抵抗
器Ｒ10の値に比例するが、トランジスタＱ21、Ｑ22の接
合面積が６：５の比率とされているので、可変抵抗器Ｒ
10に多少の残留抵抗があっても、プリアンプ１２の利得
を十分に小さくすることができる。

【図面の簡単な説明】

【図１】この発明の一例を示す接続図である。

【図２】図１の回路の一部の一例を示す接続図である。

【図３】従来例を示す接続図である。

【符号の説明】

１０ １チップＩＣ １１ ＡＭ検波回路 １２ プリアンプ １３ パワーアンプ ２０ オペアンプ ２１ 差動アンプ ２２ カレントミラー回路 ２３ カレントミラー回路 ３０ 定電流回路 ３１ カレントミラー回路 ４１ カレントミラー回路 ５０ 電流制限回路 ５１ カレントミラー回路 １２１ 差動アンプ １２２ カレントミラー回路 Ｒ10 可変抵抗器 SP スピーカ Ｔ11〜Ｔ15 外部端子ピン

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03G 1/00 - 3/34

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】可変抵抗器が外付けされる外部端子ピン
   と、 この外部端子ピンを通じて上記可変抵抗器に一定の電流
   を供給する定電流回路と、 上記可変抵抗器に上記一定の電流を供給したときに、上
   記外部端子ピンに得られる電圧が供給されるオペアンプ
   と、 このオペアンプの出力がベースに供給されるトランジス
   タと、 このトランジスタのエミッタに接続されたエミッタ抵抗
   器と、 このエミッタ抵抗器に得られる電圧を上記オペアンプに
   負帰還する負帰還路と、 上記トランジスタのコレクタに、入力側のトランジスタ
   が接続されたカレントミラー回路と、 このカレントミラー回路の出力側のトランジスタのコレ
   クタに、１対のトランジスタのエミッタが接続された差
   動アンプと が１チップＩＣにＩＣ化され、上記可変抵抗器の抵抗値を変更することにより、上記カ
   レントミラー回路の出力側のトランジスタのコレクタ電
   流を変化させて上記差動アンプの利得を制御する ように
   した利得制御回路。
2. 【請求項２】請求項１に記載の利得制御回路において、 上記ＩＣは、さらに上記カレントミラー回路に接続され
   た電流制限回路を有し、 上記可変抵抗器の抵抗値を変更することにより、上記カ
   レントミラー回路の出力側のトランジスタのコレクタ電
   流を変化させて上記差動アンプの利得を制御するととも
   に、 上記電流制限回路により、上記カレントミラー回路の上
   記出力側のトランジスタに流れる電流の大きさを検出
   し、 この検出値が規定値を越えたとき、上記定電流回路から
   上記可変抵抗器に供給される定電流を制限して上記差動
   アンプの最大利得を制限する ようにした利得制御回路。
3. 【請求項３】請求項１に記載の利得制御回路において、上記オペアンプの初段は差動アンプにより構成し、 上記可変抵抗器の抵抗値を変更することにより、上記カ
   レントミラー回路の出力側のトランジスタのコレクタ電
   流を変化させて上記差動アンプの利得を制御するととも
   に、 上記可変抵抗器の値を小さくしたときの上記差動アンプ
   の利得が所定値以下となるように、上記オペアンプの初
   段の差動アンプを構成する１対のトランジスタのベース
   ・エミッタ間の接合面積を所定の比率に設定した 利得制
   御回路。