JP2838108B2 - Method for manufacturing semiconductor chip using sapphire as substrate - Google Patents
Method for manufacturing semiconductor chip using sapphire as substrateInfo
- Publication number
- JP2838108B2 JP2838108B2 JP11096589A JP11096589A JP2838108B2 JP 2838108 B2 JP2838108 B2 JP 2838108B2 JP 11096589 A JP11096589 A JP 11096589A JP 11096589 A JP11096589 A JP 11096589A JP 2838108 B2 JP2838108 B2 JP 2838108B2
- Authority
- JP
- Japan
- Prior art keywords
- degrees
- dicing
- sapphire
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
本発明はサファイアを基板とする半導体チップの製造
方法、特に、ダイシング方法に関する。The present invention relates to a method for manufacturing a semiconductor chip using sapphire as a substrate, and particularly to a dicing method.
従来、サファイアはエピタキシャル成長のための絶縁
基板として多用されている。そして、そのサファイア基
板上には、半導体回路がエピタキシャル成長により形成
される。そして、チップ作製のためのウエハのダイシン
グには、シリコン等のダイシングと同様に、人造ダイヤ
モンドを塗布したブレードを高速回転させてダイシング
することが行われている。Conventionally, sapphire has been widely used as an insulating substrate for epitaxial growth. Then, a semiconductor circuit is formed on the sapphire substrate by epitaxial growth. In the dicing of a wafer for chip production, similarly to the dicing of silicon or the like, dicing is performed by rotating a blade coated with artificial diamond at a high speed.
ところが、サファイアは、非常に硬い物質のため、通
常のシリコン、ガリウム砒素等をダイシングする条件で
は、ダイシンングか難しい。即ち、幅の広いブレードを
使用し、ブレードを高速回転させることや高トルクが必
要であった。このため、チッピングと呼ばれる切削部分
の割れ、欠けが大きく且つ多く発生し、電極等の脱落を
生じチップの不良を多数発生していた。又、チッピング
を考慮して、切り代を大きくとると、1ウエハ当たりに
作製できるチップ数が少なくなる。 本発明は、上記の課題を解決するために成されたもの
であり、その目的とするところは、サファイアを基板と
する半導体ウエハのダイシングにおけるチッピングを防
止し、不良チップの発生を防止すると共に1ウエハ当た
りに作製できるチップ数を増加させることである。However, since sapphire is a very hard substance, it is difficult to dice under conditions for dicing ordinary silicon, gallium arsenide, or the like. That is, it is necessary to use a wide blade, rotate the blade at high speed, and have a high torque. For this reason, cracking and chipping of the cut portion, which is called chipping, is large and large, and the electrodes and the like fall off, causing many chip defects. In addition, if the cutting margin is increased in consideration of chipping, the number of chips that can be manufactured per wafer decreases. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to prevent chipping in dicing of a semiconductor wafer using sapphire as a substrate, to prevent generation of defective chips, and The purpose is to increase the number of chips that can be manufactured per wafer.
上記課題を解決するための発明の構成は、サファイア
を基板として形成された半導体チップにおいて、サファ
イア基板のa面{110}上に窒化ガリウム半導体を形
成すると共にサファイア基板のc軸(0001)に対して55
度以下の角度で交差する2方向の直線をチップの境界と
し、その境界に沿って分離する半導体チップの製造方法
である。 又、請求項2の発明は、サファイアを基板として形成
された半導体チップにおいて、サファイア基板のa面
{110}上に半導体を形成すると共にサファイア基板
のc軸(0001)に対して55度以下35度以上の角度で交差
する2方向の直線をチップの境界とし、その境界に沿っ
て分離する半導体チップの製造方法である。 さらに、請求項3の発明は、請求項1の発明におい
て、サファイア基板のc軸(0001)に対して55度以下35
度以上の角度で交差する2方向の直線をチップの境界と
して、その境界に沿って分離するとを特徴とする。According to a configuration of the invention for solving the above problem, in a semiconductor chip formed using sapphire as a substrate, a gallium nitride semiconductor is formed on an a-plane {110} of the sapphire substrate, and a c-axis (0001) of the sapphire substrate is formed. 55
This is a method for manufacturing a semiconductor chip in which a straight line in two directions that intersect at an angle equal to or less than a degree is defined as a chip boundary and separated along the boundary. According to a second aspect of the present invention, in a semiconductor chip formed using sapphire as a substrate, a semiconductor is formed on the a-plane {110} of the sapphire substrate and the c-axis (0001) of the sapphire substrate is 55 degrees or less. This is a method of manufacturing a semiconductor chip in which a straight line in two directions that intersect at an angle of not less than a degree is defined as a chip boundary and separated along the boundary. Further, the invention according to claim 3 is the invention according to claim 1, wherein the c-axis (0001) of the sapphire substrate is not more than 55 degrees.
A feature is that a straight line in two directions intersecting at an angle of not less than degrees is defined as a chip boundary and separated along the boundary.
本発明者は、実験により、サファイア基板のa面{11
0}において、c軸(0001)に対して55度以下の角度
で交差する方法に、サファイアをダイシングすると、チ
ッピングが最小となることを発見した。したがって、上
記の如く、サファイア基板のa面{110}上であっ
て、c軸(0001)に対して55度以下の角度で交差する2
方向の直線をチップの境界として、窒化ガリウム半導体
を結晶成長させ、その境界に沿って切断してチップを分
離すると、チッピングが少なくなった。又、チッピング
が少ないことから、切り代小さくでき、1ウエハ当たり
のチップ数を向上させることができる。 サファイア基板のa面{110}上に半導体を形成す
ると共にサファイア基板のc軸(0001)に対して55度以
下35度以上の角度で交差する2方向の直線をチップの境
界とすることで、2方向の直線が共に55度以下となり、
2方向の直線のチッピングが有効に防止される。これに
より、2方向の直線共にチッピングが少ない矩形のチッ
プが得られる。The present inventor has determined by experiment that the a-plane of the sapphire substrate
At 0 °, dicing sapphire in a manner that intersects the c-axis (0001) at an angle of 55 degrees or less has been found to minimize chipping. Therefore, as described above, on the a-plane {110} of the sapphire substrate, it intersects the c-axis (0001) at an angle of 55 degrees or less.
A gallium nitride semiconductor crystal was grown using the straight line in the direction as the boundary of the chip, and the chip was separated by cutting along the boundary to reduce chipping. Further, since the chipping is small, the cutting margin can be reduced, and the number of chips per wafer can be improved. A semiconductor is formed on the a-plane {110} of the sapphire substrate, and a straight line in two directions crossing at an angle of 55 degrees or less and 35 degrees or more with respect to the c-axis (0001) of the sapphire substrate is defined as a chip boundary. Both the straight lines in two directions become 55 degrees or less,
Chipping of a straight line in two directions is effectively prevented. As a result, a rectangular chip with little chipping in both straight lines can be obtained.
以下、本発明を具体的な実施例に基づいて説明する。 第1図に示すように、上面がa面で長辺がc軸である
長方形状のサファイア基板1を準備した。次に、そのサ
ファイア基板1を6インチのシリコンウエハ上にワック
スで固定して、c軸2に対して、0度、30度、45度、60
度、90度で交差する方向にダイシングした。ダイシング
には人造ダイヤモンドを塗布した幅150μmのブレード
が用いられた。ダイシング条件は、ブレードの回転速度
24000rpm、ダイシング速度1mm/secであった。そして、
そのダイシング溝を観察した。その結果を第2図〜第6
図に示す。 又、ダイシング幅とダイシング方向との関係を第7図
に示す。 第7図の結果から、c軸に対して30度以下で交わる方
向にダイシングする場合には、ダイシングの幅は最小19
0μmで最大220μmで一定であった。又、ダイシング方
向に拘わらずダイシング幅の最小値は190μmで一定で
あるが、ダイシング幅の最大値はc軸に対して45度を越
える方向になると、急激に増加することが分る。 したがって、c軸に対して55度以下で交わる方向にダ
イシングするとき、良好なダイシングが行われることが
理解される。 サファイア基板上に成長した半導体ウエハを正方形又
は長方形にダイシングするには、c軸に対して、35度〜
55度の範囲で傾斜した直交する2方向に行う場合に、良
好なチップのダイシングが行われることが分る。 最良モードでは、チップが正方形又は長方形であれ
ば、サファイア基板のa面上において、c軸に対して45
度を成す直交す2直線を境界としてダイシングするのが
最も良い。 更に、正方形又は長方形のサファイア基板を使用する
場合には、c軸に対して各辺が45度となるものを使用す
ることにより1ウエハ当たりに作製できるチップ数を増
加させることができる。 又、このダイシングは、サファイア基板上にN型の窒
化ガリウムとI型の窒化ガリウムを結晶成長させたウエ
ハについても行ったが、チッピングに関して上記と同様
な結果が得られた。即ち、c軸に対して、55度以下で交
わる方向にダイシングするとき、チッピングの小さい良
好なダイシングが行われた。Hereinafter, the present invention will be described based on specific examples. As shown in FIG. 1, a rectangular sapphire substrate 1 having an upper surface a and a longer side having a c-axis was prepared. Next, the sapphire substrate 1 is fixed on a 6-inch silicon wafer with wax, and the sapphire substrate 1 is 0 degree, 30 degrees, 45 degrees, 60 degrees with respect to the c-axis 2.
Dicing was performed at 90 degrees and 90 degrees. A 150 μm-wide blade coated with artificial diamond was used for dicing. The dicing condition is the blade rotation speed.
The dicing speed was 24000 rpm and the dicing speed was 1 mm / sec. And
The dicing groove was observed. The results are shown in FIGS.
Shown in the figure. FIG. 7 shows the relationship between the dicing width and the dicing direction. According to the results shown in FIG. 7, when dicing is performed in a direction crossing the c-axis at an angle of 30 degrees or less, the dicing width is at least 19 mm.
It was constant at a maximum of 220 μm at 0 μm. The minimum value of the dicing width is constant at 190 μm irrespective of the dicing direction, but it can be seen that the maximum value of the dicing width rapidly increases when the direction exceeds 45 degrees with respect to the c-axis. Therefore, it is understood that good dicing is performed when dicing is performed at an angle of 55 degrees or less with respect to the c-axis. In order to dice a semiconductor wafer grown on a sapphire substrate into a square or a rectangle, the dicing is performed at 35 degrees to the c-axis.
It can be seen that good dicing of the chip is performed when it is performed in two orthogonal directions inclined at an angle of 55 degrees. In the best mode, if the chip is square or rectangular, it will be 45 degrees from the c-axis on the a-plane of the sapphire substrate.
It is best to perform dicing using two orthogonal straight lines as boundaries. Further, when a square or rectangular sapphire substrate is used, the number of chips that can be manufactured per wafer can be increased by using a substrate having each side at 45 degrees with respect to the c-axis. This dicing was also performed on a wafer in which N-type gallium nitride and I-type gallium nitride were grown on a sapphire substrate. The same result as described above was obtained with respect to chipping. That is, when dicing was performed in a direction crossing the c-axis at 55 degrees or less, good dicing with small chipping was performed.
第1図はサファイア基板のダイシング方向を示した説明
図、第2図、第3図、第4図、第5図、第6図は、それ
ぞれ、c軸に対して0度、30度、45度、60度、90度に傾
斜した方向にダイシングした場合のダイシング溝を示し
た平面図、第7図はダイシング幅の最大値と最小値のダ
イシング方向に対する関係を示した測定図である。 1……サファイア基板、2……c軸FIG. 1 is an explanatory view showing a dicing direction of a sapphire substrate, and FIGS. 2, 3, 4, 5, and 6 are 0 degrees, 30 degrees, and 45 degrees with respect to the c-axis, respectively. FIG. 7 is a plan view showing a dicing groove when dicing is performed in a direction inclined at an angle of 60 degrees, 90 degrees, and FIG. 7 is a measurement diagram showing the relationship between the maximum value and the minimum value of the dicing width with respect to the dicing direction. 1 ... sapphire substrate, 2 ... c-axis
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 正樹 愛知県西春日井郡春日村大字落合字長畑 1番地 豊田合成株式会社内 (56)参考文献 特開 昭53−90773(JP,A) 特開 昭54−66767(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/02 H01L 27/12 H01L 21/86 H01L 21/78────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masaki Mori 1 Ochiai Ogata, Nagasugai-gun, Nishi-Kasugai-gun, Aichi Prefecture Toyoda Gosei Co., Ltd. (56) References JP-A-53-90773 (JP, A) JP-A Sho 54-66767 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/02 H01L 27/12 H01L 21/86 H01L 21/78
Claims (3)
チップにおいて、 サファイア基板のa面{110}上に窒化ガリウム半導
体を形成すると共に前記サファイア基板のc軸(0001)
に対して55度以下の角度で交差する2方向の直線をチッ
プの境界とし、その境界に沿って分離する半導体チップ
の製造方法。1. A semiconductor chip formed using sapphire as a substrate, wherein a gallium nitride semiconductor is formed on an a-plane {110} of the sapphire substrate, and a c-axis (0001) of the sapphire substrate is formed.
A method of manufacturing a semiconductor chip in which a straight line in two directions intersecting at an angle of 55 degrees or less with respect to the chip is defined as a chip boundary and separated along the boundary.
チップにおいて、 サファイア基板のa面{110}上に半導体を形成する
と共に前記サファイア基板のc軸(0001)に対して55度
以下35度以上の角度で交差する2方向の直線をチップの
境界とし、その境界に沿って分離する半導体チップの製
造方法。2. A semiconductor chip formed by using sapphire as a substrate, wherein a semiconductor is formed on an a-plane {110} of the sapphire substrate and the c-axis (0001) of the sapphire substrate is not more than 55 degrees and not more than 35 degrees. A method of manufacturing a semiconductor chip in which a straight line in two directions intersecting at an angle is defined as a chip boundary and separated along the boundary.
度以下35度以上の角度で交差する2方向の直線をチップ
の境界とし、その境界に沿って分離する請求項1に記載
の半導体チップの製造方法。3. The sapphire substrate has a c-axis (0001) of 55
2. The method for manufacturing a semiconductor chip according to claim 1, wherein a straight line in two directions intersecting at an angle equal to or less than 35 degrees and equal to or less than 35 degrees is defined as a chip boundary and separated along the boundary.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11096589A JP2838108B2 (en) | 1989-04-29 | 1989-04-29 | Method for manufacturing semiconductor chip using sapphire as substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11096589A JP2838108B2 (en) | 1989-04-29 | 1989-04-29 | Method for manufacturing semiconductor chip using sapphire as substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02291147A JPH02291147A (en) | 1990-11-30 |
JP2838108B2 true JP2838108B2 (en) | 1998-12-16 |
Family
ID=14549000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11096589A Expired - Lifetime JP2838108B2 (en) | 1989-04-29 | 1989-04-29 | Method for manufacturing semiconductor chip using sapphire as substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2838108B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3557011B2 (en) | 1995-03-30 | 2004-08-25 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
DE69714627T2 (en) | 1996-02-29 | 2002-12-05 | Kyocera Corp | Sapphire single crystal, its application as a substrate in a semiconductor laser diode and process for its manufacture |
JP2002094111A (en) * | 2001-07-27 | 2002-03-29 | Toyoda Gosei Co Ltd | Method for fabricating nitrogen-group iii element compound semiconductor light emitting device |
JP2003086541A (en) * | 2001-09-11 | 2003-03-20 | Toyoda Gosei Co Ltd | Cutting method of sapphire substrate for semiconductor device |
JP4462289B2 (en) | 2007-05-18 | 2010-05-12 | ソニー株式会社 | Semiconductor layer growth method and semiconductor light emitting device manufacturing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5837993A (en) * | 1981-08-31 | 1983-03-05 | 東レ株式会社 | Method of producing both-side circuit board |
-
1989
- 1989-04-29 JP JP11096589A patent/JP2838108B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02291147A (en) | 1990-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0888201A (en) | Semiconductor element using sapphire substrate | |
US5314844A (en) | Method for dicing a semiconductor wafer | |
JPS6317243Y2 (en) | ||
US6613461B1 (en) | Gallium nitride-based compound semiconductor chip and method for producing the same, and gallium nitride-based compound semiconductor wafer | |
JP2780618B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
US4097310A (en) | Method of forming silicon solar energy cells | |
JP2838108B2 (en) | Method for manufacturing semiconductor chip using sapphire as substrate | |
JP2861991B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
US6897126B2 (en) | Semiconductor device manufacturing method using mask slanting from orientation flat | |
US4632884A (en) | Marked single-crystal III-V group compound semiconductor wafer | |
JPH1064854A (en) | Method for cutting wafer | |
US20110095399A1 (en) | Method For Manufacturing Semiconductor Chips From A Wafer | |
US4255206A (en) | Method for manufacturing a semiconductor structure | |
JPS59220947A (en) | Manufacture of semiconductor device | |
JPS62105446A (en) | Manufacture of semiconductor device | |
JPH0342508B2 (en) | ||
US5766973A (en) | Method for manufacturing a semiconductor arrangement by introducing crystal disorder structures and varying diffusion rates | |
EP0070692A2 (en) | Semiconductor device passivation | |
JP3382114B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0350822A (en) | Manufacture of semiconductor device | |
JPH01133703A (en) | Semiconductor wafer and semiconductor device using the same | |
JP3454355B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
KR940002763B1 (en) | Ñ�-ñˆ family semiconductor pellet | |
JPS61214421A (en) | Semiconductor wafer | |
JPH06188311A (en) | Semiconductor-element cutting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |