JPH1064854A - Method for cutting wafer - Google Patents

Method for cutting wafer

Info

Publication number
JPH1064854A
JPH1064854A JP20771996A JP20771996A JPH1064854A JP H1064854 A JPH1064854 A JP H1064854A JP 20771996 A JP20771996 A JP 20771996A JP 20771996 A JP20771996 A JP 20771996A JP H1064854 A JPH1064854 A JP H1064854A
Authority
JP
Japan
Prior art keywords
wafer
cutting
blade
dicing saw
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20771996A
Other languages
Japanese (ja)
Inventor
Yoshifumi Yamaoka
慶文 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Priority to JP20771996A priority Critical patent/JPH1064854A/en
Publication of JPH1064854A publication Critical patent/JPH1064854A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To cut a gallium nitride group compound semiconductor wafer having a sapphire substrate to a chip shape with a conventionally used dicing saw in a simple process. SOLUTION: Relating to a method for cutting a gallium nitride group compound semiconductor wafer 2, whose substrate is sapphire and its thickness is 50-450μm, to a chip shape with a dicing saw, a V shape rotary blade of tool angle 30 deg.-75 deg. is used as a blade 2 of the dicing saw, and after a lattice groove 3 is formed, by cutting, only on one surface of the wafer 2 with the dicing saw, the wafer 2 is press-split.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板がサファイア
からなる窒化ガリウム系化合物半導体ウェーハを、ダシ
シングソーを用いてチップ状にカットするための方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for cutting a gallium nitride-based compound semiconductor wafer whose substrate is made of sapphire into chips using a dicing saw.

【0002】[0002]

【技術背景】青色や紫外用の発光ダイオード(LE
D)、レーザダイオード(LD)等の半導体発光デバイ
スに使用される半導体材料として、現在最も有望なもの
に窒化ガリウム系化合物半導体(GaN、AlGaN、
InGaN等の窒化ガリウムをベースとするIII−V
族化合物半導体)が挙げられる。たとえば、青色発光ダ
イオードでは、数カンデラ〔cd〕といった出力のもの
が、実用・製品化に至っており、この種の半導体デバイ
スでは、基板としてサファイアが使用される。
[Technical Background] Light emitting diodes for blue and ultraviolet (LE
D), gallium nitride based compound semiconductors (GaN, AlGaN, etc.) are currently the most promising semiconductor materials used for semiconductor light emitting devices such as laser diodes (LD).
III-V based on gallium nitride such as InGaN
Group semiconductors). For example, a blue light emitting diode having an output of several candela [cd] has been put to practical use and commercialized. In this type of semiconductor device, sapphire is used as a substrate.

【0003】一般に、半導体デバイスの製造工程におけ
る、半導体ウェーハのカットに際しては、ダイシングソ
ーやスクライバーが用られる。ダイシングソーによるカ
ット技術として、従来、ブレードとして刃先が平らなも
のを用いたカット方法が知られている。この方法では、
まず図4(A)に示すように、図示しない刃先が平らな
ブレードを用いて、断面が矩形の溝(以下、「矩形溝」
と言う)33をウェーハ32の一方の面(図4(A)で
は、半導体層36が形成された表面)に格子状に切削す
る。この後、ウェーハ32の裏面から応力(ウェーハ3
2に加えられる応力をP1およびP2で示す)を加え
て、当該ウェーハ32をチップ状に押し割っている。
Generally, a dicing saw or a scriber is used for cutting a semiconductor wafer in a semiconductor device manufacturing process. As a cutting technique using a dicing saw, a cutting method using a flat blade as a blade is conventionally known. in this way,
First, as shown in FIG. 4A, using a blade (not shown) having a flat blade edge, a groove having a rectangular cross section (hereinafter, “rectangular groove”)
(See FIG. 4A) is cut in a grid on one surface of the wafer 32 (in FIG. 4A, the surface on which the semiconductor layer 36 is formed). Thereafter, the stress (wafer 3)
2 are indicated by P1 and P2) to break the wafer 32 into chips.

【0004】しかし、この方法を基板34がサファィア
からなるウェーハ32に適用すると、次のような不都合
がある。すなわち、サファイア結晶はへき開性が弱く、
しかも硬度が高い。このため、ウェーハ32に、ダイシ
ングソーを用いて矩形溝33を切削すると、この矩形溝
33の切削中にチップが飛散したり、図4(A)に示し
たようにカット方向Fが特定されず、クラック(カット
ラインを外れた割れ)が生じたり、図4(B)(i),
(ii)に示すようにカットされたチップ36の形状が
不均一となり、カットの歩留りが極端に低く実用に適さ
ない。
However, when this method is applied to a wafer 32 whose substrate 34 is made of sapphire, there are the following disadvantages. In other words, sapphire crystal has weak cleavage,
Moreover, the hardness is high. Therefore, when the rectangular groove 33 is cut on the wafer 32 using a dicing saw, chips are scattered during the cutting of the rectangular groove 33, and the cutting direction F is not specified as shown in FIG. , Cracks (cracks off the cut line), and FIG. 4 (B) (i),
As shown in (ii), the shape of the cut chip 36 becomes uneven, and the yield of the cut is extremely low, which is not suitable for practical use.

【0005】このため、従来、窒化ガリウム系化合物半
導体ウェーハをチップ状にカットするに際して、特開平
6−283758号公報に示すようにスクライバーを使
用する方法が提案されている。この方法では、図5
(A)に示すように、まずサファイア基板44を薄く研
磨しておき、ウェーハ42の裏面側(半導体層45が形
成されていない側)に、スクライバー(先端がダイヤモ
ンドからなる針)41により所定パターンの断面がV字
形の切削溝(以下、「V字溝」と言う)43を切削す
る。そして、図5(B)に示すようにウェーハ42に反
り応力を加えて、当該ウェーハをチップ状に分割してい
る。しかし、この方法でも、ウェーハ42をチップ状に
分割する際に、クラックが生じるなどの不都合がある。
For this reason, conventionally, a method has been proposed in which a scriber is used for cutting a gallium nitride-based compound semiconductor wafer into chips as shown in Japanese Patent Application Laid-Open No. 6-283758. In this method, FIG.
As shown in (A), first, a sapphire substrate 44 is polished thinly, and a predetermined pattern is formed on a back surface side (a side on which the semiconductor layer 45 is not formed) of a wafer 42 by a scriber (a needle whose tip is made of diamond) 41. Cuts a V-shaped cutting groove (hereinafter, referred to as a “V-shaped groove”) 43. Then, as shown in FIG. 5B, a warp stress is applied to the wafer 42 to divide the wafer into chips. However, even with this method, there are disadvantages, such as cracks, generated when the wafer 42 is divided into chips.

【0006】また、この方法は、ウェーハ42が薄い場
合には、切削溝の断面がV字形であることからカット方
向が特定されるので、上記針の押圧力を適切に調整すれ
ば、クラックが生じることもなく、また得られるチップ
の形状が不均一となることもない。しかし、サファイア
基板44が厚い場合には、ウェーハ42をチップ状に分
割する際にクラックが生じてしまう。
Further, according to this method, when the wafer 42 is thin, the cutting direction is specified because the cross section of the cut groove is V-shaped, so that cracks can be formed by appropriately adjusting the pressing force of the needle. It does not occur, and the shape of the obtained chip does not become uneven. However, when the sapphire substrate 44 is thick, cracks occur when the wafer 42 is divided into chips.

【0007】この不都合を解消するために、特開平5−
315646号公報に示すようにスクライバーとダイン
シングソーとを組み合わせたカット方法も提案されてい
る。この方法では、図6に示すように、まず図示しない
ダイシングソーにより、ウェーハ52の表面側(半導体
層55が形成されている側)からサファイア基板に達す
る深さ(好ましくは、サファイア基板の5〜10%の厚
さ)に、溝53aを切削する。この後図示しないスクラ
イバーによりこの溝53aの底面にスクライブ溝53b
を形成し、ウェーハ52をチップ状に分割している。こ
の方法によれば、サファイア基板上に形成した半導体層
55の結晶性を損なうことなく、ウェーハ52をチップ
状に分割することができる。しかし、ダイシングソーに
より溝53aを切削する工程と、スクライバーによりス
クライブ溝53bを切削する工程が必要となるため工程
数が増える等の問題がある。
To solve this inconvenience, Japanese Patent Laid-Open Publication No.
As disclosed in Japanese Patent Publication No. 315646, a cutting method in which a scriber and a dicing saw are combined has been proposed. In this method, as shown in FIG. 6, first, a dicing saw (not shown) is used to reach the sapphire substrate from the surface side (the side on which the semiconductor layer 55 is formed) of the wafer 52 (preferably 5 to 5 sapphire substrates). The groove 53a is cut to a thickness of 10%). Then, a scribe groove 53b is formed on the bottom of the groove 53a by a scriber (not shown).
Is formed, and the wafer 52 is divided into chips. According to this method, the wafer 52 can be divided into chips without impairing the crystallinity of the semiconductor layer 55 formed on the sapphire substrate. However, since a step of cutting the groove 53a by a dicing saw and a step of cutting the scribe groove 53b by a scriber are required, there is a problem that the number of steps is increased.

【0008】さらに、特開昭60−211858号公報
に示すように、ダインシングソーによりウェーハの両面
から、当該ウェーハをフルカットする方法も知られてい
る。この方法では、図7に示すように、図示しない第1
のブレードを用いて、ウェーハ62の裏面側(半導体層
65が形成されていない側)に、サファイア基板64の
厚さの半分以上の深さに、第1の溝(矩形溝またはV字
溝、同図ではV字溝)63aを切削し、次に図示しない
第2のブレード(厚さは第1のブレードより薄い)によ
り、ウェーハの表面側から上記第1の溝63aに達する
まで、第2の溝(矩形溝またはV字溝、同図ではV字
溝)63bを切削する。しかし、この方法は、サファイ
ア基板64の両面からの切削が必要となること、ウェー
ハ62をフルカットする(すなわち、ウェーハの押し割
りを行わない)ため、切削時間が長くなる。しかも、実
際上、第2の溝63bの切削の際に、チップの飛散が生
じたり、クラックが生じたりすると言った問題がある。
特に、この方法により、ウェーハ62を一辺が数百μm
程度の小さいチップにカットしようとすると、上記チッ
プの飛散やクラックの発生が顕著となり、実用には適さ
なくなる。
Further, as disclosed in Japanese Patent Application Laid-Open No. Sho 60-212858, a method is known in which the wafer is fully cut from both sides of the wafer with a dicing saw. In this method, as shown in FIG.
The first groove (rectangular groove or V-shaped groove, at a depth of at least half the thickness of the sapphire substrate 64) is formed on the back side of the wafer 62 (the side on which the semiconductor layer 65 is not formed) by using the following blade. In this figure, a V-shaped groove 63a is cut, and then a second blade (not shown) (not shown) is used to cut the second groove 63a from the front surface side of the wafer to the first groove 63a. (A rectangular groove or a V-shaped groove, V-shaped groove in the figure) 63b is cut. However, this method requires cutting from both sides of the sapphire substrate 64 and fully cuts the wafer 62 (that is, does not cut the wafer), so the cutting time becomes longer. In addition, there is a problem that chips are scattered or cracks occur when the second groove 63b is actually cut.
In particular, by this method, the side of the wafer 62 is several hundred μm.
If an attempt is made to cut into small chips, the scattering and cracking of the chips become remarkable, making them unsuitable for practical use.

【0009】[0009]

【発明の目的】本発明は、サファイア基板を持つ窒化ガ
リウム系化合物半導体ウェーハを、従来使用されている
ダイシングソーを用いて、かつ簡単な工程により、チッ
プ状にカットすることができる方法を提供することであ
る。
SUMMARY OF THE INVENTION The present invention provides a method for cutting a gallium nitride-based compound semiconductor wafer having a sapphire substrate into chips by using a conventionally used dicing saw and by a simple process. That is.

【0010】[0010]

【発明の概要】本発明者は、ダイシングソーによりウェ
ーハの一方の面に溝を形成して、当該ウェーハを押し割
りによりチップ状にカットする技術は、基板がサファイ
アからなるウェーハには適用できない、という従来常識
を捨て去り、実験を重ねた結果、ブレードとして刃先角
が特定範囲内のものを用い、かつサファイア基板の厚さ
を適宜とすれば、クラックが生じることもなく、またチ
ップの飛散も生じることなく、上記ウェーハを極めて小
さいサイズのチップにカットができるとの知見を得て本
発明を完成した。
SUMMARY OF THE INVENTION The present inventor has stated that the technique of forming a groove on one surface of a wafer with a dicing saw and cutting the wafer into chips by pressing is not applicable to a wafer whose substrate is made of sapphire. As a result of abandoning the conventional wisdom and repeating experiments, if the blade angle is within a specific range and the thickness of the sapphire substrate is appropriate, cracks will not occur and chips will also scatter. Instead, the present inventors have found that the wafer can be cut into extremely small chips, and have completed the present invention.

【0011】すなわち、本発明のカット方法は、基板が
サファイアからなり、基板厚が50〜450μmの窒化
ガリウム系化合物半導体ウェーハを、ダイシングソーに
よりチップ状にカットするためのダイシング方法であっ
て、前記ダイシングソーのブレードとして、刃先角(フ
レードに垂直な面を基準(0°)としたときの、刃先傾
斜面の角度)が30°〜75°のV字形をなす回転ブレ
ードを用い、前記ダイシングソーにより、ウェーハの一
方の面のみにV字溝を格子状に切削形成した後、前記ウ
ェーハを押し割ることを特徴とする。前記格子状に形成
された溝を、直交する2組の直線群から形成し、一方の
直線群が、サファイア基板のa軸に平行となるようにす
ることで、所望のカットラインに沿ったカットをより確
実に行うことができる。なお、刃先のV字形状は種々で
あり、刃先の傾斜面をフレードの両側に形成した形状で
あってもよいし、片側に形成した形状であってもよい。
That is, the cutting method of the present invention is a dicing method for cutting a gallium nitride-based compound semiconductor wafer having a substrate of sapphire and a substrate thickness of 50 to 450 μm into chips using a dicing saw. As the blade of the dicing saw, a V-shaped rotating blade having a blade edge angle (angle of the blade edge inclined surface with respect to a plane perpendicular to the blade as a reference (0 °)) of 30 ° to 75 ° is used. Thus, after forming a V-shaped groove in a lattice pattern only on one surface of the wafer, the wafer is cracked. The grooves formed in the lattice shape are formed from two sets of orthogonal straight lines, and one of the straight lines is set to be parallel to the a-axis of the sapphire substrate to cut along a desired cut line. Can be performed more reliably. The V-shape of the cutting edge is various, and may be a shape in which the inclined surface of the cutting edge is formed on both sides of the blade, or a shape formed on one side.

【0012】本発明のウェーハのカット方法では、上述
したように、特定範囲の刃先角を持つブレードにより、
ウェーハの一方の面に、適宜深さのV字溝が格子状に形
成される。したがって、たとえばウェーハ表面が曲面と
なるように該ウェーハに応力を加える(通常、V字溝が
形成された面を当該曲面の外側とする)と、V字溝の底
部に応力が集中し、V字溝に沿ってウェーハがチップ状
にカットされる。本発明では、既に赤色または黄色のL
ED等の製造の際に使用されている、制御性が高いダイ
シングソーを使用するので、設備コストを低く抑えるこ
とができ、しかも、作業効率や歩留りの面で、スクライ
バーを用いた従来の方法と同等かそれ以上の効果が得ら
れる。
In the wafer cutting method of the present invention, as described above, the blade having a specific range of the included angle is used.
A V-shaped groove having an appropriate depth is formed in a lattice shape on one surface of the wafer. Therefore, for example, when stress is applied to the wafer so that the surface of the wafer becomes a curved surface (usually, the surface on which the V-shaped groove is formed is outside the curved surface), stress concentrates on the bottom of the V-shaped groove, and V The wafer is cut into chips along the groove. In the present invention, the red or yellow L
The use of a highly controllable dicing saw used in the manufacture of ED, etc., can keep equipment costs low, and in terms of work efficiency and yield, it is different from the conventional method using a scriber. Equal or better effects can be obtained.

【0013】[0013]

【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0014】図1(A),(B)は、刃先の傾斜面が両
側に形成されたブレードを用いた場合の説明図である
((A)はブレードの移動方向から見た正面図を、
(B)は平面図を示している)。図1(A),(B)で
は、ブレード1として、耐摩耗性に優れた金属性のもの
が使用される。実験によれば、ブレード1の刃先角θが
30°より小さいと、V字溝3の幅WGが広くなり過
ぎ、ウェーハ2を押し割ったときに、チップ4の形状が
不均一となる。また、上記刃先角を75°より大きくす
れば、V字溝3の幅WGは狭くなるが、このような刃先
の作製は容易ではない。しかも、このような刃先は、物
理強度が低く、ブレード寿命が短くなることが予想され
る。また、ブレード1の回転速度や移動速度によって
は、ウェーハ2にクラックが生じやすくなることも予想
される。このため、本発明では、フレード1の刃先角θ
は、30°〜75°としてある。刃先角θを45°〜6
0°とする場合には、極めて高い歩留りで、ウェーハ2
をチップ状にカットする(押し割る)ことがとができ
る。
FIGS. 1 (A) and 1 (B) are explanatory views in the case of using a blade having an inclined surface of a cutting edge formed on both sides (FIG. 1 (A) is a front view as viewed from the moving direction of the blade).
(B) shows a plan view). 1A and 1B, the blade 1 is made of a metal having excellent wear resistance. According to the experiment, when the blade tip angle θ of the blade 1 is smaller than 30 °, the width WG of the V-shaped groove 3 becomes too large, and when the wafer 2 is cracked, the shape of the chip 4 becomes uneven. Further, if the angle of the cutting edge is larger than 75 °, the width WG of the V-shaped groove 3 is reduced, but it is not easy to manufacture such a cutting edge. In addition, such a cutting edge is expected to have low physical strength and shorten the blade life. Also, depending on the rotation speed and moving speed of the blade 1, it is expected that cracks are likely to occur in the wafer 2. Therefore, in the present invention, the blade angle θ of the blade 1 is
Is 30 ° to 75 °. 45 ° to 6
When the angle is set to 0 °, the wafer 2 has an extremely high yield.
Can be cut (crushed) into chips.

【0015】切削深さ(すなわち、サファイア基板21
に形成されるV字溝3の深さ)DGは、浅過ぎると所望
のカットラインに沿ったカットができない。また、V字
溝3の幅が広くなると共にV字溝3の稜(エッジ)部分
に、ぎざぎざ状の崩壊が発生易くなり、サファイア基板
21上に形成した半導体層に悪影響を与える可能性があ
る。このため、切削深さDGは、サファイア基板21の
厚さTにもよるが、その厚さの10〜50%であること
が好ましい。
The cutting depth (that is, the sapphire substrate 21
If the depth (DG) of the V-shaped groove 3) is too shallow, it cannot be cut along a desired cut line. In addition, as the width of the V-shaped groove 3 is increased, the ridges (edges) of the V-shaped groove 3 are more likely to be jagged, which may adversely affect the semiconductor layer formed on the sapphire substrate 21. . For this reason, although the cutting depth DG depends on the thickness T of the sapphire substrate 21, it is preferably 10 to 50% of the thickness.

【0016】なお、図1では、V字溝の切削は、ウェー
ハ2の表面(半導体層22が形成された側の面)から行
っているが、もちろん裏面から行うこともできる。ま
た、ウェーハ2の切削を行う場合、サファイア基板21
の厚さTが厚過ぎても、押し割りの際に、所望のカット
ライン通りにカットがされず、上記厚さTが薄過ぎて
も、V字溝3の切削中に予期しないクラックが生じた
り、チップ4の飛散が生じたりする。ブレード1とし
て、厚さWBが一般的なもの(200μm程度のもの)
を用い、かつサファイア基板2の厚さTが上述したよう
に100〜450μmである場合には、所望のカットラ
インLに沿った押し割りができ、かつV字溝3の切削中
に予期しないクラックが生じたり、チップ4の飛散が生
じたりすることもない。
In FIG. 1, the V-shaped groove is cut from the front surface of the wafer 2 (the surface on which the semiconductor layer 22 is formed), but may be cut from the back surface. When cutting the wafer 2, the sapphire substrate 21
If the thickness T is too thick, cutting is not performed according to the desired cut line at the time of pressing, and even if the thickness T is too thin, unexpected cracks may occur during cutting of the V-shaped groove 3. And the chips 4 may be scattered. Blade 1 having a general thickness WB (about 200 μm)
When the thickness T of the sapphire substrate 2 is 100 to 450 μm as described above, a crack can be formed along a desired cut line L, and unexpected cracks occur during the cutting of the V-shaped groove 3. And no chips 4 are scattered.

【0017】なお、ウェーハ2に対するフレード1の押
圧力は、ブレード1の形状(厚さWB、径、刃先度θ
等)や、切削条件(ブレードの回転速度,移動速度等)
により適宜定められる。
The pressing force of the blade 1 against the wafer 2 depends on the shape of the blade 1 (thickness WB, diameter, cutting edge degree θ).
Etc.) and cutting conditions (rotational speed, moving speed, etc. of the blade)
Is determined as appropriate.

【0018】また、本発明では、ウェーハ2のフルカッ
トを行わずに、図2(ブレードの移動方向から見た正面
図)に示すように、カット方向FがV字の先端方向に限
定されるので、剥離等が生じることなくカットラインL
に沿って当該ウェーハ2が押し割られる(図2では、ウ
ェーハ2に加えられる応力をP1およびP2で示す)。
したがって、V字溝3の形成中にチップ4の飛散が生じ
ることはなく、したがって、一辺が200〜500μm
程度と極めて小さいサイズのチップ4(形状が正方形の
場合)を高い歩留りで得ることができる。なお、チップ
4のサイズ(たとえば、正方形とした場合にはの一辺の
長さW)は、サファイヤ基板2の厚さTよりも大きいこ
とが好ましい。
In the present invention, the cutting direction F is limited to the V-shaped tip direction as shown in FIG. 2 (a front view as viewed from the moving direction of the blade) without performing full cutting of the wafer 2. Therefore, the cut line L
(The stress applied to the wafer 2 is indicated by P1 and P2 in FIG. 2).
Therefore, the chips 4 are not scattered during the formation of the V-shaped groove 3, so that the side of the chip
Chips 4 of a very small size (in the case of a square shape) can be obtained with a high yield. Note that the size of the chip 4 (for example, the length W of one side in the case of a square) is preferably larger than the thickness T of the sapphire substrate 2.

【0019】なお、図1(A),(B)に示したブレー
ドに代えて、図3(ブレードの移動方向から見た正面
図)に示すような、刃先の傾斜面が片側に形成されたブ
レード1′を用いることもできる。このブレード1′を
用いた場合、図3に示すようにカット方向F′が、フレ
ード1′の前記傾斜面が形成されていない側に限定され
る。
Instead of the blade shown in FIGS. 1A and 1B, an inclined surface of the cutting edge is formed on one side as shown in FIG. 3 (a front view as viewed from the moving direction of the blade). A blade 1 'can also be used. When this blade 1 'is used, the cutting direction F' is limited to the side of the blade 1 'where the inclined surface is not formed, as shown in FIG.

【0020】[0020]

【実施例】【Example】

〈実施例1〉 〔サファイア基板〕 面方向;c軸方向、厚さ(T);300μm 〔サファイア基板に形成される半導体層〕IGaN 〔ダイシングソー〕 機種;DISCO社製DDAC0630,DAD32
0、ブレード径(R);52mm、ブレード厚(W
B);200μm、刃先形状;刃先の傾斜面が両側に形
成、刃先角(θ);60° 〔ダイシングソー運転条件〕 ブレード回転速度;30,000rpm、ブレード移動
速度;3.0mm/sec 〔V字溝〕 パターン;直交する2組の直線群からなり、一方の直線
群が、サファイア基板のa軸に平行となるようにした4
50μmの正方格子、溝深さ(DG);110μm
<Example 1> [Sapphire substrate] Plane direction; c-axis direction, thickness (T): 300 μm [Semiconductor layer formed on sapphire substrate] IGaN [Dicing saw] Model: DISCO DDAC0630, DAD32
0, blade diameter (R); 52 mm, blade thickness (W
B): 200 μm, shape of blade edge; inclined surface of blade edge formed on both sides, blade angle (θ): 60 ° [Dicing saw operating conditions] Blade rotation speed: 30,000 rpm, blade moving speed: 3.0 mm / sec [V Groove) pattern; consisting of two sets of orthogonal straight lines, one of which is parallel to the a-axis of the sapphire substrate.
50 μm square lattice, groove depth (DG); 110 μm

【0021】上記の条件により、ウェーハにV字溝を形
成した。なお、V字溝の切削に際して、ウェーハは所定
フィルムにワックス固定した。この後、ウェーハを上記
フィルムごと、V字溝が外側になるように湾曲させてカ
ットを行ったところ、約70%の歩留りで、等品質(す
なわち、形状が概ね均一)のLEDチップを得ることが
できた。
Under the above conditions, a V-shaped groove was formed in the wafer. In cutting the V-shaped groove, the wafer was fixed to a predetermined film with wax. After that, when the wafer is cut together with the above film by bending the V-shaped groove to the outside, LED chips of equal quality (ie, substantially uniform in shape) can be obtained with a yield of about 70%. Was completed.

【0022】〈比較例1〉サファイア基板の面方向、厚
さ、およびサファイア基板に形成される半導体層は実施
例1と同じとした。また、ダイシングソーは、ブレード
の刃先が平坦であるものを用いた。機種、ブレード径等
は、実施例1と同様である。ただし、ウェーハの切削に
際して、10μmの深さでピッチを変えて何度も切削工
程を繰り返した。溝(矩形溝)のパターンも実施例1と
同じとした。
Comparative Example 1 The surface direction and thickness of the sapphire substrate, and the semiconductor layer formed on the sapphire substrate were the same as those in the first embodiment. The dicing saw used had a flat blade edge. The model, blade diameter, and the like are the same as in the first embodiment. However, when cutting the wafer, the cutting process was repeated many times while changing the pitch at a depth of 10 μm. The pattern of the grooves (rectangular grooves) was the same as in Example 1.

【0023】この条件により、ウェーハに矩形溝を形成
し、カットを行ったところ、ウェーハにクラックが多発
し、また得られるLEDチップは、形状も不均一で、カ
ット面も垂直ではなく、歩留りも10%以下であった。
Under these conditions, when a rectangular groove was formed in the wafer and the wafer was cut, cracks frequently occurred in the wafer, and the obtained LED chips were uneven in shape, the cut surface was not vertical, and the yield was high. It was 10% or less.

【0024】[0024]

【発明の効果】以上詳細に説明したように、本発明によ
れば、サファイア基板を持つ窒化ガリウム系化合物半導
体ウェーハを、従来使用されているダイシングソーを用
いて、かつ簡単な工程により、極めて小さいチップ状に
高い歩留りでカットすることができる。
As described above in detail, according to the present invention, a gallium nitride-based compound semiconductor wafer having a sapphire substrate can be formed in a very small size by using a conventionally used dicing saw and by a simple process. Chips can be cut at a high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の好ましい実施の形態を示す図であり、
ブレードとして刃先の傾斜面が両側に形成されたブレー
ドを用いた場合の説明図であり、(A)はブレードの移
動方向から見た正面説明図、(B)は平面説明図であ
る。
FIG. 1 is a diagram showing a preferred embodiment of the present invention;
It is explanatory drawing at the time of using the blade in which the inclined surface of the blade edge was formed on both sides as a blade, (A) is a front explanatory drawing seen from the moving direction of the blade, (B) is a plane explanatory drawing.

【図2】図1において、押し割りを行う際の説明図であ
る。
FIG. 2 is an explanatory diagram when performing a split in FIG. 1;

【図3】ブレードとして刃先の傾斜面が片側に形成され
たブレードを用いて押し割りを行う際の説明図である。
FIG. 3 is an explanatory view when performing a split using a blade having an inclined surface of a cutting edge formed on one side as a blade.

【図4】(A)はダイシングソーを用いてウェーハに矩
形溝を形成してカットを行う従来方法を説明するための
図であり、(B)はカットされたチップの形状を示す図
である。
FIG. 4A is a view for explaining a conventional method of forming a rectangular groove in a wafer by using a dicing saw and cutting the wafer, and FIG. 4B is a view showing a shape of a cut chip; .

【図5】(A)はスクライバーを用いてウェーハに矩形
溝を形成してカットを行う従来方法を説明するための図
であり、(B)はウェーハのカットの様子を示す図であ
る。
FIG. 5A is a view for explaining a conventional method of forming a rectangular groove in a wafer by using a scriber to cut the wafer, and FIG. 5B is a view showing a state of cutting the wafer.

【図6】ダイシングソーとスクライバーとを用いてウェ
ーハに矩形溝とV字溝とを形成してカットを行う従来方
法の説明図である。
FIG. 6 is an explanatory view of a conventional method for forming a rectangular groove and a V-shaped groove on a wafer by using a dicing saw and a scriber to cut the wafer.

【図7】ダイシングソーを用いてウェーハのフルカット
を行う従来方法の説明図である。
FIG. 7 is an explanatory diagram of a conventional method for performing a full cut of a wafer using a dicing saw.

【符号の説明】[Explanation of symbols]

1 ブレード 2 ウェーハ 21 サファイア基板 22 半導体層 3 V字溝 4 チップ F カット方向 DG 切削深さ(V字溝の深さ) WG V字溝の幅 L カットライン T サファイア基板の厚さ WB ブレードの厚さ θ ブレードの刃先度 W チップの一辺の長さ Reference Signs List 1 blade 2 wafer 21 sapphire substrate 22 semiconductor layer 3 V-shaped groove 4 chip F cutting direction DG cutting depth (depth of V-shaped groove) WG V-shaped groove width L cut line T sapphire substrate thickness WB blade thickness The angle of the blade W The length of one side of the tip

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板がサファイアからなり、当該基板厚
が50〜450μmの窒化ガリウム系化合物半導体ウェ
ーハを、ダイシングソーによりチップ状にカットするた
めの方法であって、 前記ダイシングソーのブレードとして、刃先角が30°
〜75°のV字形をなす回転ブレードを用い、 前記ダイシングソーにより、ウェーハの一方の面のみに
格子状に溝を切削形成した後、前記ウェーハを押し割る
ことを特徴とするウェーハのカット方法。
1. A method for cutting a gallium nitride-based compound semiconductor wafer having a substrate thickness of 50 to 450 μm into chips using a dicing saw, wherein the substrate is made of sapphire. 30 ° angle
A method of cutting a wafer, comprising: using a rotary blade having a V-shape of about 75 °, forming grooves in a lattice shape only on one surface of the wafer with the dicing saw, and then breaking the wafer.
【請求項2】 前記格子状に形成された溝が、直交する
2組の直線群からなり、一方の直線群が、サファイア基
板のa軸に平行となるようにしたことを特徴とする請求
項1に記載のウェーハのカット方法。
2. The groove formed in a lattice shape comprises two sets of orthogonal straight lines, one of which is parallel to the a-axis of the sapphire substrate. 2. The method for cutting a wafer according to 1.
JP20771996A 1996-07-18 1996-07-18 Method for cutting wafer Pending JPH1064854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20771996A JPH1064854A (en) 1996-07-18 1996-07-18 Method for cutting wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20771996A JPH1064854A (en) 1996-07-18 1996-07-18 Method for cutting wafer

Publications (1)

Publication Number Publication Date
JPH1064854A true JPH1064854A (en) 1998-03-06

Family

ID=16544424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20771996A Pending JPH1064854A (en) 1996-07-18 1996-07-18 Method for cutting wafer

Country Status (1)

Country Link
JP (1) JPH1064854A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319897A (en) * 2000-05-11 2001-11-16 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6806544B2 (en) 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US6833284B2 (en) 2001-01-16 2004-12-21 Osram Opto Semiconductors Gmbh Method for subdividing wafers into chips
JP2005005649A (en) * 2003-06-16 2005-01-06 Mitsubishi Electric Corp Method for manufacturing gan based semiconductor optical device
US6949821B2 (en) * 1998-11-12 2005-09-27 Micron Technology, Inc. Semiconductor package
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US7388172B2 (en) 2003-02-19 2008-06-17 J.P. Sercel Associates, Inc. System and method for cutting using a variable astigmatic focal beam spot
US8358018B2 (en) 2008-05-07 2013-01-22 Panasonic Corporation Resin sealing structure for electronic component and resin sealing method for electronic component
JP2014093445A (en) * 2012-11-05 2014-05-19 Disco Abrasive Syst Ltd Method for processing optical device wafer
JP2015019054A (en) * 2013-06-13 2015-01-29 パナソニックIpマネジメント株式会社 Method for forming groove on surface of plate formed from nitride semiconductor crystals
JP2015046551A (en) * 2013-08-29 2015-03-12 株式会社ディスコ Cutting blade and wafer dividing method
CN110739371A (en) * 2018-07-20 2020-01-31 株式会社迪思科 Processing method of LED wafer

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949821B2 (en) * 1998-11-12 2005-09-27 Micron Technology, Inc. Semiconductor package
US7365420B2 (en) 1998-11-12 2008-04-29 Micron Technology, Inc. Semiconductor packages and methods for making and using same
US7056771B2 (en) * 1998-11-12 2006-06-06 Micron Technology, Inc. Method of forming an array of semiconductor packages
JP2001319897A (en) * 2000-05-11 2001-11-16 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
US6833284B2 (en) 2001-01-16 2004-12-21 Osram Opto Semiconductors Gmbh Method for subdividing wafers into chips
US7112518B2 (en) 2002-06-10 2006-09-26 New Wave Research Method and apparatus for cutting devices from substrates
US6960739B2 (en) 2002-06-10 2005-11-01 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US8822882B2 (en) 2002-06-10 2014-09-02 New Wave Research Scribing sapphire substrates with a solid state UV laser with edge detection
US7169688B2 (en) 2002-06-10 2007-01-30 New Wave Research, Inc. Method and apparatus for cutting devices from substrates
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US7052976B2 (en) 2002-11-05 2006-05-30 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US6806544B2 (en) 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US8502112B2 (en) 2003-02-19 2013-08-06 Ipg Microsystems Llc System and method for cutting using a variable astigmatic focal beam spot
US7388172B2 (en) 2003-02-19 2008-06-17 J.P. Sercel Associates, Inc. System and method for cutting using a variable astigmatic focal beam spot
JP2005005649A (en) * 2003-06-16 2005-01-06 Mitsubishi Electric Corp Method for manufacturing gan based semiconductor optical device
US8358018B2 (en) 2008-05-07 2013-01-22 Panasonic Corporation Resin sealing structure for electronic component and resin sealing method for electronic component
JP2014093445A (en) * 2012-11-05 2014-05-19 Disco Abrasive Syst Ltd Method for processing optical device wafer
JP2015019054A (en) * 2013-06-13 2015-01-29 パナソニックIpマネジメント株式会社 Method for forming groove on surface of plate formed from nitride semiconductor crystals
JP2015046551A (en) * 2013-08-29 2015-03-12 株式会社ディスコ Cutting blade and wafer dividing method
CN110739371A (en) * 2018-07-20 2020-01-31 株式会社迪思科 Processing method of LED wafer

Similar Documents

Publication Publication Date Title
CN101015070B (en) Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
JP3904585B2 (en) Manufacturing method of semiconductor device
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
TWI254468B (en) Compound semiconductor light-emitting device and production method thereof
TWI327340B (en) Production method for semiconductor device
JP4346598B2 (en) Compound semiconductor device and manufacturing method thereof
JPH0888201A (en) Semiconductor element using sapphire substrate
JPH1064854A (en) Method for cutting wafer
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2748355B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2001284293A (en) Chip division method for semiconductor wafer
JP2914014B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2765644B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP4710148B2 (en) Manufacturing method of nitride semiconductor chip
JP2001284291A (en) Chip division method for semiconductor wafer
CN1192043A (en) Improved scribe and break of hard-to-scribe materials
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
US20060040500A1 (en) Nitride semiconductor chip and method for manufacturing nitride semiconductor chip
JP2748354B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
US20040198024A1 (en) Method for cutting semiconductor wafer using laser scribing process
JPH06283758A (en) Method of cutting gallium nitride compound semiconductor wafer
JP5222012B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH07142763A (en) Manufacture of gallium nitride based compound semiconductor chip
JPH11274559A (en) Gallium nitride semiconductor wafer and manufacture thereof