JP2835166B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2835166B2 JP2835166B2 JP2243934A JP24393490A JP2835166B2 JP 2835166 B2 JP2835166 B2 JP 2835166B2 JP 2243934 A JP2243934 A JP 2243934A JP 24393490 A JP24393490 A JP 24393490A JP 2835166 B2 JP2835166 B2 JP 2835166B2
- Authority
- JP
- Japan
- Prior art keywords
- fuzzy
- control
- instruction
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は鉄鋼、製紙プラント、公共システム、自動車
製造など、産業用システムの制御に使用されるプログラ
マブルコントローラに係り、特にその制御機能の中核と
なるシーケンス命令にファジィ制御命令を設けたプログ
ラマブルコントローラに関するものである。
製造など、産業用システムの制御に使用されるプログラ
マブルコントローラに係り、特にその制御機能の中核と
なるシーケンス命令にファジィ制御命令を設けたプログ
ラマブルコントローラに関するものである。
（従来の技術） 近年PID制御や現代制御理論の適用が困難な分野の制
御にファジィ制御が使用されてきている。最初の適用は
セメントキルンの制御であったが、応用分野はプロセス
制御や運転制御ばかりでなく、パターン認識や人工知能
にも広がってきている。
御にファジィ制御が使用されてきている。最初の適用は
セメントキルンの制御であったが、応用分野はプロセス
制御や運転制御ばかりでなく、パターン認識や人工知能
にも広がってきている。
ファジィ制御ではエキスパートシステムのように、人
間のオペレータの知識をif−then形式の制御規則として
使用する。ただしif−then規則の条件部、結論部にファ
ジィ集合を記述可能な点が特徴である。
間のオペレータの知識をif−then形式の制御規則として
使用する。ただしif−then規則の条件部、結論部にファ
ジィ集合を記述可能な点が特徴である。
しかしながら、上記の制御を行うハードウェアとして
はファジィコンピュータやファジィLSIを使用した専用
のコンピュータや制御対象用に特別に制作された専用コ
ントローラしかなく、プログラマブルコントローラに適
用した例は少なかった。
はファジィコンピュータやファジィLSIを使用した専用
のコンピュータや制御対象用に特別に制作された専用コ
ントローラしかなく、プログラマブルコントローラに適
用した例は少なかった。
（発明が解決しようとする課題） 上記に述べたように、従来はファジィ制御が可能なプ
ログラマブルコントローラが少なかった。したがって、
ファジィ制御に不可欠なファジィ集合をプログラマブル
コントローラ上でどのように表現するかについても定ま
った方法がなかった。
ログラマブルコントローラが少なかった。したがって、
ファジィ制御に不可欠なファジィ集合をプログラマブル
コントローラ上でどのように表現するかについても定ま
った方法がなかった。
本発明は通常のプログラマブルコントローラに使用さ
れているシーケンスプログラム（例えばラダーダイアグ
ラム式のプログラム（第11図））に親和性の良い方法で
ファジィ制御を記述可能であり、かつ制御の入力数やル
ール数を任意に設定可能なファジィ制御用命令を持つプ
ログラマブルコントローラを提供することを目的として
いる。
れているシーケンスプログラム（例えばラダーダイアグ
ラム式のプログラム（第11図））に親和性の良い方法で
ファジィ制御を記述可能であり、かつ制御の入力数やル
ール数を任意に設定可能なファジィ制御用命令を持つプ
ログラマブルコントローラを提供することを目的として
いる。
（課題を解決するための手段および作用） 本発明は、シーケンスプログラムに記述可能なファジ
ィ制御用命令を備え、シーケンサでファジィ演算を行う
プログラマブルコントローラにおいて、ファジィ制御用
命令は基本命令と機能毎に分割された複数の命令とで構
成され、シーケンスプログラムにより基本命令や複数の
命令を任意に組合せてファジィ演算を行うので、専用コ
ントローラを設けなくてもシーケンサでファジィ演算を
実現することができ、ファジィ制御用命令の基本命令と
機能毎の複数の命令で構成させたことにより容易に制御
の入力数やルール数を任意に設定することができる。
ィ制御用命令を備え、シーケンサでファジィ演算を行う
プログラマブルコントローラにおいて、ファジィ制御用
命令は基本命令と機能毎に分割された複数の命令とで構
成され、シーケンスプログラムにより基本命令や複数の
命令を任意に組合せてファジィ演算を行うので、専用コ
ントローラを設けなくてもシーケンサでファジィ演算を
実現することができ、ファジィ制御用命令の基本命令と
機能毎の複数の命令で構成させたことにより容易に制御
の入力数やルール数を任意に設定することができる。
（実施例） 本発明の一実施例のハードウェア構成を第１図に示
す。第１図において１はCPU、２はシステムプログラム
用メモリ、３はユーザプログラム用メモリ、４はI/O、
５はシステムバスである。第２図に本発明のファジィ命
令の一実施例を示す。第２図において20は命令本体、21
は命令20の条件入力、22は命令20の実行出力、23は入力
レジスタ表示、24は集合レジスタ表示、25は命令名称、
26は出力レジスタ表示である。本命令の使用例を第３図
から第５図に示す。
す。第１図において１はCPU、２はシステムプログラム
用メモリ、３はユーザプログラム用メモリ、４はI/O、
５はシステムバスである。第２図に本発明のファジィ命
令の一実施例を示す。第２図において20は命令本体、21
は命令20の条件入力、22は命令20の実行出力、23は入力
レジスタ表示、24は集合レジスタ表示、25は命令名称、
26は出力レジスタ表示である。本命令の使用例を第３図
から第５図に示す。
各命令の機能について以下に説明する。
Ａ MEMB Ｂ−＞C:集合Ｂに対する入力Ａのメンバシッ
プ値をレジスタＣに格納する。
プ値をレジスタＣに格納する。
Ａ MIN（ｎ）−＞B:Aからｎワードのレジスタ中で最小
値のものをレジスタＢに格納する。
値のものをレジスタＢに格納する。
Ａ TRN Ｂ −＞C:集合Ｂを入力Ａで切りとり、集合
Ｃとする。
Ｃとする。
Ａ OR Ｂ −＞C:集合Ａと集合Ｂの論理和を集合Ｃと
する。
する。
Ａ GCNT −＞B:集合Ａの重心に対応する値をレジスタ
Ｂに格納する。
Ｂに格納する。
ここで先ず、ファジィ推論の方法について説明する。
今、ルール１として、if（X1＝Ａ）and（X2＝Ｂ）then
（Ｙ＝Ｃ）というルールについて考える。ここでX1,X2
は各々独立した入力であり、Ｙは出力、A,Bは条件部の
ファジィ集合を表し、Ｃは結論部のファジィ集合を表
す。ルール１の意味はX1がＡであり、かつX2がＢならば
出力ＹをＣにせよ、というものである。この様子を図示
したのが第６図である。第６図においてA,B,Cの示すカ
ーブ（ここでは三角形）はファジィ集合のメンバシップ
関数を示している。例えば、入力値X1に対応する値αx1
はX1がファジィ集合Ａに属する程度、すなわちメンバシ
ップ値を示している。メンバシップ値は０から１までの
値を持つ。入力X2についても同様にＢらしさを示すβx2
が求められる。出力を求めるにはαx1とβx2のうちの最
小の値（MIN演算）で出力のファジィ集合を切りとり
（この場合では第６図の出力を示す図の斜線部）、この
部分の重心の位置に対応するＹの値が出力となる。制御
ルールが複数ある場合には各々の結論部の、切りとられ
たファジィ集合の論理和を採り、その重心に対応する値
が出力となる。この様子を第７図に示す。
今、ルール１として、if（X1＝Ａ）and（X2＝Ｂ）then
（Ｙ＝Ｃ）というルールについて考える。ここでX1,X2
は各々独立した入力であり、Ｙは出力、A,Bは条件部の
ファジィ集合を表し、Ｃは結論部のファジィ集合を表
す。ルール１の意味はX1がＡであり、かつX2がＢならば
出力ＹをＣにせよ、というものである。この様子を図示
したのが第６図である。第６図においてA,B,Cの示すカ
ーブ（ここでは三角形）はファジィ集合のメンバシップ
関数を示している。例えば、入力値X1に対応する値αx1
はX1がファジィ集合Ａに属する程度、すなわちメンバシ
ップ値を示している。メンバシップ値は０から１までの
値を持つ。入力X2についても同様にＢらしさを示すβx2
が求められる。出力を求めるにはαx1とβx2のうちの最
小の値（MIN演算）で出力のファジィ集合を切りとり
（この場合では第６図の出力を示す図の斜線部）、この
部分の重心の位置に対応するＹの値が出力となる。制御
ルールが複数ある場合には各々の結論部の、切りとられ
たファジィ集合の論理和を採り、その重心に対応する値
が出力となる。この様子を第７図に示す。
本命令の実施例について以下に説明する。第３図は１
入力、１ルール、１出力の制御例である。ルールはif
（Ｘ＝Ａ）then（Ｙ＝Ｃ）である。ここでは入力Ｘの集
合Ａに対するメンバシップ値を求め、レジスタD1に格納
している。次にその値で出力の集合Ｃをトランケート
し、集合Ｅとしている。最後に集合Ｅの重心に対応する
値を求め、出力Ｙとしている。
入力、１ルール、１出力の制御例である。ルールはif
（Ｘ＝Ａ）then（Ｙ＝Ｃ）である。ここでは入力Ｘの集
合Ａに対するメンバシップ値を求め、レジスタD1に格納
している。次にその値で出力の集合Ｃをトランケート
し、集合Ｅとしている。最後に集合Ｅの重心に対応する
値を求め、出力Ｙとしている。
第４図は２入力、１ルール、１出力の制御例である。
ルールはif（X1＝Ａ）and（X2＝Ｂ）then（Ｙ＝Ｃ）で
ある。メンバシップ値を求める操作が一回増えているの
と、２個のメンバシップ値の最小値を求める操作が増え
ている。第４図の命令の組み合わせによる実際の演算の
内容を第10図のフローチャートに示す。
ルールはif（X1＝Ａ）and（X2＝Ｂ）then（Ｙ＝Ｃ）で
ある。メンバシップ値を求める操作が一回増えているの
と、２個のメンバシップ値の最小値を求める操作が増え
ている。第４図の命令の組み合わせによる実際の演算の
内容を第10図のフローチャートに示す。
第５図は４入力、２ルール、１出力の制御例である。
ルールは if（X1＝A1）and（X2＝B1）then（Y1＝C1） と if（X3＝A2）and（X4＝B2）then（Y2＝C2） である。ここでは新たに各ルールにより求めた出力集合
の論理和をとる操作が増えている。
ルールは if（X1＝A1）and（X2＝B1）then（Y1＝C1） と if（X3＝A2）and（X4＝B2）then（Y2＝C2） である。ここでは新たに各ルールにより求めた出力集合
の論理和をとる操作が増えている。
本発明のプログラマブルコントローラでは条件部及び
結論部のメンバシップ関数をレジスタに数値で格納させ
る。つまり、入力の分解能を、例えば4bitとすれば、入
力を16段階に分割し、各段階の入力値に対応するメンバ
シップ値を16のレジスタに書き込んでおくものとする。
この様子を第８図に示す。他のファジィ集合も同様に表
現するものとすると第４図の命令群には第９図に示すレ
ジスタが必要になる。つまり、入力用のレジスタが２ワ
ード、条件部のファジィ集合の記述に16ワード＋16ワー
ドで32ワード、結論部の記述も出力の分解能を4bitとす
れば16ワード、それに出力用のレジスタ１ワードであ
る。
結論部のメンバシップ関数をレジスタに数値で格納させ
る。つまり、入力の分解能を、例えば4bitとすれば、入
力を16段階に分割し、各段階の入力値に対応するメンバ
シップ値を16のレジスタに書き込んでおくものとする。
この様子を第８図に示す。他のファジィ集合も同様に表
現するものとすると第４図の命令群には第９図に示すレ
ジスタが必要になる。つまり、入力用のレジスタが２ワ
ード、条件部のファジィ集合の記述に16ワード＋16ワー
ドで32ワード、結論部の記述も出力の分解能を4bitとす
れば16ワード、それに出力用のレジスタ１ワードであ
る。
本発明では上述の条件部、結論部のファジィ集合記述
レジスタの他に、TRN命令の出力を中間出力用のレジス
タとして使用できることが特徴である。これはファジィ
制御の各段階を基本機能毎の命令に分割したことにより
可能となったものである。この中間出力レジスタは第６
図での結論部のファジィ集合の中で、斜線を施した部分
の値を保存しておくレジスタである。第６図での結論部
でのファジィ集合のグラフの出力特性を保存しておき、
複数の制御ルールによる出力を求めたい場合には、他の
制御ルールを持つファジィ命令を実行する際に、この中
間レジスタの内容の論理和を取りながら複数の制御ルー
ルについて演算を実行することにより、第７図に示した
ような結果が得られる。このように本発明のファジィ制
御方式では基本命令として１入力、１ルール、１出力の
ファジィ制御用命令を使用しているが、上記に示した方
法により、入力数、ルール数、出力数が任意のファジィ
制御を行うことが可能である。
レジスタの他に、TRN命令の出力を中間出力用のレジス
タとして使用できることが特徴である。これはファジィ
制御の各段階を基本機能毎の命令に分割したことにより
可能となったものである。この中間出力レジスタは第６
図での結論部のファジィ集合の中で、斜線を施した部分
の値を保存しておくレジスタである。第６図での結論部
でのファジィ集合のグラフの出力特性を保存しておき、
複数の制御ルールによる出力を求めたい場合には、他の
制御ルールを持つファジィ命令を実行する際に、この中
間レジスタの内容の論理和を取りながら複数の制御ルー
ルについて演算を実行することにより、第７図に示した
ような結果が得られる。このように本発明のファジィ制
御方式では基本命令として１入力、１ルール、１出力の
ファジィ制御用命令を使用しているが、上記に示した方
法により、入力数、ルール数、出力数が任意のファジィ
制御を行うことが可能である。
（他の実施例） 以上の説明ではラダーダイアグラム方式のシーケンス
プログラムについて説明したが本発明のファジィ制御命
令はIL（インストラクションリスト）式の命令やFBD
（ファンクションブロックダイアグラム）式の命令でも
表現することが可能であり、効果も上記で説明したもの
と同様であることはいうまでもない。
プログラムについて説明したが本発明のファジィ制御命
令はIL（インストラクションリスト）式の命令やFBD
（ファンクションブロックダイアグラム）式の命令でも
表現することが可能であり、効果も上記で説明したもの
と同様であることはいうまでもない。
以上のように本発明は、シーケンスプログラムに記述
可能なファジィ制御用命令を備え、シーケンサでファジ
ィ演算を行うプログラマブルコントローラにおいて、フ
ァジィ制御用命令は基本命令と機能毎に分割された複数
の命令とで構成され、シーケンスプログラムにより基本
命令や複数の命令を任意に組合せてファジィ演算を行う
ので、専用コントローラを設けなくてもシーケンサでフ
ァジィ演算を実現することができ、容易に制御の入力数
やルール数を任意に設定することができる。
可能なファジィ制御用命令を備え、シーケンサでファジ
ィ演算を行うプログラマブルコントローラにおいて、フ
ァジィ制御用命令は基本命令と機能毎に分割された複数
の命令とで構成され、シーケンスプログラムにより基本
命令や複数の命令を任意に組合せてファジィ演算を行う
ので、専用コントローラを設けなくてもシーケンサでフ
ァジィ演算を実現することができ、容易に制御の入力数
やルール数を任意に設定することができる。
第１図は本発明によるプログラマブルコントローラのハ
ードウェア構成を示すブロック図、第２図は本発明のプ
ログラマブルコントローラに使用されるファジィ制御用
命令の一実施例を示す図、第３図から第５図は本発明に
よるファジィ制御用命令のプログラム例を示す図、第６
図はファジィ推論を説明する為の図、第７図は複数の制
御ルールによるファジィ制御の出力を求める方法を説明
する為の図、第８図はメンバシップ関数のレジスタへの
格納方法を説明するための図、第９図は本発明によるフ
ァジィ制御用命令に使用するレジスタの説明図、第10図
は本発明によるファジィ制御用命令の演算内容を説明す
る為のフローチャート、第11図は通常のプログラマブル
コントローラに使用されるラダーダイアグラム式のプロ
グラム例を示す図である。 １……CPU ２……システムプログラム用メモリ ３……ユーザプログラム用メモリ ４……I/O、５……システムバス 20……命令本体、21……条件入力 22……実行出力、23……入力レジスタ表示 24……集合レジスタ表示、25……命令名称 26……出力レジスタ表示
ードウェア構成を示すブロック図、第２図は本発明のプ
ログラマブルコントローラに使用されるファジィ制御用
命令の一実施例を示す図、第３図から第５図は本発明に
よるファジィ制御用命令のプログラム例を示す図、第６
図はファジィ推論を説明する為の図、第７図は複数の制
御ルールによるファジィ制御の出力を求める方法を説明
する為の図、第８図はメンバシップ関数のレジスタへの
格納方法を説明するための図、第９図は本発明によるフ
ァジィ制御用命令に使用するレジスタの説明図、第10図
は本発明によるファジィ制御用命令の演算内容を説明す
る為のフローチャート、第11図は通常のプログラマブル
コントローラに使用されるラダーダイアグラム式のプロ
グラム例を示す図である。 １……CPU ２……システムプログラム用メモリ ３……ユーザプログラム用メモリ ４……I/O、５……システムバス 20……命令本体、21……条件入力 22……実行出力、23……入力レジスタ表示 24……集合レジスタ表示、25……命令名称 26……出力レジスタ表示
Claims (1)
- 【請求項１】シーケンスプログラムに記述可能なファジ
ィ制御用命令を備え、シーケンサでファジィ演算を行う
プログラマブルコントローラにおいて、 前記ファジィ制御用命令は基本命令と機能毎に分割され
た複数の命令とで構成され、前記シーケンスプログラム
により前記基本命令や複数の命令を任意に組合せてファ
ジィ演算を行うようにしたことを特徴とするプログラマ
ブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243934A JP2835166B2 (ja) | 1990-09-17 | 1990-09-17 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243934A JP2835166B2 (ja) | 1990-09-17 | 1990-09-17 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124705A JPH04124705A (ja) | 1992-04-24 |
| JP2835166B2 true JP2835166B2 (ja) | 1998-12-14 |
Family
ID=17111205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243934A Expired - Lifetime JP2835166B2 (ja) | 1990-09-17 | 1990-09-17 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835166B2 (ja) |
-
1990
- 1990-09-17 JP JP2243934A patent/JP2835166B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04124705A (ja) | 1992-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62208166A (ja) | シミュレーションプログラム生成方法 | |
| US5537514A (en) | Method of rearranging and method of coding fuzzy reasoning rules, and method of fuzzy reasoning processing in accordance with said rules | |
| JPH04343138A (ja) | 推論部開発システムおよびその動作方法 | |
| JPH07219605A (ja) | ファジィ論理出力の非ファジィ化方法 | |
| JP2835166B2 (ja) | プログラマブルコントローラ | |
| JP2735271B2 (ja) | プログラマブルコントローラ | |
| JPH02282828A (ja) | 推論方式 | |
| JPH03109605A (ja) | ファジイ、シーケンスコントローラ | |
| JP3211093B2 (ja) | ファジィ推論処理方法および装置 | |
| JPS6217803A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JPH0337201B2 (ja) | ||
| JP2024036985A (ja) | 学習システム、学習方法、学習プログラム及び自律制御装置 | |
| JPH0830459A (ja) | 半導体集積回路 | |
| JP2530917B2 (ja) | ファジィ制御器 | |
| JPH0535307A (ja) | フアジイ制御装置 | |
| JPH0359702A (ja) | 制御装置 | |
| JPS63291128A (ja) | プロダクシヨンシステム | |
| JPH1185506A (ja) | 複数条件コード処理機能を有するデータ処理装置 | |
| JPH01189702A (ja) | プログラマブルシーケンス制御装置 | |
| JPS6337404B2 (ja) | ||
| JPS6017536A (ja) | マイクロプログラム制御装置 | |
| JPH05289879A (ja) | ファジィ推論装置 | |
| JPS63221401A (ja) | プログラムコントロ−ラの関数設定方式 | |
| JPH0830457A (ja) | プロダクションシステムの推論方法 | |
| JPH0744388A (ja) | ファジィ演算処理装置又はその方法、およびファジィ演算知識データ管理装置又はその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |